CN119480817A - 封装结构 - Google Patents
封装结构 Download PDFInfo
- Publication number
- CN119480817A CN119480817A CN202510058551.1A CN202510058551A CN119480817A CN 119480817 A CN119480817 A CN 119480817A CN 202510058551 A CN202510058551 A CN 202510058551A CN 119480817 A CN119480817 A CN 119480817A
- Authority
- CN
- China
- Prior art keywords
- substrate
- chip
- heat dissipation
- package structure
- packaging structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 230000017525 heat dissipation Effects 0.000 claims abstract description 41
- 238000004806 packaging method and process Methods 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 239000000853 adhesive Substances 0.000 claims description 12
- 230000001070 adhesive effect Effects 0.000 claims description 12
- 239000005022 packaging material Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 238000005538 encapsulation Methods 0.000 description 6
- 238000005336 cracking Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本公开提供一种封装结构,包括:基板;芯片,所述芯片设置于所述基板上;散热组件,所述散热组件覆盖所述芯片,所述散热组件有引脚,所述引脚设置于所述基板上。这样,散热组件通过引脚和基板连接,散热组件的刚性可以有效抑制基板边缘的翘曲。
Description
技术领域
本公开的实施例涉及半导体封装技术领域,具体涉及一种封装结构。
背景技术
在多数封装结构中,信号I/O(输入/输出)通常采用凸块布局于芯片表面。为实现芯片与基板的互连,通常会将带有凸块的芯片进行180°的镜像翻转,使芯片的有源区域朝向基板,并完成焊接过程。
然而,值得注意的是,高温环境会导致基板发生翘曲现象。当温度恢复至室温时,基板会试图恢复其原始形态,但由于基板翘曲以及各部分材料的热膨胀系数不匹配所引发的应力,可能导致基板开裂。此外,这种翘曲应力还可能作用于凸块(Bump)和芯片,进而引发凸块开裂、桥连短路以及虚焊、芯片内电层开裂等问题,对电路的整体质量造成不良影响。
发明内容
本公开的实施例提出了一种封装结构。
第一方面,本公开的实施例提供了一种封装结构,包括:
基板;
芯片,所述芯片设置于所述基板上;
散热组件,所述散热组件覆盖所述芯片,且所述散热组件设置有引脚,所述引脚设置于所述基板上。
在一些可选的实施方式中,所述散热组件设置有金属支撑块,所述金属支撑块的一端和所述基板连接。
在一些可选的实施方式中,所述金属支撑块为环状结构或柱状结构。
在一些可选的实施方式中,所述散热组件为帽子形或回字形。
在一些可选的实施方式中,所述封装结构,还包括:
封装材料,所述封装材料填充于所述芯片与所述基板之间。
在一些可选的实施方式中,所述封装结构,还包括:
第一粘合剂,所述第一粘合剂填充于所述芯片和所述散热组件之间。
在一些可选的实施方式中,所述封装结构,还包括:
第二粘合剂,所述第二粘合剂填充于所述引脚与所述基板之间和/或填充于所述金属支撑块与所述基板之间。
在一些可选的实施方式中,所述封装结构,还包括:
被动元件,所述被动元件设置于所述基板上且被所述散热组件覆盖。
在一些可选的实施方式中,所述芯片设置有金属凸块,所述金属凸块与所述基板电性连接。
在一些可选的实施方式中,所述封装结构,还包括:
金属球,所述金属球设置于所述基板远离所述芯片的底表面。
为了解决基板翘曲问题,本公开的实施例提供的封装结构,通过将散热组件的引脚(Foot)设置于基板上,利用散热组件的刚性,有效抑制基板边缘的翘曲。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本公开的其它特征、目的和优点将会变得更明显。附图仅用于示出具体实施方式的目的,而并不认为是对本公开的限制。在附图中:
图1是现有技术的封装结构示意图;
图2是根据本公开的一个实施例封装结构100的示意图;
图3是根据本公开的一个实施例封装结构200的示意图;
图4是根据本公开的一个实施例封装结构300的示意图;
图5是根据本公开的一个实施例封装结构400的示意图;
图6是根据本公开的一个实施例封装结构沿AA’的横向截面图;
图7是根据本公开的一个实施例封装结构沿AA’的另一种横向截面图;
图8是根据本公开的一个实施例封装结构500的示意图;
图9是根据本公开的一个实施例封装结构600的示意图;
图10是根据本公开的一个实施例封装结构500的散热组件103的侧视图;
图11是根据本公开的一个实施例封装结构600的散热组件103的侧视图。
附图标记/符号说明:
01-基板;02-芯片;021-凸块;022-底填胶;03-被动元件;101-基板;102-芯片;1021-金属凸块;103-散热组件;1031-引脚;1032-金属支撑块;104-封装材料;105-第一粘合剂;106-第二粘合剂;107-被动元件;108-金属球。
具体实施方式
随着高性能计算、互联网和大数据等行业的蓬勃发展,集成电路的制程工艺技术也在不断进步,使得在有限的芯片面积上引出更多的I/O(输入/输出)信号数量成为可能,但这也对芯片及封装基板的设计提出了更高的挑战。
为了应对这一挑战,业界普遍采用了一种高效的封装形式——凸点倒扣球栅阵列(FC-BGA,Flip Chip-Ball Grid Array)封装。具体参见图1,凸块021将信号I/O分布在芯片02表面。然后,将带有凸块021的芯片02镜像翻转180°,使芯片02的有源区域直接面对基板01,通过焊接实现芯片02与基板01的互连。同时,在凸块阵列内填充底填胶022保护芯片和凸块。在一些封装结构中,基板01上还可以设置有被动元件03,例如,电容、电阻和电感等。这种封装方式不仅大大提高了I/O信号的集成度,而且有效减少了信号传输的延迟和损耗,从而显著提升了芯片02的性能。然而,随着封装尺寸的不断增大(如业界已经达到的70mm×70mm及以上的封装尺寸),基板01翘曲的问题也日益凸显。
具体地,该封装结构的封装过程需要高/低温度循环变化。其中,高温会引起基板01翘曲,但当温度下降至室温后,基板01状态需要回到原位,翘曲的应力会施加给凸块021和芯片02,进而引起凸块021开裂、桥连短路及虚焊、芯片02内电层开裂等问题。同时,在温度变化过程中,基板01翘曲及各部分材料的热膨胀系数不匹配产生的应力,会引起基板01内层叠孔断裂、基板01分层、底填胶022粘接面分层、凸块021和基板01的连接失效、芯片02低介电常数介质层开裂等问题。进一步,影响凸块021的平整度,导致贴片不良、虚焊、短路等电路性能下降甚至失效的问题。
为了解决上述问题,下面结合附图和实施例对说明本公开的具体实施方式,通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外,为了便于描述,附图中仅示出了与有关发明相关的部分。
应容易理解,本公开中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释,使得“在...上”不仅意味着“直接在某物上”,而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外,为了便于描述,本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在 ...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外,空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向),并且在本文中使用的空间相对描述语可以被同样地相应地解释。
本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸,或者可以具有小于下层或上层结构的范围的程度。此外,层可以是均质或不均质连续结构的区域,其厚度小于连续结构的厚度。例如,层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平方向平面之间。层可以水平方向地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层,可以在其中包括一个或多个层,和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如,半导体层可以包括一个或多个掺杂或未掺杂的半导体层,并且可以具有相同或不同的材料。
本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外,基板可以包括各种各样的半导体材料,诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地,基板可以由非导电材料制成,诸如玻璃、塑料或蓝宝石晶片等。进一步可替选地,基板可以具有在其中形成的半导体装置或电路。
需要说明的是,说明书附图中所绘示的结构、比例、大小等,仅用于配合说明书所记载的内容,以供本领域技术人员的了解与阅读,并非用以限定本公开可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本公开所能产生的功效及所能达成的目的下,均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“第一”、“第二” 及“一”等用语,也仅为便于叙述的明了,而非用以限定本公开可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当也视为本公开可实施的范畴。
还需要说明的是,本公开的实施例对应的纵向截面可以为对应前视图方向截面,横向截面可以为对应右视图方向截面,水平方向截面可以为对应上视图方向截面。
另外,在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
参见图2,图2是根据本公开的一个实施例封装结构100的示意图。如图2所示的封装结构100,包括:
基板101;
芯片102,其中,芯片102设置于基板101上;
散热组件103,其中,散热组件103覆盖芯片102,且散热组件103设置有引脚1031,该引脚1031设置于基板101上。
这样,当基板101在温度影响下可能产生形变时,通过散热组件103上引脚1031与基板101的紧密连接,有效地平衡这种形变,利用散热组件103坚固的特性来抑制基板101的翘曲现象,保证电子元件的稳定。同时,散热组件103和芯片102接触,可以确保芯片102产生的热量能够及时传导至散热组件103并散发,避免了热量积聚而可能导致的潜在问题。
作为一种可能的实施方式,芯片102可以采用倒扣焊接(有源区域直接面对基板101)的方式设置于基板101上方,并将封装材料104填充于二者之间,从而,使得芯片102和基板101之间的连接更加稳定。此外,芯片102的主动面还可以设置有金属凸块1021,用以和基板101电性连接,此时,由于金属凸块1021尺寸较小,较脆弱,填充的封装材料104可以保护芯片102上设置的金属凸块1021。作为示例,封装材料104可以是各种底部填充胶(Underfill)。
作为一种可能的实施方式,散热组件103不接触基板的部分下表面可以通过第一粘合剂105与芯片102的上表面连接,也就是说,第一粘合剂105填充于芯片102和散热组件103之间。这样,确保了两者之间的无缝接触,大大优化了热量的传导效率。作为示例,第一粘合剂105可以为导热胶,具体地可以为TIM(Thermal Interface Material)胶。
作为一种可能的实施方式,散热组件103的引脚1031可以通过第二粘合剂106与基板101连接,也就是说,第二粘合剂106填充于引脚1031与基板101之间。这样,引脚1031与基板101之间的连接更加稳固,有助于抵抗在温度变化过程中基板101可能产生的形变。
作为一种可能的实施方式,基板101上还可以设置被动元件107,例如电容、电阻和电感等,以实现其电性功能。其中,被动元件107可以被散热组件103覆盖,但并不接触。需要说明的是,被动元件107 的数量和位置可以根据需要设置,在此不作限定。
作为一种可能的实施方式,基板101远离芯片101的底表面可以设置有金属球108,以便与其他电路或设备进行电性连接。金属球108可以是导电球体,它们可以通过焊接或其他适当的连接方式固定到基板101的底面,形成可靠的电气连接点。这样的连接方式既方便了电路板的安装,又确保了信号的稳定和传输的可靠性。
作为一种可能的实施方式,进一步参见图3,图3是根据本公开的一个实施例封装结构200的示意图,封装结构200和封装结构100类似,区别在于:
封装结构100的散热组件103是帽子形;而封装结构200的散热组件103是回字形。采用回字形设计,不仅优化了散热效果,还提高了封装结构的整体强度。回字形散热组件的四周包围着芯片102,能够有效地将芯片产生的热量导向四周并散发出去,减少热量在芯片周围的积聚,从而保证芯片的正常运行。同时,这种设计还允许在空隙中设置额外的电路元件或连接线路,使得封装结构更加紧凑和灵活。
在封装结构100和封装结构200的基础上,当基板101尺寸较大时,散热组件103可以有效抑制基板101边缘的翘曲,但是引脚1031的内边缘至封装材料104外边缘的大面积区域的翘曲改善可能也不是非常理想。特别是,封装材料104附近的区域,该区域由于芯片102、金属凸块1021、封装材料104和基板101的热膨胀系数不匹配,在高低温循环变化的场景中,应力产生点会更靠近芯片102,该部分还是会产生翘曲,具体可以参见图4所示的封装结构300和图5所示的封装结构400。
为进一步解决翘曲的问题,如图8、图9所示,可以在散热组件103上设置金属支撑块1032,金属支撑块1032的一端和基板101连接。这样,利用金属支撑块1032的刚性,分段抑制芯片102附近的基板翘曲,进一步抑制空气腔(即散热组件和基板之间的腔体)范围内的基板翘曲,减小形变产生的应力对芯片102、金属凸块1021、封装材料104和基板101的冲击,增加封装结构对高低温循环变化场景的承受能力。同时,可以改善金属球108的平整度,特别是对大尺寸的封装结构改善效果更明显,还有利于印刷电路板的表面贴装。
具体地,作为一种可能的实施方式,进一步参见图8,图8是根据本公开的一个实施例封装结构500的示意图,封装结构500和封装结构100类似,区别在于:
封装结构100的散热组件103上没有设置金属支撑块1032,而封装结构500的散热组件103上设置金属支撑块1032,通过利用金属支撑块1032的坚固特性,旨在进一步增强对空气腔范围内基板翘曲的抑制效果,从而显著减少形变所引发的应力。
作为一种可能的实施方式,进一步参见图9,图9是根据本公开的一个实施例封装结构600的示意图,封装结构600和封装结构200类似,区别在于:
封装结构200的散热组件103上没有设置金属支撑块1032,而封装结构600的散热组件103上设置金属支撑块1032,利用金属支撑块1032的坚固特性,我们旨在实现对空气腔范围内基板翘曲的更为强效的抑制,从而显著降低由形变引发的应力水平。
可选的,可以将第二粘合剂106填充于金属支撑块1032与基板101之间,以增加金属支撑块1032的稳定性。金属支撑块1032的数量和位置可以根据具体的需要设置,在此不做限定。
例如,只要不影响基板101表面其他元件的贴装,可以分散设置在散热组件103的空气腔内。如图8、图9的封装结构沿AA’所示的截面可以如图6所示,金属支撑块1032为多个且分散设置的柱状结构。需要说明是,柱状结构的大小和数量可以根据实际的需要设置,在此不做限定。同时,引脚1031的截面构成环形结构,该环形结构的尺寸(各个边长度)可以根据需要设置,在此不作限制。
或者,如图8、图9中的封装结构沿AA’所示的截面可以如图7所示,金属支撑块1032也与散热组件103的引脚1031一样,形成环形结构。需要说明是,金属支撑块1032形成的环形结构的尺寸(各个边长度)可以根据需要设置,在此不作限制。该环形结构的数量也可以根据实际的需要设置,在此不做限定。
需要说明的是,散热组件103和金属支撑块1032可以构成一个整体,这样,图8所示的封装结构500中的散热组件103的侧视图可以如图10所示,图9所示的封装结构600中的散热组件103的侧视图可以如图11所示。
如本文中所使用,术语“实质上”、“实质的”、“大约”及“约”用于指示和解释较小变化。举例而言,当结合数值使用时,上述术语可指小于或等于相应数值±10%的变化范围,例如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%或小于或等于±0.05%的变化范围。作为另一实施例,膜或层的厚度「实质上均一」可指膜或层的平均厚度小于或等于±10%的标准差,比如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%或小于或等于±0.05%的标准差。术语「实质上共面」可指沿同一平面处于50 μm内(诸如沿同一平面处于40 μm内、30 μm内、20 μm内、10 μm内或1 μm内)的两个表面。若例如两个组件重叠或在200 μm内、150 μm内、100 μm内、50 μm内、40 μm内、30 μm内、20 μm内、10 μm内或1 μm内重叠,则两个组件可认为为“实质上对准”。若两个表面或组件之间的角度为例如90°±10° (诸如±5°、±4°、±3°、±2°、±1°、±0.5°、±0.1°或±0.05°),则两个表面或组件可视为“实质上垂直」。当结合事件或情形使用时,术语“实质上”、“实质的”、“大约”及“约”可指事件或情形精确发生的情况以及事件或情形极近似发生的情况。
Claims (8)
1.一种封装结构,其特征在于,包括:
基板;
芯片,所述芯片设置于所述基板上;
散热组件,所述散热组件覆盖所述芯片,且所述散热组件设置有引脚,所述引脚设置于所述基板上,所述散热组件设置有金属支撑块,所述金属支撑块的一端和所述基板连接,所述金属支撑块为环状结构或柱状结构。
2.根据权利要求1所述的封装结构,其特征在于,所述散热组件为帽子形或回字形。
3.根据权利要求1所述的封装结构,其特征在于,所述封装结构,还包括:
封装材料,所述封装材料填充于所述芯片与所述基板之间。
4.根据权利要求1所述的封装结构,其特征在于,所述封装结构,还包括:
第一粘合剂,所述第一粘合剂填充于所述芯片和所述散热组件之间。
5.根据权利要求1所述的封装结构,其特征在于,所述封装结构,还包括:
第二粘合剂,所述第二粘合剂填充于所述引脚与所述基板之间和/或填充于所述金属支撑块与所述基板之间。
6.根据权利要求1所述的封装结构,其特征在于,所述封装结构,还包括:
被动元件,所述被动元件设置于所述基板上且被所述散热组件覆盖。
7.根据权利要求1所述的封装结构,其特征在于,所述芯片设置有金属凸块,所述金属凸块与所述基板电性连接。
8.根据权利要求1所述的封装结构,其特征在于,所述封装结构,还包括:
金属球,所述金属球设置于所述基板远离所述芯片的底表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202510058551.1A CN119480817A (zh) | 2025-01-15 | 2025-01-15 | 封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202510058551.1A CN119480817A (zh) | 2025-01-15 | 2025-01-15 | 封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN119480817A true CN119480817A (zh) | 2025-02-18 |
Family
ID=94594747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202510058551.1A Pending CN119480817A (zh) | 2025-01-15 | 2025-01-15 | 封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN119480817A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN209843689U (zh) * | 2019-06-17 | 2019-12-24 | 星科金朋半导体(江阴)有限公司 | 一种芯片封装结构 |
CN210668340U (zh) * | 2019-12-03 | 2020-06-02 | 星科金朋半导体(江阴)有限公司 | 一种基板的散热结构 |
CN113380725A (zh) * | 2021-04-29 | 2021-09-10 | 苏州通富超威半导体有限公司 | 芯片封装结构及封装方法 |
CN217485436U (zh) * | 2022-06-17 | 2022-09-23 | 盛合晶微半导体(江阴)有限公司 | 一种芯片封装结构 |
-
2025
- 2025-01-15 CN CN202510058551.1A patent/CN119480817A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN209843689U (zh) * | 2019-06-17 | 2019-12-24 | 星科金朋半导体(江阴)有限公司 | 一种芯片封装结构 |
CN210668340U (zh) * | 2019-12-03 | 2020-06-02 | 星科金朋半导体(江阴)有限公司 | 一种基板的散热结构 |
CN113380725A (zh) * | 2021-04-29 | 2021-09-10 | 苏州通富超威半导体有限公司 | 芯片封装结构及封装方法 |
CN217485436U (zh) * | 2022-06-17 | 2022-09-23 | 盛合晶微半导体(江阴)有限公司 | 一种芯片封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115884499A (zh) | 半导体封装和印刷电路板 | |
US20060249852A1 (en) | Flip-chip semiconductor device | |
US6552267B2 (en) | Microelectronic assembly with stiffening member | |
CN106129030A (zh) | 半导体芯片封装构件 | |
TWI478298B (zh) | 用於晶片封裝的環狀結構及積體電路結構 | |
WO2010050087A1 (ja) | 積層型半導体装置及びその製造方法 | |
US11398413B2 (en) | Electronic package with multiple electronic components spaced apart by grooves | |
US20200312734A1 (en) | Semiconductor package with an internal heat sink and method for manufacturing the same | |
TW201832297A (zh) | 封裝堆疊構造及其製造方法 | |
JP4919689B2 (ja) | モジュール基板 | |
JP2007109790A (ja) | フリップチップ型半導体装置 | |
WO2011021364A1 (ja) | 半導体装置およびその製造方法 | |
JP4894347B2 (ja) | 半導体集積回路素子搭載用基板および半導体装置 | |
US11676877B2 (en) | Electronic package with multiple electronic components spaced apart by grooves | |
CN119480817A (zh) | 封装结构 | |
US20220148955A1 (en) | Semiconductor package | |
JP6323672B2 (ja) | 半導体装置及びその製造方法 | |
CN108630551A (zh) | 半导体结构及其形成方法 | |
US8603911B2 (en) | Semiconductor device and fabrication method thereof | |
US20060180944A1 (en) | Flip chip ball grid array package with constraint plate | |
CN115602640A (zh) | 半导体封装 | |
TWI289914B (en) | Bumpless chip package | |
TWI573230B (zh) | 封裝件及其封裝基板 | |
US20250079255A1 (en) | Electronic package and heat dissipation structure thereof | |
US20250046670A1 (en) | Electronic package and heat dissipation structure thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |