CN1190841C - 静电放电保护装置 - Google Patents
静电放电保护装置 Download PDFInfo
- Publication number
- CN1190841C CN1190841C CNB011242566A CN01124256A CN1190841C CN 1190841 C CN1190841 C CN 1190841C CN B011242566 A CNB011242566 A CN B011242566A CN 01124256 A CN01124256 A CN 01124256A CN 1190841 C CN1190841 C CN 1190841C
- Authority
- CN
- China
- Prior art keywords
- doped region
- electrostatic discharge
- type
- electrically connected
- type doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 62
- 239000003990 capacitor Substances 0.000 claims description 46
- 229910044991 metal oxide Inorganic materials 0.000 claims description 45
- 150000004706 metal oxides Chemical class 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 34
- 230000004913 activation Effects 0.000 claims description 22
- 230000001965 increasing effect Effects 0.000 description 9
- 230000005611 electricity Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000003466 welding Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种静电放电(Electro-Static Discharge；ESD)保护装置。本发明的静电放电保护装置是利用电阻电容(Resistance Capacitance；RC)电路来区分电源开启(Power-On)瞬间所引发的过冲(Overshoot)现象及静电放电事件，以避免例如P型改进型横向晶闸管整流器(Modified LateralSilicon Controlled Rectifiers；MLSCR)等静电放电保护组件在正常操作时，因开启电源所导致的过冲现象而意外触发，以提高静电放电保护组件的效用。
Description
技术领域
本发明是有关于一种静电放电(Electro-Static Discharge；ESD)保护装置，特别是有关于一种利用电阻电容(Resistance Capacitance；RC)电路来区隔电源开启(Power-On)瞬间所引发的过冲(Overshoot)现象及静电放电事件(Event)的具改进型横向晶闸管整流器(Modified LateralSilicon Controlled Rectifiers；MLSCR)的静电放电保护装置。
背景技术
当两个不导电物体接触与分离时，都有可能会引起电子的转移，而使得这两个不导电物体产生额外的电荷，此额外产生的电荷即为静电。而当物体上所累积的静电对电位相对较低的物体放电时，便产生静电放电现象。一般，静电放电的产生可分为直接型及间接型两大类，其中直接型是指物体与经由摩擦产生电荷的另一带电物体直接接触，间接型则指物体本身因四周的电荷产生变化而感应起电。
然而，当带有静电的物体接触到集成电路(Integrated Circuit；IC)的金属管脚(Pin)时，所产生的瞬间高压放电会经由金属管脚影响内部电路。由上述可知，静电放电的损害为造成电子系统失效的主要潜在因素之一。另一方面，由于金属氧化物半导体(Metal OxideSemiconductor；MOS)晶体管组件具有高输入阻抗的特性，因此特别易受静电放电的影响而受损。随着半导体的日益复杂，亚微米工艺与极小线宽对瞬间过压的敏锐度亦随之提高，仅需约15伏特至约20伏特左右的电压，便会对金属氧化物半导体的栅极氧化层造成伤害，但静电放电脉冲的峰值却常高达数千伏特。因此，为提高电子组件的可靠度，需在电子组件内加入静电放电保护组件，以避免因静电放电现象而造成电子组件损坏。
目前，静电放电保护组件包括电阻器(Resistor)、二极管(Diode)、具有薄氧化层的金属氧化物半导体、具有厚氧化层的组件、寄生双极结型晶体管(Parasitic Bipolar Junction Transistor；PBJT)、寄生横向晶闸管整流器以及上述组件的组合等。以下所述为利用P型改进型横向晶闸管整流器当作静电放电保护电路的操作原理。
请参照图1，其所绘示为现有具P型改进型横向晶闸管整流器的静电放电保护装置的剖面示意图。P型基材100上形成有N阱102、N型掺杂区112、P型掺杂区114、以及P型掺杂区110，而N阱102内还包括N型掺杂区106及P型掺杂区108，且P型掺杂区110位于N阱102与P型基材100之间。其中，位于N阱102内的P型掺杂区108为此P型改进型横向晶闸管整流器118的阳极，而位于P型基材100内的N型掺杂区112则为此P型改进型横向晶闸管整流器118的阴极。
P型改进型横向晶闸管整流器118可视为两个双极晶体管，即P型掺杂区108、N阱102、以及P型基材100构成一PNP晶体管，而N阱102、P型基材100、以及N型掺杂区112则构成一NPN晶体管。此P型改进型横向晶闸管整流器118的操作原理如下所述，且请一并参照图2，其所绘示为现有P型改进型横向晶闸管整流器的操作电流I电压V曲线图。将N型掺杂区112连接至接地节点116，且P型基材100接地后，施加一电压在集成电路的焊垫104上。当逐渐增加所施加的电压时，空穴将从P型掺杂区108射入N阱102，而产生一正向偏压(Forward Bias)开启PNP晶体管。此时，电流流经PNP晶体管进入P型基材100，而对NPN晶体管施加此正向偏压，亦使得NPN晶体管开启，进而产生电子流流向NPN晶体管，最后流经阴极而接地。流向PNP晶体管的电子流对其提供了一正向偏压，因此便不需再提供PNP晶体管偏压，此时的电压称为触发电压VT，且所施加的电压逐渐降低至一最小电压值，此最小电压值即为维持电压VH。
由上述可知，当静电放电所释放的电压大过晶闸管整流器的触发电压时，晶闸管整流器可将静电所释放的电荷导走，而保护组件避免因静电放电而受损。然而，当晶闸管整流器受到例如开启电源瞬间所引发的过冲现象的意外触发时，由于静电放电的作用时间远小于电源开启的作用时间，且电源开启后，便不断地供应电压VP，但因晶闸管整流器将电源开启事件误判为静电放电事件，导致晶闸管整流器为配合供应电压VP，电流I便持续攀升，使得晶闸管整流器因过热而烧毁，如图3所示。
鉴于上述现有静电放电保护装置的改进型横向晶闸管整流器的触发电压与所欲区隔的电压，例如激活电源的过冲现象所引发的电压，差距不大，常使得静电放电保护装置无法有效地区分电源开启瞬间的过冲现象与静电放电事件，而导致改进型横向晶闸管整流器受到不当触发，进而造成静电放电保护装置的损坏。
发明内容
本发明的主要目的的在于提供一种静电放电保护装置，本发明是在例如具P型改进型横向晶闸管整流器的静电放电保护装置上加入电阻电容电路，且调整电阻电容的时间常数，使其介于静电放电的脉冲时间与正常工作的电源开启时间，以区隔静电放电事件及电源开启瞬间的过冲现象，而避免因晶闸管整流器的意外触发伤害静电放电保护组件。
本发明的另一目的在于提供一种静电放电保护装置，本发明加入电阻电容电路在例如具P型改进型横向晶闸管整流器的静电放电保护装置中，且调整电阻电容的时间常数，使其介于静电放电的脉冲时间与正常工作电源开启的时间，因此可迫使大部分晶闸管整流器内的电流流向基材，而降低晶闸管整流器的触发电压，避免因意外激活而受损，进而提高静电放电保护组件的效率。
为了达到上述目的，本发明提供了一种静电放电保护装置，用以保护一集成电路免于受静电放电事件伤害，该静电放电保护装置至少包括：一改进型横向晶闸管整流器，与该集成电路电性连接；一金属氧化物半导体晶体管，该金属氧化物半导体晶体管的漏极与该改进型横向晶闸管整流器电性连接；以及一电阻电容电路，是由一电阻及一电容组成，且该电阻电容电路分别与该集成电路、该金属氧化物半导体晶体管的栅极、以及一第一接地节点电性连接，其中该电阻电容电路是用以在正常操作的一激活电压进入该静电放电保护装置时，将该激活电压导入该金属氧化物半导体晶体管，以开启该金属氧化物半导体晶体管，并将该改进型横向晶闸管整流器的一电流经由该金属氧化物半导体晶体管的源极导入一第二接地节点，以在该正常操作下提高该改进型横向晶闸管整流器的一触发电压，并区分该静电放电事件及该正常操作。
本发明的目的还可采用另一技术方案达到，一种静电放电保护装置，是用以保护一集成电路免于受一静电放电事件伤害，且该静电放电保护装置至少包括：一P型改进型横向晶闸管整流器，至少包括：一P型基材；一N阱，形成于该P型基材中；一第一N型掺杂区，形成于该N阱内，且该第一N型掺杂区与该集成电路电性连接；一第一P型掺杂区，形成于该N阱内，且该第一P型掺杂区与该集成电路电性连接；一第二P型掺杂区，形成于该P型基材与该N阱之间，且该第二P型掺杂区与一金属氧化物半导体晶体管的一漏极电性连接；一第二N型掺杂区，形成于该P型基材内，且该第二N型掺杂区与一第一电位节点电性连接；以及一第三P型掺杂区，形成于该P型基材内，且该第三P型掺杂区与该第一电位节点电性连接；以及一电阻电容电路，是由一电阻及一电容组成，且该电阻电容电路分别与该集成电路、该金属氧化物半导体晶体管的栅极、以及一第二电位节点电性连接，其中该电阻电容电路是用以在正常操作的一激活电压进入该静电放电保护装置时，将该激活电压导入该金属氧化物半导体晶体管，以开启该金属氧化物半导体晶体管，并将该P型改进型横向晶闸管整流器的一电流经由该第二P型掺杂区与该金属氧化物半导体晶体管的一源极导入一第三电位节点，以在该正常操作下提高该P型改进型横向晶闸管整流器的一触发电压。
换言之，本发明的静电放电保护装置主要是由改进型横向晶闸管整流器、金属氧化物半导体晶体管、以及电阻电容电路所构成，而此改进型横向晶闸管整流器包括P型基材、形成于P型基材内的N阱、N阱内的第一N型掺杂区与第一P型掺杂区、位于N阱与P型基材之间的第二P型掺杂区、以及N阱外的第二N型掺杂区与第三P型掺杂区。其中，电阻电容电路的时间常数设计成微秒(μs)即10-6秒级，且第一N型掺杂区及第一P型掺杂区与焊垫连接，第二N型掺杂区与第三P型掺杂区则接地。当一静电放电事件发生时，由于静电放电脉冲时间极快，属毫微秒(Nano-Second；NS)即10-9秒级，因此电阻电容电路反应不及，导致与电阻电容电路连接的金属氧化物半导体晶体管的栅极电位近似于零，而使得金属氧化物半导体晶体管处于关闭状态，使改进型横向晶闸管整流器维持正常触发电压。然而，当正常操作时，由于正常激活的时间属毫秒(Milli-Second；MS)即10-3秒级，因此电阻电容电路能将正常激活的电压导至金属氧化物半导体晶体管的栅极，而将金属氧化物半导体晶体管开启，以使得部分的电流经由第二P型掺杂区流入金属氧化物半导体晶体管而接地，进而提高改进型横向晶闸管整流器的触发电压。
应用本发明的静电放电保护装置可降低改进型横向晶闸管整流器的静电放电事件的触发电压，且可提高改进型横向晶闸管整流器的正常激活的触发电压，随着触发事件的不同，两种情况的触发电压的差距变大，因此可有效区隔静电放电事件与正常激活事件，而达到提高静电放电保护组件的效率的目的。
本发明的优点为提供一种静电放电保护装置，是以改良型横向晶闸管整流器当作静电放电保护组件，并加入电阻电容电路与金属氧化物半导体晶体管，以增加静电放电事件与正常操作激活事件的触发电压差距，而能有效区隔静电放电事件与正常操作激活事件。因此，运用本发明可避免静电放电保护组件因正常激活的过冲现象而受到意外触发，并可避免静电放电保护组件因意外触发而受损，进而可提高静电放电保护的效能。
附图说明
下面结合附图及实施例对本发明进行详细说明：
图1为绘示现有具P型改进型横向晶闸管整流器的静电放电保护装置的剖面示意图；
图2为绘示现有具P型改进型横向晶闸管整流器的静电放电保护装置的操作电流电压曲线图；
图3为绘示现有具P型改进型横向晶闸管整流器的静电放电保护装置遭受不当触发时的电流电压曲线图；
图4为绘示本发明的一较佳实施例的具P型改进型横向晶闸管整流器的静电放电保护装置的剖面示意图；以及
图5为绘示本发明的另一较佳实施例的具N型改进型横向晶闸管整流器的静电放电保护装置的剖面示意图。
图中符号说明：
100 P型基材 102 N阱
104 焊垫 106 N型掺杂区
108 P型掺杂 110 P型掺杂区
112 N型掺杂区 114 P型掺杂区
116 接地节点
118 P型改进型横向晶闸管整流器
200 P型基材 202 N阱
204 焊垫 206 第一N型掺杂区
208 第一P型掺杂区 210 第二P型掺杂区
212 第二N型掺杂 214 第三P型掺杂区
216 电阻 218 电容
220 金属氧化物半导体晶体管 222 电阻电容电路
224 接地节点 226 接地节点
228 接地节点
230 P型改进型横向晶闸管整流器
232 节点 300 P型基材
302 N阱 304 焊垫
306 第一N型掺杂区 308 第一P型掺杂区
310 第二N型掺杂区 312 第三N型掺杂区
314 第二P型掺杂 316 电阻
318 电容 320 金属氧化物半导体晶体管
322 电阻电容电路 324 接地节点
326 接地节点 328 接地节点
330 N型改进型横向晶闸管整流器
332 节点 I 电流
V 电压 VH 维持电压
VT 触发电压
具体实施方式
静电放电保护电路的功能是在于当静电放电事件产生时，且在静电放电脉冲对所保护的电路造成伤害之前，先提供适当的路径让其通过，以避开所欲保护的电路。然而，静电放电保护电路本身亦需具备可处理静电放电脉冲所携带的能量的能力，才不致在引导静电放电脉冲的同时，对其自身造成伤害。此外，静电放电保护电路必须加以设计，使其在静电放电事件发生时，才会受到触发，否则可能会影响所欲保护的组件的电性稳定度，甚至会造成静电放电保护电路本身的损害，降低其效能。因此，为避免静电放电保护电路受到例如电源激活的过冲现象所引发的不正常激活，本发明提供一种静电放电保护装置，来区隔静电放电事件与正常操作的开启动作。
请参照图4，其所绘示为本发明的一较佳实施例的具P型改进型横向晶闸管整流器的静电放电保护装置的剖面示意图。此静电放电保护装置主要包括P型改进型横向晶闸管整流器230、金属氧化物半导体晶体管220、以及电阻电容电路222，其中P型改进型横向晶闸管整流器230包括P型基材200、形成于P型基材200内的N阱202、N阱202内的第一N型掺杂区206与第一P型掺杂区208、位于N阱202与P型基材200之间的第二P型掺杂区210、以及N阱202外的第二N型掺杂区212与第三P型掺杂区214。
本发明的设计是将电阻电容电路222的时间常数设定为微秒(μs)级，其中电阻电容电路222是由电阻216与电容218所构成，且电阻216的一端电性连接至集成电路的焊垫204，电阻216的另一端则电性连接至节点232，而电容218的一端电性连接至节点232，电容218的另一端则与接地节点228连接。此外，第一N型掺杂区206及第一P型掺杂区208与焊垫204电性连接，且金属氧化物半导体晶体管220的栅极与电阻电容电路222的节点232电性连接，金属氧化物半导体晶体管220的源极与接地节点224连接，金属氧化物半导体晶体管220的漏极则电性连接至P型改进型横向晶闸管整流器230的第二P型掺杂区210，而第二N型掺杂区212及第三P型掺杂区214则与接地节点226连接。
当静电放电事件发生，即静电应力进入此静电放电保护装置时，由于静电放电脉冲时间属毫微秒级，速度极快，导致电阻电容电路222反应不及，而造成与电阻电容电路222电性连接的金属氧化物半导体晶体管220的栅极电位近似于零，使金属氧化物半导体晶体管220处于关闭状态，进而维持P型改进型横向晶闸管整流器230的正常触发电压。另一方面，当静电放电保护装置处于正常操作时，正常激活的作用时间属毫秒级，因此电阻电容电路222能将正常激活的电压引导至金属氧化物半导体晶体管220的栅极，而开启金属氧化物半导体晶体管220，并使部分电流经由第二P型掺杂区210流过金属氧化物半导体晶体管220而接地，进而造成P型改进型横向晶闸管整流器230的触发电压增加。
请参照图5，其所绘示为本发明的另一较佳实施例的具N型改进型横向晶闸管整流器的静电放电保护装置的剖面示意图。此静电放电保护装置同样与集成电路的焊垫304电性连接，且包括金属氧化物半导体晶体管320及由电阻316与电容318构成的电阻电容电路322，所不同的是此晶闸管整流器为N型改进型横向晶闸管整流器330。其中，N型改进型横向晶闸管整流器330包括P型基材300、形成于P型基材300内的N阱302、N阱302内的第一N型掺杂区306与第一P型掺杂区308、位于N阱302与P型基材300之间的第二N型掺杂区310、以及N阱302外的第三N型掺杂区312与第二P型掺杂区314。因此，可知此N型改进型横向晶闸管整流器330是将P型改进型横向晶闸管整流器230的第二P型掺杂区210以N型掺杂区(即为第二N型掺杂区310)置换而形成，亦可应用在本发明的静电放电保护装置中，其操作原理的描述如下。
如同具P型改进型横向晶闸管整流器230的静电放电保护装置的设计，将由电阻316与电容318所构成电阻电容电路322的时间常数设定为微秒(μs)级，其中电阻316的一端与集成电路的焊垫304电性连接，电阻316的另一端则与节点332电性连接，且电容318的一端电性连接至节点332，而电容318的另一端则连接至接地节点328。此外，第一N型掺杂区306及第一P型掺杂区308与焊垫304电性连接，且金属氧化物半导体晶体管320的栅极与电路电容电路322的节点332电性连接，金属氧化物半导体晶体管320的源极与接地节点324连接，金属氧化物半导体晶体管320的漏极则电性连接至N型改进型横向晶闸管整流器330的第二N型掺杂区310，而第三N型掺杂区312及第二P型掺杂区314则与接地节点326连接。
同样地，当静电放电保护装置遭受静电放电事件时，由于静电放电脉冲时间速度极快，使电阻电容电路322无法对此静电放电脉冲产生反应，而造成与电阻电容电路322的节点332电性连接的金属氧化物半导体晶体管320的栅极电位接近零，使金属氧化物半导体晶体管320处于关闭状态，并导致N型改进型横向晶闸管整流器330维持正常的触发电压。另一方面，当静电放电保护装置处于正常操作时，正常激活的作用时间属毫秒级，因此电阻电容电路322能将正常激活的电压经由节点332导引至金属氧化物半导体晶体管320的栅极，以开启金属氧化物半导体晶体管320，并使部分电流经由第二N型掺杂区310流过金属氧化物半导体晶体管320而接地，进而增加N型改进型横向晶闸管整流器330的触发电压。
综上所述，可知本发明的静电放电保护装置在不同的触发事件中，可调整改进型横向晶闸管整流器的触发电压，使其在两种情况下的触发电压的差距加大，因此可有效地区隔出静电放电事件与正常激活事件的不同，使静电放电保护的效能更为提高。
如本领域的技术人员所了解的，以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的保护范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求书的范围内。
Claims (7)
1.一种静电放电保护装置，用以保护一集成电路免于受静电放电事件伤害，该静电放电保护装置至少包括：
一改进型横向晶闸管整流器，与该集成电路电性连接；
一金属氧化物半导体晶体管，该金属氧化物半导体晶体管的漏极与该改进型横向晶闸管整流器电性连接；以及
一电阻电容电路，是由一电阻及一电容组成，且该电阻的一端与该集成电路电性连接，该电阻的另一端与该电容的一端及该金属氧化物半导体晶体管的一个栅极电性连接，该电容的另一端与一第一接地节点电性连接，该金属氧化物半导体晶体管的一个源极与一第二接地节点电性连接，其中该电阻电容电路是用以在正常操作的一激活电压进入该静电放电保护装置时，将该激活电压导入该金属氧化物半导体晶体管，以开启该金属氧化物半导体晶体管，并将该改进型横向晶闸管整流器的一电流经由该金属氧化物半导体晶体管的该源极导入该第二接地节点，以在该正常操作下提高该改进型横向晶闸管整流器的一触发电压，并区分该静电放电事件及该正常操作。
2.根据权利要求1所述的静电放电保护装置，其特征在于：该改进型横向晶闸管整流器为P型。
3.根据权利要求1所述的静电放电保护装置，其特征在于：该改进型横向晶闸管整流器为N型。
4.根据权利要求1所述的静电放电保护装置，其特征在于：该电阻电容电路的时间常数的范围为微秒级。
5.一种静电放电保护装置，是用以保护一集成电路免于受一静电放电事件伤害，且该静电放电保护装置至少包括：
一P型改进型横向晶闸管整流器，至少包括：
一P型基材；
一N阱，形成于该P型基材中；
一第一N型掺杂区，形成于该N阱内，且该第一N型掺杂区与该集成电路电性连接；
一第一P型掺杂区，形成于该N阱内，且该第一P型掺杂区与该集成电路电性连接；
一第二P型掺杂区，形成于该P型基材与该N阱之间，且该第二P型掺杂区与一金属氧化物半导体晶体管的一漏极电性连接；
一第二N型掺杂区，形成于该P型基材内，且该第二N型掺杂区与一第一电位节点电性连接；以及
一第三P型掺杂区，形成于该P型基材内，且该第三P型掺杂区与该第一电位节点电性连接；以及
一电阻电容电路，是由一电阻及一电容组成，且该电阻的一端与该集成电路电性连接，该电阻的另一端与该电容的一端及该金属氧化物半导体晶体管的一栅极电性连接，该电容的另一端与一第二电位节点电性连接，该金属氧化物半导体晶体管的一源极与一第三电位节点电性连接，其中该第一电位节点、该第二电位节点以及该第三电位节点为接地节点，且该电阻电容电路是用以在正常操作的一激活电压进入该静电放电保护装置时，将该激活电压导入该金属氧化物半导体晶体管，以开启该金属氧化物半导体晶体管，并将该P型改进型横向晶闸管整流器的一电流经由该第二P型掺杂区与该金属氧化物半导体晶体管的该源极导入该第三电位节点，以在该正常操作下提高该P型改进型横向晶闸管整流器的一触发电压。
6.根据权利要求5所述的静电放电保护装置，其特征在于：该电阻电容电路的时间常数的范围为微秒级。
7.一种静电放电保护装置，是用以保护一集成电路免于受一静电放电事件伤害，且该静电放电保护装置至少包括：
一N型改进型横向晶闸管整流器，至少包括：
一P型基材；
一N阱，形成于该P型基材中；
一第一N型掺杂区，形成于该N阱内，且该第一N型掺杂区与该集成电路电性连接；
一第一P型掺杂区，形成于该N阱内，且该第一P型掺杂区与该集成电路电性连接；
一第二N型掺杂区，形成于该P型基材与该N阱之间，且该第二N型掺杂区与一金属氧化物半导体晶体管的一漏极电性连接；
一第三N型掺杂区，形成于该P型基材内，且该第三N型掺杂区与一第一接地节点电性连接；以及
一第二P型掺杂区，形成于该P型基材内，且该第二P型掺杂区与该第一电位节点电性连接；以及
一电阻电容电路，是由一电阻及一电容组成，且该电阻的一端与该集成电路电性连接，该电阻的另一端与该电容的一端及该金属氧化物半导体晶体管的一栅极电性连接，该电容的另一端与一第二电位节点电性连接，该金属氧化物半导体晶体管的一源极与一第三电位节点电性连接，其中该第一电位节点、该第二电位节点以及该第三电位节点为接地节点，且该电阻电容电路是用以在正常操作的一激活电压进入该静电放电保护装置时，将该激活电压导入该金属氧化物半导体晶体管，以开启该金属氧化物半导体晶体管，并将该N型改进型横向晶闸管整流器的一电流经由该第二N型掺杂区与该金属氧化物半导体晶体管的该源极导入该第三接地节点，以在该正常操作下提高该N型改进型横向晶闸管整流器的一触发电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011242566A CN1190841C (zh) | 2001-08-20 | 2001-08-20 | 静电放电保护装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011242566A CN1190841C (zh) | 2001-08-20 | 2001-08-20 | 静电放电保护装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1402346A CN1402346A (zh) | 2003-03-12 |
| CN1190841C true CN1190841C (zh) | 2005-02-23 |
Family
ID=4665611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011242566A Expired - Fee Related CN1190841C (zh) | 2001-08-20 | 2001-08-20 | 静电放电保护装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1190841C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005078798A2 (de) | 2004-02-13 | 2005-08-25 | Austriamicrosystems Ag | Schaltungsanordnung und verfahren zum schutz einer integrierten halbleiterschaltung |
| CN101777579B (zh) * | 2009-01-12 | 2013-01-09 | 立锜科技股份有限公司 | 隔离式硅控整流器静电防护元件 |
| CN103247615B (zh) * | 2012-02-07 | 2015-10-21 | 旺宏电子股份有限公司 | 静电放电保护装置 |
| US9166401B2 (en) | 2012-02-08 | 2015-10-20 | Macronix International Co., Ltd. | Electrostatic discharge protection device |
| CN104600104B (zh) * | 2014-12-12 | 2018-04-27 | 上海贝岭股份有限公司 | 高保持电压可控硅结构 |
-
2001
- 2001-08-20 CN CNB011242566A patent/CN1190841C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1402346A (zh) | 2003-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6125021A (en) | Semiconductor ESD protection circuit | |
| CN1076874C (zh) | 静电放电保护电路 | |
| US5528188A (en) | Electrostatic discharge suppression circuit employing low-voltage triggering silicon-controlled rectifier | |
| US5343053A (en) | SCR electrostatic discharge protection for integrated circuits | |
| CN100481667C (zh) | 使用基底触发硅控整流器的静电放电防护电路 | |
| US7196887B2 (en) | PMOS electrostatic discharge (ESD) protection device | |
| US5780905A (en) | Asymmetrical, bidirectional triggering ESD structure | |
| US5870268A (en) | Early trigger of ESD protection device by a current spike generator | |
| CN101048867A (zh) | 双向esd保护电路 | |
| KR101944189B1 (ko) | 정전기 방전 보호소자 | |
| JPH05283618A (ja) | Ｃｍｏｓ集積回路用静電放電保護 | |
| US7869175B2 (en) | Device for protecting semiconductor IC | |
| CN100401513C (zh) | 具有esd保护电路的半导体集成电路器件 | |
| CN101039027A (zh) | 改进的静电放电保护电路 | |
| CN101061616A (zh) | 静电放电保护电路 | |
| CN1674275A (zh) | 具有将可控硅用作保护元件的静电保护电路的半导体装置 | |
| US20190341773A1 (en) | ESD Protection Charge Pump Active Clamp for Low-Leakage Applications | |
| US8022505B2 (en) | Semiconductor device structure and integrated circuit therefor | |
| CN1190841C (zh) | 静电放电保护装置 | |
| CN1885541A (zh) | 对多种电压下的信号的静电放电保护系统与方法 | |
| US20050264968A1 (en) | ESD protection module triggered by BJT punch-through | |
| US7145204B2 (en) | Guardwall structures for ESD protection | |
| US6590261B2 (en) | Electrostatic discharge protection structure | |
| CN1189941C (zh) | 静电放电保护电路 | |
| US20190296545A1 (en) | Circuit of protection against electrostatic discharges |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050223 Termination date: 20190820 |