CN103247615B - 静电放电保护装置 - Google Patents

Abstract

本发明是有关于一种静电放电保护装置，其包括修改型横向硅控整流器与电压控制电路。修改型横向硅控整流器具有第一端、第二端与连接第一P+型掺杂区的控制端，其中第一端与第二端分别电性连接第一配线与第二配线。电压控制电路电性连接第一配线、第二配线与控制端。当静电脉冲出现在第一配线时，电压控制电路供应由第一配线至控制端的电流路径。当输入信号供应至第一配线时，电压控制电路接收电源电压，并依据电源电压停止供应电流路径。

Description

静电放电保护装置

技术领域

本发明涉及一种静电放电保护装置，特别是涉及一种具有修改型横向硅控整流器的静电放电保护装置。

背景技术

静电放电(electrostatic discharge，ESD)往往是造成集成电路发生静电过度应力(electrostatic overstress)或是永久性损毁的主要原因，因此集成电路中都会加入静电放电保护装置的设计，以藉此防止静电放电的损害。近年来，修改型横向硅控整流器(Modified Lateral SCR，简称MLSCR)已成为静电放电保护装置在设计上的基础元件。然而，修改型横向硅控整流器在操作上也存在着必须克服的几个缺点。

举例来说，修改型横向硅控整流器的触发电压(trigger voltage)与保持电压(holding voltage)往往会过高与过低。此外，修改型横向硅控整流器容易发生闩锁效应(1atch-up effect)。再者，在多个修改型横向硅控整流器的操控上，多个修改型横向硅控整流器往往无法同时导通，进而造成不均匀导通(non-uniform turn-on)的现象。此外，触发电压的高低也将影响修改型横向硅控整流器的导通速度。

由此可见，上述现有的静电放电保护装置在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的静电放电保护装置，藉此提高静电放电保护装置的防护能力，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的静电放电保护装置存在的缺陷，而提供一种新型结构的静电放电保护装置，所要解决的技术问题是使其利用电压控制电路提供由修改型横向硅控整流器的控制端至第一配线的电流路径，以藉此提升修改型横向硅控整流器的导通速度，非常适于实用。

本发明的另一目的在于，克服现有的静电放电保护装置存在的缺陷，而提供一种新型结构的静电放电保护装置，所要解决的技术问题是使其利用电压控制电路提供由修改型横向硅控整流器的控制端至第二配线的电流路径，以避免不均匀导通现象的产生，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种静电放电保护装置，包括修改型横向硅控整流器与电压控制电路。修改型横向硅控整流器具有第一端、第二端与连接第一P+型掺杂区的控制端，其中第一端与第二端分别电性连接第一配线与第二配线。电压控制电路电性连接第一配线、第二配线与控制端。当静电脉冲出现在第一配线时，电压控制电路供应由第一配线至控制端的电流路径。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的静电放电保护装置，其中当输入信号供应至第一配线时，上述之电压控制电路接收电源电压，并依据电源电压停止供应电流路径。

前述的静电放电保护装置，其中所述的电压控制电路包括控制单元与切换单元。控制单元电性连接第一配线与第二配线，并具有一输入端。当静电脉冲出现在第一配线时，控制单元的输入端浮接，且控制单元响应于静电脉冲而产生第一控制信号。当输入信号供应至第一配线时，控制单元的输入端接收电源电压，并产生第二控制信号。切换单元电性连接第一配线与控制端。此外，切换单元依据第一控制信号供应电流路径，并依据第二控制信号停止供应电流路径。

前述的静电放电保护装置，其中所述的控制单元包括：一第一P型晶体管，其源极电性连接该第一配线；一第二P型晶体管，其源极电性连接该第一配线，该第二P型晶体管的栅极电性连接该第一P型晶体管的漏极，该第二P型晶体管的漏极电性连接该切换单元与该第一P型晶体管的栅极；一第一N型晶体管，其漏极电性连接该第一P型晶体管的漏极，该第一N型晶体管的栅极电性连接该第一配线；一第二N型晶体管，其漏极电性连接该第一N型晶体管的源极，该第二N型晶体管的栅极为该控制单元的输入端，该第二N型晶体管的源极电性连接该第二配线；一第三N型晶体管，其漏极电性连接该第二P型晶体管的漏极，该第三N型晶体管的栅极电性连接该第一配线；以及一第四N型晶体管，其漏极电性连接该第三N型晶体管的源极，该第四N型晶体管的栅极电性连接该第一P型晶体管的漏极，该第四N型晶体管的源极电性连接该第二配线。

前述的静电放电保护装置，其中所述的切换单元由一第三P型晶体管所构成，该第三P型晶体管的源极电性连接该第一配线，该第三P型晶体管的栅极接收该第一控制信号或是该第二控制信号，该第三P型晶体管的漏极电性连接该控制端。

前述的静电放电保护装置，其中所述的控制单元包括：一第四P型晶体管，其源极电性连接该第一配线；一第五P型晶体管，其源极电性连接该第一配线，该第五P型晶体管的栅极电性连接该第四P型晶体管的漏极；一第一反相器，其输入端电性连接该第五P型晶体管的漏极；一第二反相器，其输入端电性连接该第一反相器的输出端，该第二反相器的输出端电性连接该第四P型晶体管的栅极；一第五N型晶体管，其漏极电性连接该第四P型晶体管的漏极，该第五N型晶体管的栅极电性连接该第一配线；一第六N型晶体管，其漏极电性连接该第五N型晶体管的源极，该第六N型晶体管的栅极为该控制单元的输入端，该第六N型晶体管的源极电性连接该第二配线；一第七N型晶体管，其漏极电性连接该第五P型晶体管的漏极，该第七N型晶体管的栅极电性连接该第一配线；以及一第八N型晶体管，其漏极电性连接该第七N型晶体管的源极，该第八N型晶体管的栅极电性连接该第四P型晶体管的漏极，该第八N型晶体管的源极电性连接该第二配线。

前述的静电放电保护装置，其中所述的切换单元包括：一第三反相器，其输入端接收该第一控制信号或是该第二控制信号；一第四反相器，其输入端电性连接该第三反相器的输出端；以及一第六P型晶体管，其源极电性连接该第一配线，该第六P型晶体管的栅极电性连接该第四反相器的输出端，该第六P型晶体管的漏极电性连接该控制端。

前述的静电放电保护装置，其中所述的修改型横向硅控整流器包括：一P型基底；一N型井区，配置于该P型基底内，其中该第一P+型掺杂区部分配置于该N型井区内；一第二P+型掺杂区，配置于该N型井区内，并电性连接该第一端；一第一N+型掺杂区，配置于该P型基底内，并电性连接该第二端；以及一第三P+型掺杂区，配置于该P型基底内，并电性连接该第二端。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种静电放电保护装置，包括修改型横向硅控整流器与电压控制电路。修改型横向硅控整流器具有第一端、第二端与连接第一N+型掺杂区的控制端，且第一端与第二端分别电性连接第一配线与第二配线。电压控制电路电性连接第一配线、第二配线与控制端。当静电脉冲出现在第一配线时，电压控制电路供应由第二配线至控制端的电流路径。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的静电放电保护装置，其中当一输入信号供应至该第一配线时，该电压控制电路接收一电源电压，并依据该电源电压停止供应该电流路径。

前述的静电放电保护装置，其中所述的电压控制电路包括：一控制单元，电性连接该第一配线与该第二配线，并具有一输入端，其中当该静电脉冲出现在该第一配线时，该控制单元的输入端浮接，且该控制单元响应于该静电脉冲而产生一第一控制信号，当该输入信号供应至该第一配线时，该控制单元的输入端接收该电源电压，并产生一第二控制信号；以及一切换单元，具有该电流路径，并电性连接该第二配线与该控制端，其中该切换单元依据该第一控制信号供应该电流路径，并依据该第二控制信号停止供应该电流路径。

前述的静电放电保护装置，其中所述的控制单元包括：一第一P型晶体管，其源极电性连接该第一配线；一第二P型晶体管，其源极电性连接该第一配线，该第二P型晶体管的栅极电性连接该第一P型晶体管的漏极，该第二P型晶体管的漏极电性连接该切换单元与该第一P型晶体管的栅极；一第一N型晶体管，其漏极电性连接该第一P型晶体管的漏极，该第一N型晶体管的栅极电性连接该第一配线；一第二N型晶体管，其漏极电性连接该第一N型晶体管的源极，该第二N型晶体管的栅极为该控制单元的输入端，该第二N型晶体管的源极电性连接该第二配线；一第三N型晶体管，其漏极电性连接该第二P型晶体管的漏极，该第三N型晶体管的栅极电性连接该第一配线；以及一第四N型晶体管，其漏极电性连接该第三N型晶体管的源极，该第四N型晶体管的栅极电性连接该第一P型晶体管的漏极，该第四N型晶体管的源极电性连接该第二配线。

前述的静电放电保护装置，其中所述的切换单元包括：一第一反相器，其输入端接收该第一控制信号或是该第二控制信号；以及一第五N型晶体管，其漏极电性连接该控制端，该第五N型晶体管的栅极电性连接该第一反相器的输出端，该第五N型晶体管的源极电性连接该第二配线。

前述的静电放电保护装置，其中所述的修改型横向硅控整流器包括：一P型基底；一N型井区，配置于该P型基底内，其中该第一N+型掺杂区部分配置于该N型井区内；一第一P+型掺杂区，配置于该N型井区内，并电性连接该第一端；一第二N+型掺杂区，配置于该P型基底内，并电性连接该第二端；以及一第二P+型掺杂区，配置于该P型基底内，并电性连接该第二端。

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明静电放电保护装置至少具有下列优点及有益效果：本发明是利用电压控制电路来提供由修改型横向硅控整流器的控制端至第一配线或是第二配线的电流路径，并藉此提高修改型横向硅控整流器的触发电压。如此一来，将可避免不均匀导通现象的产生，并可提升修改型横向硅控整流器的导通速度。另一方面，当电压控制电路无法提供电流路径时，修改型横向硅控整流器的触发电压将随之提升。如此一来，将可避免修改型横向硅控整流器产生闩锁效应。

综上所述，本发明是有关于一种静电放电保护装置，其包括修改型横向硅控整流器与电压控制电路。修改型横向硅控整流器具有第一端、第二端与连接第一P+型掺杂区的控制端，其中第一端与第二端分别电性连接第一配线与第二配线。电压控制电路电性连接第一配线、第二配线与控制端。当静电脉冲出现在第一配线时，电压控制电路供应由第一配线至控制端的电流路径。当输入信号供应至第一配线时，电压控制电路接收电源电压，并依据电源电压停止供应电流路径。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1A是依据本发明的一实施例的静电放电保护装置的示意图。

图1B是依据本发明的一实施例的修改型横向硅控整流器的布局剖面图。

图2是依据本发明的一实施例的修改型横向硅控整流器的特性曲线图。

图3是依据本发明的一实施例的电压控制电路的电路示意图。

图4与图5分别是依据本发明的另一实施例的电压控制电路的电路示意图。

图6A是依据本发明的另一实施例的静电放电保护装置的示意图。

图6B是依据本发明的另一实施例的修改型横向硅控整流器的布局剖面图。

图7是依据本发明的又一实施例的电压控制电路的电路示意图。

图8是依据本发明的再一实施例的电压控制电路的电路示意图。

100、600：静电放电保护装置、

101、601：焊垫

110、110-1、110-2、610、610-1：电压控制电路

120、620：修改型横向硅控整流器

TM11、TM61：第一端

TM12、TM62：第二端

TM13、TM63：控制端

121、621：P型基底

122、622：N型井区

123、124、126、623、626：P+型掺杂区

125、127、624、625、627：N+型掺杂区

130、630：第一配线

140、640：第二配线

PT1、PT6：电流路径

VD1、VD6：电源电压

210、220：曲线

310、310-1、710：控制单元

IN3、IN7：输入端

320、320-1、720、720-1：切换单元

MP31～MP33、MP71、MP72：P型晶体管

MN31～MN34、MN71～MN75：N型晶体管

SC31、SC71：第一控制信号

SC32、SC72：第二控制信号

ND31：节点

410、420、510、520、721、810、820：反相器

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的静电放电保护装置其具体实施方式、结构、特征及其功效，详细说明如后。

有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，应当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。

图1A是依据本发明的一实施例的静电放电保护装置的示意图。参阅图1A所示，静电放电保护装置100包括电压控制电路110与修改型横向硅控整流器(Modified Lateral SCR，简称MLSCR)120。其中，修改型横向硅控整流器120具有第一端TM11、第二端TM12以及控制端TM13。此外，图1B是依据本发明的一实施例的修改型横向硅控整流器的布局剖面图。

请参阅图1B所示，修改型横向硅控整流器120包括P型基底121、N型井区122、P+型掺杂区123、P+型掺杂区124、N+型掺杂区125、P+型掺杂区126以及N+型掺杂区127。其中，N型井区122配置于P型基底121内。P+型掺杂区123与N+型掺杂区127配置于N型井区122内，并电性连接第一端TM11。P+型掺杂区124部分配置于N型井区122内，并电性连接控制端TM13。N+型掺杂区125与P+型掺杂区126皆配置于P型基底121内，并电性连接第二端TM12。

就布局结构来看，P+型掺杂区123、N型井区122以及P型基底121将形成纵向的PNP晶体管，且N型井区122、P型基底121与N+型掺杂区125将形成横向的NPN晶体管，且N型井区122与P型基底121将形成反向的二极管。换言之，P+型掺杂区123、N型井区122、P型基底121与N+型掺杂区125将形成一PNPN半导体结构，亦即修改型横向硅控整流器120的主体结构。此外，为了降低修改型横向硅控整流器120的崩溃电压(breakdownvoltage)，额外在PNPN半导体结构中设置了P+型掺杂区124。在此，为了说明方便起见，图1A仅绘示出用以代表PNPN半导体结构的P+型掺杂区123、N型井区122、P型基底121与N+型掺杂区125，以及额外所设置的P+型掺杂区124。

请继续参阅图1A所示。修改型横向硅控整流器120的第一端TM11电性连接第一配线130，且修改型横向硅控整流器120的第二端TM12电性连接第二配线140。电压控制电路110电性连接第一配线130、第二配线140以及修改型横向硅控整流器120的控制端TM13。

在实际应用上，静电放电保护装置100主要是用以导引来自焊垫101的静电脉冲，以避免静电脉冲对集成电路(未绘示出)造成损害。在此，当静电放电事件发生时，静电脉冲将由焊垫101进入并出现在第一配线130上。此时，电压控制电路110将提供由第一配线130至修改型横向硅控整流器120的控制端TM13的电流路径PT1。藉此，来自第一配线130的电流将流入P+型掺杂区124，进而提升P型基底121的电压位准。如此一来，将促使P型基底121与N+型掺杂区125偏压在顺向偏压下，进而降低修改型横向硅控整流器120的触发电压(trigger voltage)。藉此，修改型横向硅控整流器120将可以快速的导通，进而将静电脉冲导引至第二配线140。

此外，当集成电路正常运作时，输入信号将通过焊垫101供应至第一配线130。此时，电压控制电路110将接收电源电压VD1，并依据电源电压VD1停止供应电流路径PT1。随着电流路径PT1的消失，修改型横向硅控整流器120的触发电压将拉升至较高的电压位准，进而确保横向硅控整流器120处在不导通的状态。

举例来说，图2是依据本发明的一实施例的修改型横向硅控整流器的特性曲线图，其中曲线220为在供应电流路径PT1下修改型横向硅控整流器120的电压对电流的特性曲线，而曲线210则为在不供应电流路径PT1下修改型横向硅控整流器120的电压对电流的特性曲线。如曲线220所示，当电流路径PT1被供应时，触发电压被下拉至大约6.3伏特(V)。此外，如曲线210所示，当电流路径PT1不被供应时，触发电压被拉升至大约16.2伏特。

换言之，当静电脉冲出现在第一配线130时，电压控制电路110将提供电流路径PT1，以藉此降低修改型横向硅控整流器120的触发电压。此时，随着触发电压的降低，将可避免不均匀导通(non-uniform turn-on)的现象产生，并可提升修改型横向硅控整流器120的导通速度。另一方面，当输入信号供应至第一配线130时，亦即当集成电路正常运作时，电压控制电路110将停止供应电流路径PT1，以藉此提高修改型横向硅控整流器120的触发电压。此时，随着触发电压的提高，将可避免修改型横向硅控整流器120因应外部噪声或是瞬间过电压而导通，进而避免修改型横向硅控整流器120产生闩锁效应。

为了使本领域具有通常知识的技术人员能更了解本发明，以下将针对电压控制电路110的细部结构进行说明。图3是依据本发明的一实施例的电压控制电路的电路示意图。参阅图3所示，电压控制电路110包括控制单元310与切换单元320。其中，控制单元310具有一输入端IN3，且控制单元310电性连接第一配线130与第二配线140。切换单元320电性连接第一配线130与修改型横向硅控整流器120的控制端TM13。

更进一步来看，控制单元310包括P型晶体管MP31～MP32以及N型晶体管MN31～MN34，且切换单元320由一P型晶体管MP33所构成。其中，P型晶体管MP31～MP32的源极电性连接第一配线130。P型晶体管MP 32的栅极电性连接P型晶体管MP31的漏极，且P型晶体管MP32的漏极电性连接切换单元320与P型晶体管MP31的栅极。N型晶体管MN31的漏极电性连接P型晶体管MP31的漏极，且N型晶体管MN31的栅极电性连接第一配线130。N型晶体管MN32的漏极电性连接N型晶体管MN31的源极，N型晶体管MN32的栅极为控制单元310的输入端IN3，且N型晶体管MN32的源极电性连接第二配线140。

N型晶体管MN33的漏极电性连接P型晶体管MP32的漏极，且N型晶体管MN33的栅极电性连接第一配线130。N型晶体管MN34的漏极电性连接N型晶体管MN33的源极，N型晶体管MN34的栅极电性连接P型晶体管MP31的漏极，且N型晶体管MN34的源极电性连接第二配线140。P型晶体管MP33的源极电性连接第一配线130，P型晶体管M33的栅极接收第一控制信号SC31或是第二控制信号SC32，且P型晶体管MP33的漏极电性连接修改型横向硅控整流器120的控制端TM13。

在操作上，当静电脉冲出现在第一配线130时，控制单元310的输入端IN3为浮接，故此时的N型晶体管MN32不导通。另一方面，静电脉冲将通过寄生电容耦合至N型晶体管MN34的栅极，进而导通N型晶体管MN34。此外，此时N型晶体管MN33的栅极将接收到静电脉冲而处在导通的状态。随着N型晶体管MN33与N型晶体管MN34的导通，将致使节点ND31的电压下拉至低电压位准(例如：接地位准)，进而导通P型晶体管MP31。

此外，随着P型晶体管MP31的导通，P型晶体管MP32将闩锁在不导通的状态。再者，由于节点ND31的电压下拉至低电压位准，故此时的控制单元310将可产生低位准信号，亦即第一控制信号SC31。藉此，切换单元320中的P型晶体管MP33将响应于第一控制信号SC31(亦即低位准信号)而导通其两端，进而形成电流路径PT1。

另一方面，当输入信号供应至第一配线130时，亦即当集成电路正常运作时，控制单元310的输入端IN3将可接收到电源电压VD1，故此时的N型晶体管MN32将导通。此外，N型晶体管MN31的栅极将接收到输入信号，进而致使N型晶体管MN31导通。随着N型晶体管MN31与N型晶体管MN32的导通，N型晶体管MN34的栅极与P型晶体管MP32的栅极将接收到低准位信号，故此时的N型晶体管MN34处在不导通的状态，而P型晶体管MP32则处在导通的状态。

此外，随着P型晶体管MP32的导通，P型晶体管MP31将闩锁在不导通的状态。另一方面，节点ND31的电压将随着P型晶体管MP32的导通而上拉至近似于输入信号的高电压位准。因此，此时的控制单元310将可产生高位准信号，亦即第二控制信号SC32。藉此，切换单元320中的P型晶体管MP 33将响应于第二控制信号SC32(亦即高位准信号)而断开其两端，进而无法形成电流路径PT1。

换言之，当静电脉冲出现在第一配线130时，控制单元310的输入端IN3为浮接。此时，控制单元310将响应于静电脉冲而产生第一控制信号SC31，进而致使切换单元320依据第一控制信号供应电流路径PT1。相对地，当输入信号供应至第一配线130时，亦即当集成电路正常运作时，控制单元310的输入端IN3将可接收电源电压VD1。此时，控制单元310将依据电源电压VD1产生第二控制信号SC32，进而致使切换单元320依据第二控制信号SC32停止供应电流路径PT1。

虽然图3实施例列举了电压控制电路110的实施型态，但其并非用以限定本发明。举例来说，图4与图5分别是依据本发明的另一实施例的电压控制电路的电路示意图，其中图3至图5中功能与结构相同或相似的元件将以相同的元件符号与名称来表示。

请参阅图4所示，电压控制电路110-1包括控制单元310与切换单元320-1。其中，电压控制电路110-1中的控制单元310与3的电压控制电路110中的控制单元310，两者的电路结构与运作皆相同，故在此不予赘述。

本实施例与图3实施例主要的不同之处在于：本实施例的切换单元320-1包括反相器410、反相器420与P型晶体管MP33。在此，反相器410的输入端接收第一控制信号SC31或是第二控制信号SC32。反相器420的输入端电性连接反相器410的输出端。P型晶体管MP33的源极电性连接第一配线130，P型晶体管MP33的栅极电性连接反相器420的输出端，且P型晶体管MP33的漏极电性连接修改型横向硅控整流器120的控制端TM13。

在操作上，当静电脉冲出现在第一配线130时，控制单元310将产生第一控制信号SC31(例如：低位准信号)至反相器410的输入端。此时，第一控制信号SC31将通过反相器410与反相器420而进行两次的反相处理，因此传送到P型晶体管MP33的栅极的信号依旧是低位准信号。藉此，P型晶体管MP33将依据低位准信号而导通其两端，进而形成电流路径PT1。

当输入信号供应至第一配线130时，亦即当集成电路正常运作时，控制单元310将产生第二控制信号SC32(例如：高位准信号)至反相器410的输入端。相似地，第二控制信号SC32将通过反相器410与反相器420而进行两次的反相处理，因此传送到P型晶体管MP33的栅极的信号依旧是高位准信号。据此，P型晶体管MP33将依据高位准信号而断开其两端，进而无法形成电流路径PT1。

请参阅图5所示，电压控制电路110-2包括控制单元310-1与切换单元320。其中，电压控制电路110-2中的切换单元320与图3的电压控制电路110中的切换单元320，两者的电路结构与运作皆相同，故在此不予赘述。

本实施例与图3实施例主要的不同之处在于：控制单元310-1包括P型晶体管MP31～MP32、N型晶体管MN31～MN34、反相器510以及反相器520。其中，P型晶体管MP31～MP32的源极电性连接第一配线130，且P型晶体管MP32的栅极电性连接P型晶体管MP31的漏极。反相器520的输入端电性连接P型晶体管MP32的漏极。反相器510的输入端电性连接反相器510的输出端，且反相器510的输出端电性连接P型晶体管MP31的栅极。至于N型晶体管MN31～MN34的耦接架构与图3实施例相似，故在此不予赘述。

在操作上，当静电脉冲出现在第一配线130时，N型晶体管MN31、N型晶体管MN33与N型晶体管MN34将响应于静电脉冲而导通，且N型晶体管MN32将因应输入端IN3的浮接而不导通。藉此，节点ND31的电压将下拉至低电压位准(例如：接地位准)，进而致使控制单元310产生低位准信号，亦即第一控制信号SC31。另一方面，低位准信号将通过反相器520与反相器510而进行两次的反相处理，因此传送到P型晶体管MP31的栅极的信号依旧是低位准信号。藉此，P型晶体管MP31将依据低位准信号而导通其两端，而P型晶体管MP32则会被闩锁在不导通的状态。

当输入信号供应至第一配线130时，亦即当集成电路正常运作时，N型晶体管MN 32将依据电源电压VD1而导通，且N型晶体管MN31与MN33将依据来自焊垫101的输入信号而导通。藉此，P型晶体管MP32的栅极与N型晶体管MN34的栅极将可接收到来自第二配线140的低准位信号，进而致使P型晶体管MP32导通，且N型晶体管MN34不导通。此外，节点ND31的电压将随着P型晶体管MP32的导通而上拉至近似于输入信号的高电压位准，故此时的控制单元310将可产生高位准信号，亦即第二控制信号SC32。此外，高位准信号将通过反相器510与反相器520而进行两次的反相处理，因此传送到P型晶体管MP31的栅极的信号依旧是高位准信号。藉此，P型晶体管MP31将依据高位准信号而闩锁在不导通的状态。

图6A是依据本发明的另一实施例的静电放电保护装置的示意图。参阅图6A所示，静电放电保护装置600包括电压控制电路610与修改型横向硅控整流器620。其中，修改型横向硅控整流器620具有第一端TM61、第二端TM62以及控制端TM63。此外，图6B是依据本发明的另一实施例的修改型横向硅控整流器的布局剖面图。

请参阅图6B所示，修改型横向硅控整流器620包括P型基底621、N型井区622、P+型掺杂区623、N+型掺杂区624、N+型掺杂区625、P+型掺杂区626以及N+型掺杂区627。其中，N型井区622配置于P型基底621内。P+型掺杂区623与N+型掺杂区627配置于N型井区622内，并电性连接第一端TM61。N+型掺杂区624部分配置于N型井区622内，并电性连接控制端TM63。N+型掺杂区625与P+型掺杂区626皆配置于P型基底621内，并电性连接第二端TM62。

就布局结构来看，P+型掺杂区623、N型井区622以及P型基底621将形成纵向的PNP晶体管，且N型井区622、P型基底621与N+型掺杂区625将形成横向的NPN晶体管，且N型井区622与P型基底621将形成反向的二极管。换言之，P+型掺杂区623、N型井区622、P型基底621与N+型掺杂区625将形成一PNPN半导体结构，亦即修改型横向硅控整流器620的主体结构。此外，为了降低修改型横向硅控整流器620的崩溃电压，额外在PNPN半导体结构中设置了N+型掺杂区624。在此，为了说明方便起见，图6A仅绘示出用以代表PNPN半导体结构的P+型掺杂区623、N型井区622、P型基底621与N+型掺杂区625，以及额外所设置的N+型掺杂区624。

请继续参阅图6A所示。修改型横向硅控整流器620的第一端TM61电性连接第一配线630，且修改型横向硅控整流器620的第二端TM62电性连接第二配线640。电压控制电路610电性连接第一配线630、第二配线640以及修改型横向硅控整流器620的控制端TM63。

在实际应用上，静电放电保护装置600主要是用以导引来自焊垫601的静电脉冲，以避免静电脉冲对集成电路(未绘示出)造成损害。在此，当静电放电事件发生时，静电脉冲将由焊垫601进入并出现在第一配线630上。此时，电压控制电路110将提供由第二配线640至修改型横向硅控整流器620之控制端TM63的电流路径PT6。藉此，来自N+型掺杂区624的电流将可通过电流路径PT6流向第二配线640，进而降低N+型掺杂区624与N型井区622的电压位准。如此一来，将促使P+型掺杂区623与N型井区622偏压在顺向偏压下，进而降低修改型横向硅控整流器620的触发电压。藉此，修改型横向硅控整流器620将可以快速的导通，进而将静电脉冲导引至第二配线640。

此外，当集成电路正常运作时，输入信号将通过焊垫601供应至第一配线630。此时，电压控制电路610将接收电源电压VD6，并依据电源电压VD6停止供应电流路径PT6。随着电流路径PT6的消失，修改型横向硅控整流器620的触发电压将拉升至较高的电压位准，进而确保横向硅控整流器620处在不导通的状态。

换言之，当静电脉冲出现在第一配线630时，电压控制电路610将提供电流路径PT6，以藉此降低修改型横向硅控整流器620的触发电压。另一方面，当输入信号供应至第一配线630时，亦即当集成电路正常运作时，电压控制电路610将停止供应电流路径PT6，以藉此提高修改型横向硅控整流器620的触发电压。为了使本领域具有通常知识的技术人员能更了解本发明，以下将针对电压控制电路610的细部结构进行说明。

图7是依据本发明的又一实施例的电压控制电路的电路示意图。参阅图7所示，电压控制电路610包括控制单元710与切换单元720。控制单元710具有一输入端IN7，并包括P型晶体管MP71～MP72以及N型晶体管MN71～MN74。

在此，P型晶体管MP71～MP72以及N型晶体管MN71～MN74的耦接架构，与图3实施例中P型晶体管MP31～MP32以及N型晶体管MN31～MN34的耦接架构相似，故在此不予赘述。切换单元720包括反相器721与N型晶体管MN75。其中，反相器721的输入端接收第一控制信号SC71或是第二控制信号SC72。N型晶体管MN75的漏极电性连接控制端TM63，N型晶体管MN75的栅极电性连接反相器721的输出端，且N型晶体管MN75的源极电性连接第二配线640。

在操作上，图7中的控制单元710与图3中的控制单元310，两者电路架构相同。因此，与图3实施例相似地，当静电脉冲出现在第一配线630时，控制单元710将可产生低位准信号，亦即第一控制信号SC71。当输入信号供应至第一配线630时，亦即当集成电路正常运作时，控制单元310将可产生高位准信号，亦即第二控制信号SC32。至于图7中控制单元310的细部运作，在此则不予赘述。

当切换单元720接收到第一控制信号SC71(低位准信号)时，反相器721会对第一控制信号SC71进行反相操作，并据以产生一高位准信号至N型晶体管MN75的栅极。藉此，N型晶体管MN75将导通其两端，进而形成电流路径PT6。相对地，当切换单元720接收到第二控制信号SC72(高位准信号)时，反相器721将据以产生一低位准信号。藉此，N型晶体管MN75将无法导通其两端，进而无法形成电流路径PT6。

虽然图7实施例列举了电压控制电路610的实施型态，但其并非用以限定本发明。举例来说，图8是依据本发明的再一实施例的电压控制电路的电路示意图，其中图7与图8中功能与结构相同或相似的元件将以相同的元件符号与名称来表示。

请参阅图8所示，电压控制电路610-1包括控制单元710与切换单元720-1。其中，图7与图8中的控制单元710，两者的电路结构与运作皆相同，故在此不予赘述。此外，与图7的切换单元720相较之下，图8中的切换单元720-1更多出了两反相器810与820。其中，反相器810与820串接在控制单元710与反相器721的输入端之间。藉此，控制单元710所输出的第一控制信号SC71或是第二控制信号SC72都会经过两次的反相操作后再传送至反相器721。换言之，反相器721与反相器820所接收的信号是相同的，因此图8中反相器721与N型晶体管MN75的运作将与图7实施例相同。

综上所述，本发明是利用电压控制电路来提供由修改型横向硅控整流器的控制端至第一配线或是第二配线的电流路径，并藉此提高修改型横向硅控整流器的触发电压。藉此，随着触发电压的降低，将可避免不均匀导通现象的产生，并可提升修改型横向硅控整流器的导通速度。另一方面，当电压控制电路无法提供电流路径时，修改型横向硅控整流器的触发电压将随之提升。藉此，随着触发电压的提高，将可避免修改型横向硅控整流器因应外部噪声或是瞬间过电压而导通，进而避免修改型横向硅控整流器产生闩锁效应。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (12)

1.一种静电放电保护装置，其特征在于其包括：

一修改型横向硅控整流器，具有一第一端、一第二端与连接一第一P+型掺杂区的一控制端，其中该第一端与该第二端分别电性连接一第一配线与一第二配线；以及

一电压控制电路，电性连接该第一配线、该第二配线与该控制端，其中当一静电脉冲出现在该第一配线时，该电压控制电路供应由该第一配线至该控制端的一电流路径；

其中该电压控制电路包括：

一控制单元，电性连接该第一配线与该第二配线,并具有一输入端,其中当该静电脉冲出现在该第一配线时，该控制单元的输入端浮接，且该控制单元响应于该静电脉冲而产生一第一控制信号；及

一切换单元，电性连接该第一配线与该控制端，其中该切换单元依据该第一控制信号供应该电流路径；

其中该控制单元包括：

一第一P型晶体管，其源极电性连接该第一配线；

一第二P型晶体管，其源极电性连接该第一配线，该第二P型晶体管的栅极电性连接该第一P型晶体管的漏极，该第二P型晶体管的漏极电性连接该切换单元与该第一P型晶体管的栅极；

一第一N型晶体管，其漏极电性连接该第一P型晶体管的漏极，该第一N型晶体管的栅极电性连接该第一配线；

一第二N型晶体管，其漏极电性连接该第一N型晶体管的源极，该第二N型晶体管的栅极为该控制单元的输入端，该第二N型晶体管的源极电性连接该第二配线；

一第三N型晶体管，其漏极电性连接该第二P型晶体管的漏极，该第三N型晶体管的栅极电性连接该第一配线；及

一第四N型晶体管，其漏极电性连接该第三N型晶体管的源极，该第四N型晶体管的栅极电性连接该第一P型晶体管的漏极，该第四N型晶体管的源极电性连接该第二配线。

2.根据权利要求1所述的静电放电保护装置，其特征在于其中当一输入信号供应至该第一配线时，该电压控制电路接收一电源电压，并依据该电源电压停止供应该电流路径。

3.根据权利要求2所述的静电放电保护装置，其特征在于其中当该输入信号供应至该第一配线时，该控制单元的输入端接收该电源电压，并产生一第二控制信号；该切换单元依据该第二控制信号停止供应该电流路径。

4.根据权利要求3所述的静电放电保护装置，其特征在于其中所述的切换单元由一第三P型晶体管所构成，该第三P型晶体管的源极电性连接该第一配线，该第三P型晶体管的栅极接收该第一控制信号或是该第二控制信号，该第三P型晶体管的漏极电性连接该控制端。

5.根据权利要求3所述的静电放电保护装置，其特征在于其中所述的控制单元还包括：

一第一反相器，其输入端电性连接该第二P型晶体管的漏极；

一第二反相器，其输入端电性连接该第一反相器的输出端，该第二反相器的输出端电性连接该第一P型晶体管的栅极。

6.根据权利要求3所述的静电放电保护装置，其特征在于其中所述的切换单元包括：

一第三反相器，其输入端接收该第一控制信号或是该第二控制信号；

一第四反相器，其输入端电性连接该第三反相器的输出端；以及

一第六P型晶体管，其源极电性连接该第一配线，该第六P型晶体管的栅极电性连接该第四反相器的输出端，该第六P型晶体管的漏极电性连接该控制端。

7.根据权利要求1所述的静电放电保护装置，其特征在于其中所述的修改型横向硅控整流器包括：

一P型基底；

一N型井区，配置于该P型基底内，其中该第一P+型掺杂区部分配置于该N型井区内；

一第二P+型掺杂区，配置于该N型井区内，并电性连接该第一端；

一第一N+型掺杂区，配置于该P型基底内，并电性连接该第二端；以及

一第三P+型掺杂区，配置于该P型基底内，并电性连接该第二端。

8.一种静电放电保护装置，其特征在于其包括：

一修改型横向硅控整流器，具有一第一端、一第二端与连接一第一N+型掺杂区的一控制端，其中该第一端与该第二端分别电性连接一第一配线与一第二配线；以及

一电压控制电路，电性连接该第一配线、该第二配线与该控制端，其中当一静电脉冲出现在该第一配线时，该电压控制电路供应由该第二配线至该控制端的一电流路径；

其中该电压控制电路包括：

一控制单元，电性连接该第一配线与该第二配线,并具有一输入端,其中当该静电脉冲出现在该第一配线时，该控制单元的输入端浮接，且该控制单元响应于该静电脉冲而产生一第一控制信号；及

一切换单元,具有该电流路径,并电性连接该第二配线与该控制端,其中该切换单元依据该第一控制信号供应该电流路径；

其中该控制单元包括：

一第一P型晶体管，其源极电性连接该第一配线；

一第二P型晶体管，其源极电性连接该第一配线，该第二P型晶体管的栅极电性连接该第一P型晶体管的漏极，该第二P型晶体管的漏极电性连接该切换单元与该第一P型晶体管的栅极；

一第一N型晶体管，其漏极电性连接该第一P型晶体管的漏极，该第一N型晶体管的栅极电性连接该第一配线；

一第二N型晶体管，其漏极电性连接该第一N型晶体管的源极，该第二N型晶体管的栅极为该控制单元的输入端，该第二N型晶体管的源极电性连接该第二配线；

一第三N型晶体管，其漏极电性连接该第二P型晶体管的漏极，该第三N型晶体管的栅极电性连接该第一配线；以及

一第四N型晶体管，其漏极电性连接该第三N型晶体管的源极，该第四N型晶体管的栅极电性连接该第一P型晶体管的漏极，该第四N型晶体管的源极电性连接该第二配线。

9.根据权利要求8所述的静电放电保护装置，其特征在于其中当一输入信号供应至该第一配线时，该电压控制电路接收一电源电压，并依据该电源电压停止供应该电流路径。

10.根据权利要求9所述的静电放电保护装置，其特征在于其中当该输入信号供应至该第一配线时，该控制单元的输入端接收该电源电压，并产生一第二控制信号；该切换单元依据该第二控制信号停止供应该电流路径。

11.根据权利要求10所述的静电放电保护装置，其特征在于其中所述的切换单元包括：

一第一反相器,其输入端接收该第一控制信号或是该第二控制信号；以及

一第五N型晶体管，其漏极电性连接该控制端，该第五N型晶体管的栅极电性连接该第一反相器的输出端，该第五N型晶体管的源极电性连接该第二配线。

12.根据权利要求8所述的静电放电保护装置，其特征在于其中所述的修改型横向硅控整流器包括：

一P型基底；

一N型井区，配置于该P型基底内，其中该第一N+型掺杂区部分配置于该N型井区内；

一第一P+型掺杂区，配置于该N型井区内，并电性连接该第一端；

一第二N+型掺杂区，配置于该P型基底内，并电性连接该第二端；以及

一第二P+型掺杂区，配置于该P型基底内，并电性连接该第二端。