CN119010805A - 放大器电路 - Google Patents

Abstract

本发明揭露了一种放大器电路，包含四个晶体管、八个开关、第一电容器及第二电容器。当该第一电容器充电时，该四个晶体管电连接该第二电容器以进行放大操作。当该第二电容器充电时，该四个晶体管电连接该第一电容器以进行放大操作。

Description

放大器电路

技术领域

本发明是关于放大器，尤其是关于动态放大器。

背景技术

因为动态放大器(dynamic amplifier)不需要电流源提供固定的直流(directcurrent，DC)电流，因此不会有静态电流的消耗。再者，因为该电流源导通需要跨压，而且互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)制程电压越来越低，所以该跨压会使得放大器的输出信号的摆幅受限。基于上述的原因，动态放大器这类的不需要静态电流又具有相对大的输出摆幅的放大器近来广为被应用在电路系统中。因此，提升动态放大器的性能成为本技术领域的一个重要的课题。

发明内容

鉴于先前技术的不足，本发明的一个目的在于提供一种放大器电路，以改善先前技术的不足。

本发明的一个实施例提供一种放大器电路。放大器电路具有第一输入端、第二输入端、第一输出端、第二输出端、第一节点、第二节点、第三节点、第四节点、第五节点及第六节点。该放大器电路包含第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容器、第一开关、第二开关、第三开关、第四开关、第二电容器、第五开关、第六开关、第七开关以及第八开关。第一晶体管具有第一端、第二端及第一控制端，其中，该第一端耦接该第一节点，该第二端耦接该第二输出端，以及该第一控制端耦接该第一输入端。第二晶体管具有第三端、第四端及第二控制端，其中，该第三端耦接该第二节点，该第四端耦接该第二输出端，以及该第二控制端耦接该第一输入端。第三晶体管具有第五端、第六端及第三控制端，其中，该第五端耦接该第一节点，该第六端耦接该第一输出端，以及该第三控制端耦接该第二输入端。第四晶体管具有第七端、第八端及第四控制端，其中，该第七端耦接该第二节点，该第八端耦接该第一输出端，以及该第四控制端耦接该第二输入端。第一电容器具有第九端及第十端，其中，该第九端耦接该第三节点且该第十端耦接该第四节点。第一开关耦接于该第三节点与第一参考电压之间。第二开关耦接于该第四节点与第二参考电压之间。第三开关耦接于该第一节点与该第三节点之间。第四开关耦接于该第二节点与该第四节点之间。第二电容器具有第十一端及第十二端，其中，该第十一端耦接该第五节点且该第十二端耦接该第六节点。第五开关耦接于该第五节点与第三参考电压之间。第六开关耦接于该第六节点与第四参考电压之间。第七开关耦接于该第一节点与该第五节点之间。第八开关耦接于该第二节点与该第六节点之间。

本发明的另一个实施例提供一种放大器电路。放大器电路具有第一输入端、第二输入端、第一输出端、第二输出端、第一节点、第二节点、第三节点及第四节点。该放大器电路包含第一晶体管、第二晶体管、第三晶体管、第四晶体管、电容器、第一开关、第二开关、第三开关、第四开关、第五开关以及第六开关。第一晶体管具有第一端、第二端及第一控制端，其中，该第一端耦接该第一节点，该第二端耦接该第二输出端，以及该第一控制端耦接该第一输入端。第二晶体管具有第三端、第四端及第二控制端，其中，该第三端耦接该第二节点，该第四端耦接该第二输出端，以及该第二控制端耦接该第一输入端。第三晶体管具有第五端、第六端及第三控制端，其中，该第五端耦接该第一节点，该第六端耦接该第一输出端，以及该第三控制端耦接该第二输入端。第四晶体管具有第七端、第八端及第四控制端，其中，该第七端耦接该第二节点，该第八端耦接该第一输出端，以及该第四控制端耦接该第二输入端。电容器具有第九端及第十端，其中，该第九端耦接该第三节点且该第十端耦接该第四节点。第一开关耦接于该第三节点与第一参考电压之间。第二开关耦接于该第四节点与第二参考电压之间。第三开关耦接于该第一节点与该第三节点之间。第四开关耦接于该第二节点与该第四节点之间。第五开关耦接于该第三节点与第三参考电压之间。第六开关耦接于该第四节点与第四参考电压之间。

本发明的实施例所体现的技术手段可以改善先前技术的缺点的至少其中之一，因此本发明相较于先前技术可以提升动态放大器的性能及应用范围。

有关本发明的特征、实作与功效，兹配合图式作实施例详细说明如下。

附图说明

图1是本发明放大器电路的一个实施例的电路图；

图2显示本发明多个时钟的一个实施例的波形图；

图3是本发明放大器电路的另一个实施例的电路图；

图4是本发明控制信号的一个范例；以及

图5是本发明控制信号的另一个范例。

具体实施方式

以下说明内容的技术用语参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。

本发明的揭露内容包含放大器电路。由于本发明的放大器电路所包含的部分元件单独而言可能为已知元件，因此在不影响该装置发明的充分揭露及可实施性的前提下，以下说明对于已知元件的细节将予以节略。

图1是本发明放大器电路的一个实施例的电路图。放大器电路100是动态放大器的一种，具有输入端IN1、输入端IN2、输出端OUT1、输出端OUT2、节点N1、节点N2、节点N3、节点N4、节点N5及节点N6，并且包含晶体管MP1、晶体管MN1、晶体管MP2、晶体管MN2、电容器C1、电容器C2、开关SWp1、开关SWn1、开关SWp2、开关SWn2、开关SWp3、开关SWn3、开关SWp4及开关SWn4。

请注意，为了专注于本案的技术特征，图1省略耦接于输出端OUT1及输出端OUT2的负载电容。本技术领域具有通常知识者熟悉负载电容的用途，故不再赘述。

放大器电路100放大输入电压Vin+及输入电压Vin-(分别透过输入端IN1及输入端IN2输入放大器电路100)以产生输出电压Vout+及输出电压Vout-(分别透过输出端OUT1及输出端OUT2输出)。输入电压Vin+与输入电压Vin-是一对差分信号。输出电压Vout+与输出电压Vout-是一对差分信号。

晶体管MP1是一个P型金属氧化物半导体场效应晶体管(P-channel Metal-Oxide-Semiconductor Field-Effect Transistor，以下简称PMOS晶体管)。晶体管MP1的源极耦接或电连接节点N1；晶体管MP1的漏极耦接或电连接输出端OUT2；晶体管MP1的栅极(控制端)耦接或电连接输入端IN1。

晶体管MN1是一个N型金属氧化物半导体场效应晶体管(N-channel Metal-Oxide-Semiconductor Field-Effect Transistor，以下简称NMOS晶体管)。晶体管MN1的源极耦接或电连接节点N2；晶体管MN1的漏极耦接或电连接输出端OUT2；晶体管MN1的栅极耦接或电连接输入端IN1。

晶体管MP2是一个PMOS晶体管。晶体管MP2的源极耦接或电连接节点N1；晶体管MP2的漏极耦接或电连接输出端OUT1；晶体管MP2的栅极耦接或电连接输入端IN2。

晶体管MN2是一个NMOS晶体管。晶体管MN2的源极耦接或电连接节点N2；晶体管MN2的漏极耦接或电连接输出端OUT1；晶体管MN2的栅极耦接或电连接输入端IN2。

开关SWp1的一端耦接参考电压VH1(即，开关SWp1接收参考电压VH1)；开关SWp1的另一端耦接或电连接节点N3(即，电容器C1的一端)。

开关SWn1的一端耦接参考电压VL1(即，开关SWn1接收参考电压VL1)；开关SWn1的另一端耦接或电连接节点N4(即，电容器C1的另一端)。

开关SWp2的一端耦接或电连接节点N1；开关SWp2的另一端耦接或电连接节点N3。

开关SWn2的一端耦接或电连接节点N2；开关SWn2的另一端耦接或电连接节点N4。

开关SWp3的一端耦接参考电压VH2(即，开关SWp3接收参考电压VH2)；开关SWp3的另一端耦接或电连接节点N5。

开关SWn3的一端耦接参考电压VL2(即，开关SWn3接收参考电压VL2)；开关SWn3的另一端耦接或电连接节点N6。

开关SWp4的一端耦接或电连接节点N1；开关SWp4的另一端耦接或电连接节点N5。

开关SWn4的一端耦接或电连接节点N2；开关SWn4的另一端耦接或电连接节点N6。

在一些实施例中，参考电压VH1与参考电压VL1的差值等于参考电压VH2与参考电压VL2的差值(例如，参考电压VH1等于参考电压VH2且参考电压VL1等于参考电压VL2)。在另一些实施例中，参考电压VH1与参考电压VL1的差值不等于参考电压VH2与参考电压VL2的差值。

图2显示本发明多个时钟的一个实施例的波形图。放大器电路100根据图2的时钟操作。当时钟Φ1为第一电平(在图2的例子中为低电平，但不以此为限)时，开关SWp1及开关SWn1导通，且开关SWp2及开关SWn2不导通；当时钟Φ1为第二电平(在图2的例子中为高电平，但不以此为限)时，开关SWp1及开关SWn1不导通，且开关SWp2及开关SWn2导通。当时钟Φ2为第一电平时，开关SWp3及开关SWn3导通，且开关SWp4及开关SWn4不导通；当时钟Φ2为第二电平时，开关SWp3及开关SWn3不导通，且开关SWp4及开关SWn4导通。时钟ΦR为重置时钟；更明确地说，在时钟ΦR为第二电平时，放大器电路100被重置(包含但不限于晶体管MP1、晶体管MN1、晶体管MP2、晶体管MN2及负载电容的端电压被重置)。重置晶体管MP1、晶体管MN1、晶体管MP2、晶体管MN2及负载电容的操作细节为本技术领域具有通常知识者所熟知，故不再赘述。

时钟Φ1与时钟Φ2不重叠(non-overlapping)(即，不同时为高电平或不同时为低电平，在图2的例子中，时钟Φ1与时钟Φ2不同时为高电平)。因此，当时钟Φ1为第二电平时及时钟Φ2为第二电平时，放大器电路100皆可放大输入信号(即，放大输入电压Vin+与输入电压Vin-)以产生输出信号(即，产生输出电压Vout+及输出电压Vout-)。换言之，晶体管MP1、晶体管MN1、晶体管MP2及晶体管MN2不会处于闲置的状态。更明确地说，当电容器C1(或电容器C2)充电时，电容器C2(或电容器C1)提供四个晶体管进行放大操作所需的电力。

因为放大器电路100的放大倍率与电容器C1(或电容器C2)上的电荷量成比例(电荷量愈高，放大倍率愈大)，所以当电容器C1上的电荷量Q1(＝C1*(VH1-VL1))不等于电容器C2上的电荷量Q2(＝C2*(VH2-VL2))时，放大器电路100对应于时钟Φ1(第K次放大操作，例如，时间点T2与时间点T1之间)的放大倍率A1不等于放大器电路100对应于时钟Φ2(第K+1次放大操作，例如，时间点T4与时间点T3之间)的放大倍率A2。因此，放大器电路100可以弹性地应用于多种电路。

举例来说，以下的设计可以使电荷量Q1不等于电荷量Q2：(1)电容器C1的电容值等于电容器C2的电容值(C1＝C2)，但参考电压VH1与参考电压VL1的差值不等于参考电压VH2与参考电压VL2的差值(VH1-VL1≠VH2-VL2)；或(2)参考电压VH1与参考电压VL1的差值等于参考电压VH2与参考电压VL2的差值(VH1-VL1＝VH2-VL2)，但电容器C1的电容值不等于电容器C2的电容值(C1≠C2)。

在一些实施例中，时钟Φ1位于第二电平的时长(即，T2-T1)不等于时钟Φ2位于第二电平的时长(即，T4-T3)。这种设计也可以使电容器C1上的电荷量Q1不等于电容器C2的电荷量Q2(即使C1＝C2，且VH1-VL1＝VH2-VL2)，进而使放大倍率A1不等于放大倍率A2。

在其他的实施例中，时钟Φ1位于第二电平的时长(即，T2-T1)等于时钟Φ2位于第二电平的时长(即，T4-T3)。

在一些实施例中，时钟ΦR可以省略。也就是说，放大器电路100只根据时钟Φ1及时钟Φ2操作。

图3是本发明放大器电路的另一个实施例的电路图。放大器电路300是动态放大器的一种，具有输入端IN1、输入端IN2、输出端OUT1、输出端OUT2、节点N1、节点N2、节点N3及节点N4，并且包含晶体管MP1、晶体管MN1、晶体管MP2、晶体管MN2、电容器C1、开关SWp1、开关SWn1、开关SWp2、开关SWn2、开关SWp3及开关SWn3。

放大器电路300放大输入电压Vin+及输入电压Vin-以产生输出电压Vout+及输出电压Vout-。

晶体管MP1、晶体管MN1、晶体管MP2、晶体管MN2、电容器C1、开关SWp1、开关SWn1、开关SWp2及开关SWn2的连接方式与图1相同，故不再赘述。

开关SWp3的一端耦接参考电压VH2(即，开关SWp3接收参考电压VH2)；开关SWp3的另一端耦接或电连接节点N3。

开关SWn3的一端耦接参考电压VL2(即，开关SWn3接收参考电压VL2)；开关SWn3的另一端耦接或电连接节点N4。

开关SWp1、开关SWn1、开关SWp2、开关SWn2、开关SWp3及开关SWn3根据图2的时钟Φ1操作。更明确地说，当时钟Φ1为第一电平时，开关SWp1与开关SWn1导通(或开关SWp3与开关SWn3导通)，且开关SWp2及开关SWn2不导通。当时钟Φ1为第二电平时，开关SWp1、开关SWn1、开关SWp3及开关SWn3不导通，且开关SWp2及开关SWn2导通。放大器电路300在时钟Φ1为第一电平时重置。

放大器电路300根据控制信号Ctrl来将电容器C1的两端耦接或电连接至参考电压VH1与参考电压VL1或参考电压VH2与参考电压VL2。更明确地说，当开关SWp1及开关SWn1被启用(enabled)且开关SWp3及开关SWn3被禁用(disabled)时，电容器C1的两端在时钟Φ1为第一电平时分别耦接或电连接参考电压VH1与参考电压VL1。当开关SWp1及开关SWn1被禁用且开关SWp3及开关SWn3被启用时，电容器C1的两端在时钟Φ1为第一电平时分别耦接或电连接参考电压VH2与参考电压VL2。请注意，只有当开关被启用时，才会根据时钟导通或不导通。当开关被禁用时，其不影响电路的运作。

在一些实施例中，参考电压VH1与参考电压VL1的差值不等于参考电压VH2与参考电压VL2的差值。

请参阅图4，图4是本发明控制信号Ctrl的一个范例。当控制信号Ctrl的值为0时，开关SWp1及开关SWn1被启用，且开关SWp3及开关SWn3被禁用。当控制信号Ctrl的值为1时，开关SWp1及开关SWn1被禁用，且开关SWp3及开关SWn3被启用。

在图4的例子中，控制信号Ctrl的值在放大器电路300的连续放大操作中依序为0、1、0、1、……(一个放大操作对应于时钟Φ1的一个周期)。也就是说，放大器电路300交替地根据VH1与VL1或VH2与VL2进行放大操作。也就是说，开关SWp1与开关SWn1的导通对应到放大器电路300第奇数(或偶数)笔的输出，而开关SWp3与开关SWn3的导通对应到放大器电路300第偶数(或奇数)笔的输出。

请参阅图5，图5是本发明控制信号Ctrl的另一个范例。在图5的例子中，控制信号Ctrl的值在放大器电路300的连续放大操作中依序为0、0、0、1、……。也就是说，放大器电路300可以连续地根据VH1与VL1进行放大操作。

放大器电路100及放大器电路300有许多操作上的弹性，例如，连续的放大操作(即，第K次放大操作与紧接着的第K+1次放大操作，K为正整数)可以对应到：(1)不同的增益(例如，VH1-VL1不等于VH2-VL2)；(2)不同的输入电压范围(即，第K次放大操作的输入电压(Vin+及Vin-)的范围不等于第K+1次放大操作的输入电压的范围)(例如，可以藉由选择VH1与VL1或VH2与VL2来避免信号被输入电压被截波(clipping))；或(3)不同的输入共模电压(即，第K次放大操作的输入共模电压不等于第K+1次放大操作的输入共模电压，输入共模电压是指输入电压Vin+与输入电压Vin-的共模电压)(例如，可以藉由设计VH1及VL1的平均值不等于VH2及VL2的平均值来配合不同的输入共模电压)。这使得放大器电路100及放大器电路300有很大的弹性与应用范围。

请注意，前揭图示中，元件的形状、尺寸及比例仅为示意，供本技术领域具有通常知识者了解本发明之用，非用以限制本发明。

虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域具有通常知识者可根据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的申请专利范围所界定者为准。

符号说明

100、300：放大器电路

C1、C2：电容器

IN1、IN2：输入端

MN1、MN2、MP1、MP2：晶体管

N1、N2、N3、N4、N5、N6：节点

OUT1、OUT2：输出端

SWn1、SWn2、SWn3、SWn4、SWp1、SWp2、SWp3、SWp4：开关

VH1、VH2、VL1、VL2：参考电压

Vin+、Vin-：输入电压

Vout+、Vout-：输出电压

T1、T2、T3、T4：时间点

Φ1、Φ2、ΦR：时钟

Ctrl：控制信号

Claims (10)

1.一种放大器电路，具有第一输入端、第二输入端、第一输出端、第二输出端、第一节点、第二节点、第三节点、第四节点、第五节点及第六节点，该放大器电路包含：

第一晶体管，具有第一端、第二端及第一控制端，其中，该第一端耦接该第一节点，该第二端耦接该第二输出端，以及该第一控制端耦接该第一输入端；

第二晶体管，具有第三端、第四端及第二控制端，其中，该第三端耦接该第二节点，该第四端耦接该第二输出端，以及该第二控制端耦接该第一输入端；

第三晶体管，具有第五端、第六端及第三控制端，其中，该第五端耦接该第一节点，该第六端耦接该第一输出端，以及该第三控制端耦接该第二输入端；

第四晶体管，具有第七端、第八端及第四控制端，其中，该第七端耦接该第二节点，该第八端耦接该第一输出端，以及该第四控制端耦接该第二输入端；

第一电容器，具有第九端及第十端，其中，该第九端耦接该第三节点且该第十端耦接该第四节点；

第一开关，耦接于该第三节点与第一参考电压之间；

第二开关，耦接于该第四节点与第二参考电压之间；

第三开关，耦接于该第一节点与该第三节点之间；

第四开关，耦接于该第二节点与该第四节点之间；

第二电容器，具有第十一端及第十二端，其中，该第十一端耦接该第五节点且该第十二端耦接该第六节点；

第五开关，耦接于该第五节点与第三参考电压之间；

第六开关，耦接于该第六节点与第四参考电压之间；

第七开关，耦接于该第一节点与该第五节点之间；以及

第八开关，耦接于该第二节点与该第六节点之间。

2.如权利要求1所述的放大器电路，其中，该第一开关、该第二开关、该第三开关、该第四开关、该第五开关、该第六开关、该第七开关及该第八开关根据第一时钟及第二时钟操作，该第一时钟与该第二时钟不同时为第二电平；当该第一时钟为第一电平时，该第一开关及该第二开关导通且该第三开关及该第四开关不导通；当该第一时钟为该第二电平时，该第一开关及该第二开关不导通且该第三开关及该第四开关导通；当该第二时钟为该第一电平时，该第五开关及该第六开关导通且该第七开关及该第八开关不导通；当该第二时钟为该第二电平时，该第五开关及该第六开关不导通且该第七开关及该第八开关导通。

3.如权利要求2所述的放大器电路，其中，该第一时钟为该第二电平的时长不等于该第二时钟为该第二电平的时长。

4.如权利要求1所述的放大器电路，其中，该第一参考电压与该第二参考电压的差值不等于该第三参考电压与该第四参考电压的差值。

5.如权利要求1所述的放大器电路，其中，该第一电容器的电容值不等于该第二电容器的电容值。

6.一种放大器电路，具有第一输入端、第二输入端、第一输出端、第二输出端、第一节点、第二节点、第三节点及第四节点，该放大器电路包含：

第一晶体管，具有第一端、第二端及第一控制端，其中，该第一端耦接该第一节点，该第二端耦接该第二输出端，以及该第一控制端耦接该第一输入端；

第二晶体管，具有第三端、第四端及第二控制端，其中，该第三端耦接该第二节点，该第四端耦接该第二输出端，以及该第二控制端耦接该第一输入端；

第三晶体管，具有第五端、第六端及第三控制端，其中，该第五端耦接该第一节点，该第六端耦接该第一输出端，以及该第三控制端耦接该第二输入端；

第四晶体管，具有第七端、第八端及第四控制端，其中，该第七端耦接该第二节点，该第八端耦接该第一输出端，以及该第四控制端耦接该第二输入端；

电容器，具有第九端及第十端，其中，该第九端耦接该第三节点且该第十端耦接该第四节点；

第一开关，耦接于该第三节点与第一参考电压之间；

第二开关，耦接于该第四节点与第二参考电压之间；

第三开关，耦接于该第一节点与该第三节点之间；

第四开关，耦接于该第二节点与该第四节点之间；

第五开关，耦接于该第三节点与第三参考电压之间；以及

第六开关，耦接于该第四节点与第四参考电压之间。

7.如权利要求6所述的放大器电路，其中，该第一开关、该第二开关、该第三开关、该第四开关、该第五开关及该第六开关根据时钟操作；当该时钟为第一电平时，该第一开关及该第二开关导通，且该第三开关及该第四开关不导通；当该时钟为第二电平时，该第一开关及该第二开关不导通，且该第三开关及该第四开关导通。

8.如权利要求7所述的放大器电路，其中，在该时钟的一周期中，该第五开关及该第六开关被禁用。

9.如权利要求6所述的放大器电路，其中，该第一参考电压与该第二参考电压的差值不等于该第三参考电压与该第四参考电压的差值。

10.如权利要求6所述的放大器电路，其中，该第一参考电压与该第二参考电压的平均值不等于该第三参考电压与该第四参考电压的平均值。