CN118553711A - 电子封装件的制法及其承载结构 - Google Patents

Abstract

本发明提出一种电子封装件的制法及其承载结构。承载结构包括承载板以及线路层，该承载板包含板体、依序结合于该板体上的第一金属层、第二金属层及第三金属层，以令该线路层结合于该第三金属层上，故该承载结构无需使用防焊层，因而无需进行制作防焊层的相关工艺，以有效降低制作成本。

Description

电子封装件的制法及其承载结构

技术领域

本发明有关一种半导体封装工艺，尤指一种可提升工艺效益的电子封装件的制法及其承载结构。

背景技术

传统以导线架作为芯片承载件的半导体封件的型态及种类繁多，如现有四边形平面封装结构(Quad Flat package，简称QFP)，而随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势，且亦同时迈向微型化(miniaturization)的发展。因此，遂发展出了一种新的四边扁平无导脚(Quad Flat Non-leaded，简称QFN)封装结构。

图1A为现有QFN半导体封装件1的剖面示意图。如图1A所示，现有半导体封装件1的制法于一承载板(图略)上形成一金属层，再将该金属层蚀刻形成一线路层10，并于该线路层10上形成表面处理层100。

接着，于该线路层10的置晶垫10b上借由粘胶12设置半导体芯片11，并使该半导体芯片11借由多个焊线110电性连接该线路层10的打线垫10a。

之后，形成封装胶体13于该线路层10上以包覆该半导体芯片11及焊线110；最后，移除该承载板，以外露该线路层10。

但是，现有半导体封装件1中，该线路层10凸出外露于该封装胶体13，致使该线路层10的侧面铜材无任何保护，因而容易氧化，导致该半导体芯片11与该线路层10之间的电性表面及功耗不佳。

再者，虽可于该线路层10周围形成防焊层14，如图1B所示，以防止该线路层10氧化，但需进行相关工艺，如涂布防焊材、预烘烤、显影、烘烤及紫外光(UV)固化等，导致工艺步骤繁琐，因而大幅增加制作成本，且因增加该防焊层14的重量而无法符合轻薄短小的需求。

另外，以蚀刻金属层的方式形成该线路层10，仅可制作出线宽/线距为50/50微米(μm)的线路层10，故现有QFN半导体封装件1难以符合细线路的需求，因而无法布设更多线路，导致功能无法提升。

因此，如何克服上述现有技术的问题，实已成为目前业界亟待克服的难题。

发明内容

鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件的制法及其承载结构，可至少部分地解决现有技术中的问题。

本发明的承载结构，包括：承载板，包含板体、结合于该板体其中一侧上的第一金属层、结合于该第一金属层上的第二金属层及结合于该第二金属层上的第三金属层，使该第二金属层位于该第一金属层和第三金属层之间；以及线路层，结合于该第三金属层上。

前述的承载结构中，该第一金属层还结合于该板体的另一侧上，使该板体的相对两侧上均结合有该第一金属层。

前述的承载结构中，该第一金属层为铜层。

前述的承载结构中，该第二金属层为铜层。

前述的承载结构中，该第三金属层为铜层。

前述的承载结构中，还包括形成于该线路层上的表面处理层。

本发明还提供一种电子封装件的制法，包括：提供至少一本发明的承载结构；设置电子元件于该线路层上，以令该电子元件电性连接该线路层；形成封装层于该第三金属层上，以令该封装层包覆该电子元件；以及移除该承载板，以令该线路层外露于该封装层。

前述的制法中，该线路层具有多个倒装芯片焊垫及电性连接该倒装芯片焊垫的导电迹线，以令该电子元件设于该倒装芯片焊垫上且电性连接该多个倒装芯片焊垫。

前述的制法中，该电子元件以倒装芯片方式电性连接该线路层。

前述的制法中，还包括将两该承载板以其板体相向的方式相互叠合，以形成一承载件，且该承载件的相对两侧为该第三金属层，以于该承载件的相对两侧的该线路层上分别设置该电子元件。

由上可知，本发明的电子封装件的制法及其承载结构中，主要借由该承载结构无需使用防焊层，因而无需进行制作防焊层的相关工艺，故相较于现有技术，本发明的承载结构能缩短将近50％的工艺步骤，以有效降低制作成本，且能大幅减轻重量，以符合轻薄短小的需求。

再者，该承载结构借由该第三金属层作为籽晶层，可制作出线宽/线距为10/10微米(μm)的线路层，故相较于现有技术的蚀刻金属层的方式，该承载结构的线路层能符合细线路的需求。

另外，本发明的电子封装件的制法，借由该线路层嵌埋于该封装层中而未凸出该封装层，使该封装层有效保护该线路层的侧面铜材，以避免该线路层氧化，故相较于现有技术，本发明的电子封装件可使该电子元件与该线路层之间产生较佳的电性表现及功耗。

附图说明

图1A及图1B为现有不同的QFN半导体封装件的剖视示意图。

图2A至图2C为本发明的承载结构的制法的剖视示意图。

图3A至图3C为本发明的电子封装件的制法的剖视示意图。

附图标记如下：

1半导体封装件

10,20线路层

10a 打线垫

10b 置晶垫

100,21表面处理层

11 半导体芯片

110 焊线

12 粘胶

13 封装胶体

14 防焊层

2 承载结构

200 倒装芯片焊垫

201 导电迹线

3 电子封装件

31 电子元件

31a 作用面

31b 非作用面

32 导电凸块

33 封装层

33a 第一表面

33b 第二表面

34 导电元件

9 承载件

9a 第一侧

9b 第二侧

90 承载板

900 板体

901 第一金属层

902 第二金属层

903 第三金属层

t,d厚度

具体实施方式

以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附附图所示出的结构、比例、大小等，均仅用以配合说明书所公开的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所公开的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“第三”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

图2A至图2C为本发明的承载结构2的制法的剖面示意图。

如图2A所示，提供一具有相对第一侧9a与第二侧9b的承载件9，其包含两相互叠合的承载板90，其中，该承载板90包含一板体900、一结合于该板体900其中一侧上的第一金属层901、结合于该第一金属层901上的第二金属层902及结合于该第二金属层902上的第三金属层903，使该第二金属层902位于该第一金属层901和第三金属层903之间，以令多个所述承载板90以其板体900相向的方式相互接合，使该承载件9的第一侧9a与第二侧9b为该第三金属层903。

于本实施例中，该承载板90为暂时性载板，其板体900可为如双顺丁烯二酸酰亚胺/三氮阱(Bismaleimide triazine，简称BT)等的有机聚合板材或铜箔基板。例如，将另一第一金属层901结合于该板体900的另一侧上，使该板体900与其相对两侧的多个所述第一金属层901可作为一铜箔基板，即该第一金属层901为铜层(或铜箔)。进一步，多个所述承载板90以其第一金属层901相互接合。

再者，该第二金属层902亦可为铜层，且该第三金属层903作为籽晶层，其可以溅镀铜材的方式制作。

如图2B所示，借由图案化工艺形成线路层20于该第三金属层903上，且该线路层20具有多个倒装芯片焊垫200及多个导电迹线201。

于本实施例中，形成该线路层20的材质为铜材。例如，该线路层20可采用例如溅镀(sputtering)、蒸镀(vaporing)、电镀、无电电镀、化镀或贴膜(foiling)等方式制作，但本发明并不以此为限。

再者，可于该线路层20上形成表面处理层21。例如，形成该表面处理层21的材料包含电镀镍/金、化学镀镍/金、化镍浸金(ENIG)、化镍钯浸金(ENEPIG)、化学镀锡(ImmersionTin)或有机保焊剂(Organic Solderability Preservative，简称OSP)。

如图2C所示，将该承载件9的两承载板90相互分离，以获取多个承载结构2。

于本实施例中，该承载结构2包括一承载板90(其包含一板体900、依序设于该板体其中一侧的第一金属层901、第二金属层902及第三金属层903)、以及设于该第三金属层903上的线路层20。

再者，该板体900的另一侧可为另一第一金属层901。

因此，本发明的承载结构2无需使用防焊层，甚至无需使用如预浸材(Prepreg，简称PP)或Ajinomoto build-up film(ABF)等的介电材，因而无需进行相关工艺，如涂布防焊材、预烘烤、显影、烘烤及紫外光(UV)固化等，故相较于现有技术，本发明的承载结构2能缩短将近50％的工艺步骤，以有效降低制作成本，且能大幅减轻重量，以符合轻薄短小的需求。

再者，该承载结构2借由该第三金属层903作为籽晶层，以于图案化工艺中电镀出线宽/线距为10/10微米(μm)的线路层20，故相较于现有技术的蚀刻金属层的方式，该承载结构2能使该线路层20符合细线路规格的需求。

另外，借由将该承载板90相叠合以形成三明治状的承载件9，使该承载件9于量产过程中，能一次生产两组承载结构2，故本发明的承载结构2的制法可提升40～50％的生产效益。

图3A至图3C为本发明的电子封装件3的制法的剖视示意图。于本实施例中，采用如图2C所示的承载结构2。

如图3A所示，提供一如图2C所示的承载结构2，以于该倒装芯片焊垫200上设置一电子元件31，且该电子元件31电性连接该倒装芯片焊垫200。

于本实施例中，该电子元件31为有源元件、无源元件或其二者组合，且该有源元件例如为半导体芯片，而该无源元件例如为电阻、电容及电感。例如，该电子元件31为半导体芯片，其具有相对的作用面31a与非作用面31b，该作用面31a具有多个电极垫(图略)，使该电子元件31以其电极垫借由多个导电凸块32以倒装芯片方式电性连接多个所述倒装芯片焊垫200。

如图3B所示，形成一封装层33于该承载结构2的第三金属层903上，以令该封装层33包覆该该电子元件31及多个所述导电凸块32。

于本实施例中，该封装层33定义有相对的第一表面33a与第二表面33b，以令该封装层33以其第一表面33a结合该第三金属层903。

再者，该封装层33为如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)等，其可用压合(lamination)或模压(molding)的方式形成于该承载结构2上，但不限于上述材料种类。

如图3C所示，移除该承载板90，以令该线路层20外露于该封装层33的第一表面33a。

于本实施例中，该承载板的移除方式依序移除该板体900、第一金属层901、第二金属层902及第三金属层903。例如，以蚀刻方式移除该第三金属层903，将略蚀刻该线路层20，使该线路层20的表面略凹入该封装层33的第一表面33a；或者，以研磨方式移除该第三金属层903，可进行整平作业，使该线路层20的表面齐平该封装层33的第一表面33a。

再者，于后续工艺中，可于该导电迹线201的部分外露表面(如外接垫)上形成如焊球的导电元件34，供该电子封装件3接置于一电路板上。

因此，本发明的电子封装件3的制法，借由该线路层20嵌埋于该封装层33中而未凸出该封装层33的第一表面33a，使该封装层33有效保护该线路层20的侧面铜材，以避免该线路层20氧化，故相较于现有技术，本发明的电子封装件3由于该线路层20嵌埋于该封装层33中，使该电子元件31与该线路层20之间能产生较佳的电性表现(electrical performance)及功耗(power dissipation)。

再者，借由该承载板90的厚度t极薄(0.02㎜)，以利于降低该封装层33的厚度d(约0.65㎜)，故该电子封装件3能符合轻薄短小的需求。

本发明亦提供一种承载结构2，包括：一承载板90、以及一线路层20。

所述的承载板90包含一板体900、结合于该板体900上的第一金属层901、结合于该第一金属层901上的第二金属层902及结合于该第二金属层902上的第三金属层903，使该第二金属层902位于该第一金属层901和第三金属层903之间。

所述的线路层20结合于该第三金属层903上。

于一实施例中，该第一金属层901还结合于该板体900的另一侧上，使该板体900的相对两侧上均结合有该第一金属层901。

于一实施例中，该第一金属层901为铜层。

于一实施例中，该第二金属层902为铜层。

于一实施例中，该第三金属层903为铜层。

于一实施例中，所述的承载结构2还包括形成于该线路层20上的表面处理层21。

综上所述，本发明的电子封装件的制法及其承载结构中，主要借由该承载结构无需使用防焊层，因而无需进行制作防焊层的相关工艺，故本发明的承载结构能缩短将近50％的工艺步骤，以有效降低制作成本，且能大幅减轻重量，以符合轻薄短小的需求。

再者，该承载结构借由该第三金属层作为籽晶层，可制作出线宽/线距为10/10微米(μm)的线路层，故该承载结构的线路层能符合细线路的需求。

另外，本发明的电子封装件的制法，借由该线路层嵌埋于该封装层中而未凸出该封装层，使该封装层有效保护该线路层的侧面铜材，以避免该线路层氧化，故本发明的电子封装件可使该电子元件与该线路层之间产生较佳的电性表现及功耗。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种承载结构，包括：

承载板，包含板体、结合于该板体其中一侧上的第一金属层、结合于该第一金属层上的第二金属层及结合于该第二金属层上的第三金属层，使该第二金属层位于该第一金属层和第三金属层之间；以及

线路层，结合于该第三金属层上。

2.如权利要求1所述的承载结构，其中，该第一金属层还结合于该板体的另一侧上，使该板体的相对两侧上均结合有该第一金属层。

3.如权利要求1所述的承载结构，其中，该第一金属层为铜层。

4.如权利要求1所述的承载结构，其中，该第二金属层为铜层。

5.如权利要求1所述的承载结构，其中，该第三金属层为铜层。

6.如权利要求1所述的承载结构，其中，该承载结构还包括形成于该线路层上的表面处理层。

7.一种电子封装件的制法，包括：

提供至少一如权利要求1所述的承载结构；

设置电子元件于该线路层上，以令该电子元件电性连接该线路层；

形成封装层于该第三金属层上，以令该封装层包覆该电子元件；以及

移除该承载板，以令该线路层外露于该封装层。

8.如权利要求7所述的电子封装件的制法，其中，该线路层具有多个倒装芯片焊垫及电性连接该倒装芯片焊垫的导电迹线，以令该电子元件设于该倒装芯片焊垫上且电性连接该多个倒装芯片焊垫。

9.如权利要求7所述的电子封装件的制法，其中，该电子元件以倒装芯片方式电性连接该线路层。

10.如权利要求7所述的电子封装件的制法，其中，该制法还包括将两该承载板以其板体相向的方式相互叠合，以形成一承载件，且该承载件的相对两侧为该第三金属层，以于该承载件的相对两侧的该线路层上分别设置该电子元件。