[go: up one dir, main page]

CN102867806B - 封装基板及其制造方法 - Google Patents

封装基板及其制造方法 Download PDF

Info

Publication number
CN102867806B
CN102867806B CN201110215465.5A CN201110215465A CN102867806B CN 102867806 B CN102867806 B CN 102867806B CN 201110215465 A CN201110215465 A CN 201110215465A CN 102867806 B CN102867806 B CN 102867806B
Authority
CN
China
Prior art keywords
layer
dielectric layer
line layer
line
metal coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110215465.5A
Other languages
English (en)
Other versions
CN102867806A (zh
Inventor
曾子章
何崇文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of CN102867806A publication Critical patent/CN102867806A/zh
Application granted granted Critical
Publication of CN102867806B publication Critical patent/CN102867806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0091—Apparatus for coating printed circuits using liquid non-metallic coating compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种封装基板及其制造方法，该封装基板包括：第一介电层、第一线路层、第一金属凸块与增层结构，该第一金属凸块与第一线路层分别嵌埋和外露于该第一介电层的两表面，该第一金属凸块的一端则嵌入至该第一线路层中，且该第一线路层与第一介电层之间、及该第一线路层与第一金属凸块之间设有导电层，该增层结构设于该第一线路层与第一介电层上，该增层结构的最外层具有多个电性接触垫。相较于现有技术，本发明能有效改善现有封装基板过度翘曲的问题。

Description

封装基板及其制造方法
技术领域
本发明有关一种封装基板及其制造方法，尤指一种无核心层的封装基板及其制造方法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前半导体封装结构已开发出不同的封装型态，例如：打线式或覆晶式，是于一封装基板上设置半导体芯片，且该半导体芯片借由导线或焊锡凸块电性连接至该封装基板上。为了满足半导体封装件高整合度(integration)及微型化(miniaturization)的封装需求，以供更多主、被动组件及线路载接，封装基板也逐渐由双层电路板演变成多层电路板(multi-layerboard)，俾于有限的空间下运用层间连接技术(interlayerconnection)以扩大封装基板上可供利用的线路布局面积，并能配合高线路密度的集成电路(integratedcircuit)的使用需求，且降低封装基板的厚度，而能达到封装结构轻薄短小及提高电性功能的目的。
现有技术中，封装基板是由一具有内层线路的核心板及对称形成于其两侧的线路增层结构所构成。因使用核心板将导致整体结构厚度增加，故难以满足电子产品功能不断提升而体积却不断缩小的需求。
因此，遂发展出无核心层(coreless)的封装基板，以缩短导线长度及降低整体结构厚度以符合高频化、微小化的趋势。如图1所示的无核心层的封装基板1，其制造方法包括：于一承载板(未图标)上形成第一介电层120a，且于该第一介电层120a上形成第一线路层11；于该第一介电层120a与第一线路层11上形成线路增层结构12，该线路增层结构12具有第二、第三与第四介电层120b，120c，120d，且于该第二至第四介电层120b，120c，120d上形成有第二线路层121，各该第二线路层121借由导电盲孔122相互电性连接；移除该承载板，以外露该第一介电层120a；于该第一介电层120a、及第四介电层120d与第二线路层121上分别形成如绿漆的防焊层14a，14b；于该防焊层14a与第一介电层120a中形成开孔140a，以外露该第一线路层11的部分表面，并于该防焊层14b上形成开孔140b，以外露该第二线路层121的部分表面；于该开孔140a，140b中形成金属凸块13a，13b，以分别结合焊球15a，15b，令上侧焊球15b用以接置芯片(未图标)，而下侧焊球15a用以接置电路板(未图标)，换句话说，上述工艺是从封装基板1的下侧(即接触该承载板的表面)开始制作，而后逐渐增层至用以接置芯片的金属凸块13b与防焊层14b为止，也就是从植球侧开始制作到置晶侧。
其中，每制作一层介电层时即需进行一次固化(curing)工艺，使原本半固化的介电材的结构得以固化，且介电层经固化的次数越多，介电层的内部分子向中间集中聚缩的程度越完全，又每一次的固化工艺都会影响整体结构中所有的介电层，故于现有封装基板1中，该第一介电层120a是经过四次固化工艺，而该第二、第三与第四介电层120b，120c，120d则分别经过三次、二次与一次固化工艺。
承上述，因该第一至第四介电层120a，120b，120c，120d所经过的固化次数不同，会造成各介电层尚存的聚缩能力也不相同，由于该第一介电层120a经过最多次固化工艺，所以几乎不再有聚缩能力，即该第一介电层120a中几乎没有聚缩力存在，依此类推，该第二、第三与第四介电层120b，120c，120d中的聚缩力将依序渐增，而由于各介电层的聚缩力都会对封装基板产生一种由四周往中心拉扯的力量，故现有封装基板1呈现该第四介电层120d的侧下凹且该第一介电层120a的侧凸出的翘曲现象，即置晶侧朝上的整体封装基板1呈「微笑」状是此类工艺所显现的一个特性，而此基板弯翘的现象会造成封装基板的制作及其后续封装工艺的困扰，进而影响良率。
然而，该第一介电层120a及第四介电层120d上分别形成有该防焊层14a，14b，且因下侧防焊层14a的开孔140a大于该上侧防焊层14b的开孔140b，故下侧防焊层14a的实际覆盖面积小于该上侧防焊层14b的实际覆盖面积，即该上侧防焊层14b具有较下侧防焊层14a多的材料，又该防焊层14a，14b同样会有分子聚缩的能力，所以该上侧防焊层14b对于封装基板的拉扯力量大于下侧防焊层14a的拉扯力量，这将造成该封装基板1的翘曲程度更加严重(如图1中所示的虚线)。
此外，现有技术中的防焊层及其所覆盖的外层线路层并非共平面，这也影响到整体封装的良率与密度。
因此，如何克服上述现有技术中的翘曲过多的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明的主要目的在于揭露一种封装基板及其制造方法，以有效改善现有封装基板过度翘曲的问题。
本发明所揭露的封装基板包括：第一介电层，其具有相对的第一表面与第二表面；多个第一金属凸块，其嵌埋于该第一介电层的第一表面，各该第一金属凸块并具有相对的第一端与第二端，且该第一金属凸块的第二端外露于该第一表面，以供半导体芯片接置于该第一金属凸块上；第一线路层，其嵌埋和外露于该第一介电层的第二表面，该第一金属凸块的第一端嵌入至该第一线路层中，且该第一线路层与第一介电层之间、及该第一线路层与第一金属凸块之间设有导电层；以及增层结构，其设于该第一线路层与第一介电层上，该增层结构的最外层具有多个电性接触垫，以供外部电子装置接置于该电性接触垫上。
本发明还揭露一种封装基板的制造方法，包括：提供一具有相对两表面的承载板，且各该表面上形成有多个具有相对的第一端与第二端的第一金属凸块，且该第二端接置于该承载板的表面上，以供半导体芯片接置于该第一金属凸块上；于该承载板的表面与第一金属凸块上覆盖第一介电层，且该第一介电层具有多个第一开槽，以外露该第一金属凸块的第一端的顶表面与侧表面；于该第一介电层与第一金属凸块的第一端上形成导电层；于该导电层上形成金属层；移除该金属层与导电层高于该第一介电层顶表面的部分，而于该第一开槽中构成第一线路层；于该第一线路层与第一介电层上形成增层结构，而构成一上下成对的整版面封装基板，该增层结构的最外层具有多个电性接触垫，以供外部电子装置接置于该电性接触垫上；以及移除该承载板而分离该上下成对的整版面封装基板，以成为两个整版面封装基板。
由上可知，本发明的封装基板是由用以接置芯片的一侧制作到用以连接外部电子组件的一侧，这样会造成最终置晶侧朝上的整体封装基板呈「反微笑」的形状；但是又由于第一介电层(最上层介电层)被移除的面积小于最下层介电层，所以又会产生使封装基板呈「微笑」形状的应力，最终此微笑与反微笑的应力将相互抵销，使得整体封装基板较为平整。
此外，本发明所制作的封装基板在置晶侧为电性接触垫与介电层齐平于表面，所以能增加电性接触垫的密度，而有利于高密度封装工艺。
而且，本发明是以介电层来取代现有如绿漆的防焊层，使得封装基板中的各层的材质均匀且单纯化，而有助于整体封装基板更为稳定与平整，并提升良率。
此外，本发明的金属凸块工艺不需使用传统的激光开孔方式，虽然激光可以透过调整来提高整体速度，但是毕竟激光一次只能形成一个开孔，因此本发明的同时形成多个金属凸块的方式能有效减少工艺时间，并降低成本。又，本发明是将金属凸块嵌入至线路层中，故能提升其结合的可靠度。
附图说明
图1为现有无核心层的封装基板的剖视示意图。
图2A至图2G为本发明的封装基板暨其应用例及其制造方法的剖视图，其中，图2E’与图2E”为图2E的其它实施例。
主要组件符号说明
1，5”封装基板
10核心板
100内层线路
11，551第一线路层
12线路增层结构
120a，53第一介电层
120b，562，571，581第二介电层
120c第三介电层
120d第四介电层
121，563，573，583第二线路层
563a，573a，583a电性接触垫
122，572，582导电盲孔
13a，13b金属凸块
14a，14b防焊层
140a，140b开孔
15a，15b，60焊球
5’整版面封装基板
50承载板
50a表面
501支持层
502中介层
52第一金属凸块
52a第一端
52b第二端
53a第一表面
53b第二表面
530第一开槽
54导电层
56，57，58增层结构
561第二金属凸块
561a第三端
561b第四端
562a，571b第二开槽
571a，581a盲孔
59半导体芯片。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」及「一」等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参阅图2A至图2G，为本发明的封装基板暨其应用例及其制造方法的剖视图，其中，图2E’与图2E”为图2E的其它实施例。
如图2A所示，提供一具有相对两表面50a的承载板50，且各该表面50a上形成有多个具有相对的第一端52a与第二端52b的第一金属凸块52，且该第二端52b接置于该承载板50的表面50a上，以供半导体芯片59接置于该第一金属凸块52上(请参照图2G)，以本实施例来说，该承载板50还可包括支持层501与设于该支持层501两表面上的中介层502，以令该第一金属凸块52形成于该中介层502上，其中，形成该第一金属凸块52的材料可为铜、镍、锡、金、银或铜锡合金，且以加成法、半加成法(SAP)、减成法、电镀、无电镀沉积(electrolessplatingdeposit)、化学沉积或印刷的方式形成该第一金属凸块52。然而，有关形成金属凸块的方式与材料种类繁多，并不限于上述。
如图2B所示，于该承载板50的表面50a与第一金属凸块52上覆盖第一介电层53。
如图2C所示，于该第一介电层53中形成多个第一开槽530，以外露该第一金属凸块52的第一端52a的顶表面与侧表面。
如图2D所示，于该第一介电层53与第一金属凸块52的第一端52a上形成导电层54，于该导电层54上形成金属层(未图标)，接着，移除该金属层与导电层54高于该第一介电层53顶表面的部分，而于该第一开槽530中构成第一线路层551。
要补充说明的是，该第一线路层551除了以前述的电镀方式来形成之外，也可使用下述方式来形成：首先，于如图2B的结构上形成屏蔽层(未图标)，再以激光来图案化该屏蔽层并形成如图2C的该第一开槽530，接着，全面性地形成活化层(未图标)，形成该活化层的方法有多种，而在本实施例中，该活化层可以是经由浸镀而形成，详细而言，其可浸泡于含有多个金属颗粒的化学溶液中，而该等金属颗粒可以附着在该屏蔽层、该第一开槽530表面、及外露的该第一端52a的顶表面与侧表面，进而形成该活化层，其中，该金属颗粒例如是钯颗粒、铂颗粒、金颗粒或银颗粒，且该钯颗粒可以来自于氯化物锡钯胶体或硫酸钯螯合物(chelator)，接着，移除该屏蔽层及其上的该活化层，最后，借由化学镀(即无电电镀(electrolessplating))方式以于该第一开槽530中的该活化层上形成如图2D的该第一线路层551。又本发明中的嵌埋线路均可应用前述的线路形成方式，故将不再于下文中重复说明。
如图2E所示，先于该第一线路层551上形成第二金属凸块561，并于该第一线路层551、第二金属凸块561与第一介电层53上形成第二介电层562，再于该第二介电层562中形成外露该第二金属凸块561的第三端561a的顶表面与侧表面的多个第二开槽562a，且于该第二开槽562a中形成该第二线路层563，可视需要重复进行前述线路增层步骤，以于该第一线路层551与第一介电层53上形成增层结构56，该增层结构56包括至少一该第二介电层562、嵌埋和外露于该第二介电层562表面的该第二线路层563、及该等形成于该第二介电层562中并电性连接该第一线路层551与第二线路层563或电性连接该等第二线路层563的该第二金属凸块561，该第二金属凸块561具有相对的第三端561a与第四端561b，该第二金属凸块561的第三端561a嵌入至该第二线路层563中，且最外层的该第二线路层563具有多个电性接触垫563a，以供外部电子装置接置于该电性接触垫563a上，如此则构成一上下成对的整版面封装基板，然后，移除该承载板50而分离该上下成对的整版面封装基板，以成为两个整版面封装基板5’。
或者，可如图2E’所示，其为图2E的另一实施例，该增层结构57包括至少一第二介电层571、嵌埋和外露于该第二介电层571表面的第二线路层573、及多个形成于该第二介电层571中并电性连接该第一线路层551与第二线路层573或电性连接该等第二线路层573的导电盲孔572，且最外层的该第二线路层573具有多个电性接触垫573a，此外，该增层结构57的制造方法是先形成该第二介电层571，再于该第二介电层571中形成盲孔571a与第二开槽571b，并于该盲孔571a与第二开槽571b中分别形成该导电盲孔572与第二线路层573。至于其它特征则大致相同于图2E，故在此不加以赘述。
或者，可如图2E”所示，为图2E’的另一实施例，该增层结构58包括至少一第二介电层581、形成于该第二介电层581上的第二线路层583、及多个形成于该第二介电层581中并电性连接该第一线路层551与第二线路层583或电性连接该等第二线路层583的导电盲孔582，且最外层的该第二线路层583具有多个电性接触垫583a，该增层结构58的制造方法是先形成该第二介电层581，再于该第二介电层581中形成盲孔581a，并于该盲孔581a中与该第二介电层581上分别形成该导电盲孔582与第二线路层583。至于其它特征则大致相同于图2E’，故在此不加以赘述，且后续制造方法仅以图2E做为例示。
要注意的是，虽然在该增层结构56，57，58中并未图标出导电层，但是应理解本实施例的该第二线路层563，573，583可借由该导电层的电镀程序而形成(即类似图2B至图2D的步骤)。
如图2F所示，进行切单(singulation)工艺，以得到多个封装基板5”。
如图2G所示，于该第一金属凸块52上封装接置半导体芯片59，并于该电性接触垫563a上形成焊球60。
要注意的是，本实施例是先切割成该等封装基板5”后，再接置该半导体芯片59；但是当然也可先接置该半导体芯片59，最后再进行切割。
本发明还提供一种封装基板，包括：第一介电层53，其具有相对的第一表面53a与第二表面53b；多个第一金属凸块52，其嵌埋于该第一介电层53的第一表面53a，各该第一金属凸块52并具有相对的第一端52a与第二端52b，且该第一金属凸块52的第二端52b外露于该第一表面53a，以供半导体芯片59接置于该第一金属凸块52上；第一线路层551，其嵌埋和外露于该第一介电层53的第二表面53b，该第一金属凸块52的第一端52a嵌入至该第一线路层551中，且该第一线路层551与第一介电层53之间、及该第一线路层551与第一金属凸块52之间设有导电层54；以及增层结构56，57，58，其设于该第一线路层551与第一介电层53上，该增层结构56，57，58的最外层具有多个电性接触垫563a，573a，583a，以供外部电子装置接置于该电性接触垫563a，573a，583a上。
于上所述的封装基板中，该增层结构56包括至少一第二介电层562、嵌埋和外露于该第二介电层562表面的第二线路层563、及多个设于该第二介电层562中并电性连接该第一线路层551与第二线路层563或电性连接该等第二线路层563的第二金属凸块561，该第二金属凸块561具有相对的第一端561a与第二端561b，该第二金属凸块561的第一端561a嵌入至该第二线路层563中，且最外层的该第二线路层563具有该等电性接触垫563a。
又于前述的封装基板中，该增层结构57包括至少一第二介电层571、嵌埋和外露于该第二介电层571表面的第二线路层573、及多个设于该第二介电层571中并电性连接该第一线路层551与第二线路层573或电性连接该等第二线路层573的第二导电盲孔572，且最外层的该第二线路层573具有该等第二电性接触垫573a。
于本发明的封装基板中，该增层结构58包括至少一第二介电层581、设于该第二介电层581上的第二线路层583、及多个设于该第二介电层581中并电性连接该第一线路层551与第二线路层583或电性连接该等第二线路层583的导电盲孔582，且最外层的该第二线路层583具有该等第二电性接触垫583a。
要补充说明的是，本说明书中所述的外部电子装置可为电路板或其它封装结构。
综上所述，本发明的封装基板是由用以接置芯片的一侧制作到用以连接外部电子组件的一侧，这样会造成最终置晶侧朝上的整体封装基板呈「反微笑」的形状；但是又由于第一介电层(最上层介电层)被移除的面积小于最下层介电层，所以又会产生使封装基板呈「微笑」形状的应力，最终此微笑与反微笑的应力将相互抵销，使得整体封装基板较为平整。
此外，本发明所制作的封装基板在置晶侧为电性接触垫与介电层齐平于表面，所以能增加电性接触垫的密度，而有利于高密度封装工艺。
而且，本发明是以介电层来取代现有如绿漆的防焊层，使得封装基板中的各层的材质均匀且单纯化，而有助于整体封装基板更为稳定与平整，并提升良率。
另外，本发明的金属凸块工艺不需使用传统的激光开孔方式，虽然激光可以透过调整来提高整体速度，但是毕竟激光一次只能形成一个开孔，因此本发明的同时形成多个金属凸块的方式能有效减少工艺时间，并降低成本。又，借由将金属凸块嵌入至线路层中，可使得该线路层与该金属凸块之间的接触面积增加，所以两者之间的结合性较佳，进而能提升整体可靠度。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (13)

1.一种封装基板，包括：
第一介电层，其具有相对的第一表面与第二表面；
多个第一金属凸块，其嵌埋于该第一介电层的第一表面，各该第一金属凸块并具有相对的第一端与第二端，且该第一金属凸块的第二端外露于该第一表面，以结合焊球，供半导体芯片藉由该焊球接置于该第一金属凸块上；
第一线路层，其嵌埋和外露于该第一介电层的第二表面，该第一金属凸块的第一端嵌入至该第一线路层中，且该第一线路层与第一介电层之间、及该第一线路层与第一金属凸块之间设有导电层；以及
增层结构，其设于该第一线路层与第一介电层上，该增层结构的最外层具有多个电性接触垫，以供外部电子装置接置于该电性接触垫上。
2.根据权利要求1所述的封装基板，其特征在于，该增层结构包括至少一第二介电层、嵌埋和外露于该第二介电层表面的第二线路层、及多个设于该第二介电层中并电性连接该第一线路层与第二线路层或电性连接该第二线路层的第二金属凸块，该第二金属凸块具有相对的第三端与第四端，该第二金属凸块的第三端嵌入至该第二线路层中，且最外层的该第二线路层具有该电性接触垫。
3.根据权利要求1所述的封装基板，其特征在于，该增层结构包括至少一第二介电层、嵌埋和外露于该第二介电层表面的第二线路层、及多个设于该第二介电层中并电性连接该第一线路层与第二线路层或电性连接该第二线路层的导电盲孔，且最外层的该第二线路层具有该电性接触垫。
4.根据权利要求1所述的封装基板，其特征在于，该增层结构包括至少一第二介电层、设于该第二介电层上的第二线路层、及多个设于该第二介电层中并电性连接该第一线路层与第二线路层或电性连接该第二线路层的导电盲孔，且最外层的该第二线路层具有该电性接触垫。
5.一种封装基板的制造方法，包括：
提供一具有相对两表面的承载板，且各该表面上形成有多个具有相对的第一端与第二端的第一金属凸块，且该第二端接置于该承载板的表面上，以供半导体芯片接置于该第一金属凸块上；
于该承载板的表面与第一金属凸块上覆盖第一介电层，且该第一介电层具有多个第一开槽，以外露该第一金属凸块的第一端的顶表面与侧表面；
于该第一介电层与第一金属凸块的第一端上形成导电层；
于该导电层上形成金属层；
移除该金属层与导电层高于该第一介电层顶表面的部分，而于该第一开槽中构成第一线路层；
于该第一线路层与第一介电层上形成增层结构，而构成一上下成对的整版面封装基板，该增层结构的最外层具有多个电性接触垫，以供外部电子装置接置于该电性接触垫上；以及
移除该承载板而分离该上下成对的整版面封装基板，以成为两个整版面封装基板。
6.根据权利要求5所述的封装基板的制造方法，其特征在于，该制造方法还包括进行切单工艺，以得到多个封装基板。
7.根据权利要求5所述的封装基板的制造方法，其特征在于，该承载板还包括支持层与设于该支持层两表面上的中介层，以令该第一金属凸块与第一介电层形成于该中介层上。
8.根据权利要求5所述的封装基板的制造方法，其特征在于，该增层结构包括至少一第二介电层、嵌埋和外露于该第二介电层表面的第二线路层、及多个形成于该第二介电层中并电性连接该第一线路层与第二线路层或电性连接该第二线路层的第二金属凸块，该第二金属凸块具有相对的第三端与第四端，该第二金属凸块的第三端嵌入至该第二线路层中，且最外层的该第二线路层具有该电性接触垫。
9.根据权利要求8所述的封装基板的制造方法，其特征在于，该增层结构的制造方法是先形成该第二金属凸块，并形成该第二介电层，再于该第二介电层中形成外露该第二金属凸块的第三端的顶表面与侧表面的多个第二开槽，且于该第二开槽中形成该第二线路层。
10.根据权利要求5所述的封装基板的制造方法，其特征在于，该增层结构包括至少一第二介电层、嵌埋和外露于该第二介电层表面的第二线路层、及多个形成于该第二介电层中并电性连接该第一线路层与第二线路层或电性连接该第二线路层的导电盲孔，且最外层的该第二线路层具有该电性接触垫。
11.根据权利要求10所述的封装基板的制造方法，其特征在于，该增层结构的制造方法是先形成该第二介电层，再于该第二介电层中形成盲孔与第二开槽，并于该盲孔与第二开槽中分别形成该导电盲孔与第二线路层。
12.根据权利要求5所述的封装基板的制造方法，其特征在于，该增层结构包括至少一第二介电层、形成于该第二介电层上的第二线路层、及多个形成于该第二介电层中并电性连接该第一线路层与第二线路层或电性连接该第二线路层的导电盲孔，且最外层的该第二线路层具有该电性接触垫。
13.根据权利要求12所述的封装基板的制造方法，其特征在于，该增层结构的制造方法是先形成该第二介电层，再于该第二介电层中形成盲孔，并于该盲孔中与该第二介电层上分别形成该导电盲孔与第二线路层。
CN201110215465.5A 2011-07-08 2011-07-25 封装基板及其制造方法 Active CN102867806B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100124361A TWI463925B (zh) 2011-07-08 2011-07-08 封裝基板及其製法
TW100124361 2011-07-08

Publications (2)

Publication Number Publication Date
CN102867806A CN102867806A (zh) 2013-01-09
CN102867806B true CN102867806B (zh) 2016-04-27

Family

ID=47438160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110215465.5A Active CN102867806B (zh) 2011-07-08 2011-07-25 封装基板及其制造方法

Country Status (3)

Country Link
US (2) US8912642B2 (zh)
CN (1) CN102867806B (zh)
TW (1) TWI463925B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104254197B (zh) * 2013-06-27 2017-10-27 碁鼎科技秦皇岛有限公司 电路板及其制作方法
CN105097558A (zh) * 2014-04-21 2015-11-25 富葵精密组件(深圳)有限公司 芯片封装结构、制作方法及芯片封装基板
JP6319453B2 (ja) * 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
TWI559829B (zh) 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
TWI573230B (zh) * 2015-06-26 2017-03-01 矽品精密工業股份有限公司 封裝件及其封裝基板
CN106486453A (zh) * 2015-08-25 2017-03-08 力成科技股份有限公司 一种柱顶互连型态半导体封装构造及其制造方法
CN107424973B (zh) * 2016-05-23 2020-01-21 凤凰先驱股份有限公司 封装基板及其制法
US10074602B2 (en) * 2016-11-11 2018-09-11 Advanced Semiconductor Engineering, Inc. Substrate, semiconductor package structure and manufacturing process
US10651157B1 (en) * 2018-12-07 2020-05-12 Nanya Technology Corporation Semiconductor device and manufacturing method thereof
CN111586995B (zh) * 2020-06-16 2021-06-25 上海泽丰半导体科技有限公司 一种多层有机基板及制作方法
CN114864799B (zh) * 2021-02-04 2025-02-14 欣兴电子股份有限公司 封装结构及其制作方法
TWI849372B (zh) * 2021-12-30 2024-07-21 漢民測試系統股份有限公司 測試基板及其製造方法及探針卡
TWI825648B (zh) * 2022-03-31 2023-12-11 欣興電子股份有限公司 電路板及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1791311A (zh) * 2004-12-01 2006-06-21 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法
CN1909226A (zh) * 1997-10-17 2007-02-07 伊比登株式会社 封装基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691296B1 (ko) * 1997-10-17 2007-03-12 이비덴 가부시키가이샤 패키지기판
US6495916B1 (en) * 1999-04-06 2002-12-17 Oki Electric Industry Co., Ltd. Resin-encapsulated semiconductor device
CN2560099Y (zh) * 2002-06-05 2003-07-09 威盛电子股份有限公司 高密度集成电路构装结构
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
CN100403504C (zh) * 2006-07-25 2008-07-16 威盛电子股份有限公司 封装基板工艺和芯片封装体
US7576435B2 (en) * 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
CN101197344B (zh) * 2007-12-27 2011-03-30 日月光半导体制造股份有限公司 封装基板及其制作方法
TWI373293B (en) * 2008-06-18 2012-09-21 Unimicron Technology Crop Printed circuit board and fabrication method thereof
JP5306789B2 (ja) * 2008-12-03 2013-10-02 日本特殊陶業株式会社 多層配線基板及びその製造方法
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
TWI388018B (zh) * 2009-10-22 2013-03-01 Unimicron Technology Corp 封裝結構之製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909226A (zh) * 1997-10-17 2007-02-07 伊比登株式会社 封装基板
CN1791311A (zh) * 2004-12-01 2006-06-21 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法

Also Published As

Publication number Publication date
TW201304623A (zh) 2013-01-16
US8912642B2 (en) 2014-12-16
CN102867806A (zh) 2013-01-09
US20150068033A1 (en) 2015-03-12
US20130009306A1 (en) 2013-01-10
US10076039B2 (en) 2018-09-11
TWI463925B (zh) 2014-12-01

Similar Documents

Publication Publication Date Title
CN102867806B (zh) 封装基板及其制造方法
CN102867799B (zh) 封装基板及其制造方法
US8859912B2 (en) Coreless package substrate and fabrication method thereof
US9484223B2 (en) Coreless packaging substrate and method of fabricating the same
US8994193B2 (en) Semiconductor package including a metal plate, semiconductor chip, and wiring structure, semiconductor apparatus and method for manufacturing semiconductor package
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
TWI624011B (zh) 封裝結構及其製法
US11508673B2 (en) Semiconductor packaging substrate, fabrication method and packaging process thereof
JP2013065811A (ja) プリント回路基板及びその製造方法
CN111755409A (zh) 半导体封装基板及其制法与电子封装件及其制法
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
CN118366934A (zh) 电子封装件及其制法
TWI465159B (zh) 具階梯式開口之封裝基板
TWI392068B (zh) 封裝基板及其製法
CN118553711A (zh) 电子封装件的制法及其承载结构
CN119521537A (zh) 印刷电路板
CN116113145A (zh) 印刷电路板
CN118870636A (zh) 印刷电路板及其制造方法
CN116347761A (zh) 印刷电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant