CN118553622A - 承载结构的制法 - Google Patents

Abstract

本发明提出一种承载结构的制法。将两较薄的承载板相叠合以形成一较厚的承载件，再于各该承载板上形成线路层，因而基于该承载件具有所需支撑力的厚度下，能减少该承载板的厚度，故本发明的制法所采用的承载板的材料用量能有效减少，以降低该承载结构的制作成本。

Description

承载结构的制法

技术领域

本发明涉及一种半导体封装工艺，尤其涉及一种可提升工艺效益的承载结构的制法。

背景技术

随着电子产业的蓬勃发展，许多高阶电子产品都逐渐朝往轻、薄、短、小等高集积度方向发展，且随着封装技术的演进，芯片的封装技术也越来越多样化，半导体封装件的尺寸或体积亦随之不断缩小，借以使该半导体封装件达到轻薄短小的目的。

图1A至图1E为现有基板结构1的制法的剖面示意图，该基板结构1为单层线路规格，以符合后续封装工艺所需的轻薄短小的要求。

如图1A所示，提供一承载板70，其包含一板体700、一结合于该板体700相对两侧上的第一金属层701、结合于其中一第一金属层701上的第二金属层702及结合于该第二金属层702上的第三金属层703。

如图1B所示，利用图案化工艺，于该第三金属层703上形成具有多个开口810的第一阻层81，以外露出该第三金属层703的部分表面。

如图1C所示，形成线路层10于该开口810中的第三金属层703上，且该线路层10具有至少一置晶垫100及多个打线垫101。

如图1D所示，于该置晶垫100上形成第二阻层82，以于该线路层10的其它表面(如该打线垫101)上形成金层11。

如图1E所示，移除该第一及第二阻层81,82，以于后续工艺中，于该线路层10上进行封装工艺，且于封装工艺后，将移除该承载板70。

因此，该基板结构1为单层线路板，其仅具有一层线路层10，故借由该承载板70作为支撑，以避免因该线路层10的厚度t0太薄而于制作该线路层10的过程中发生板体弯翘的问题。

但是，现有基板结构1中，该承载板70需具有一定厚度以提供足够的支撑力，故该承载板70的材料用量难以减少，因而难以降低该基板结构1的成本。

再者，于生产该基板结构1时，仅进行单边作业，故于单一次生产过程中，难以增加产量。

因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。

发明内容

鉴于上述现有技术的种种缺陷，本发明提供一种承载结构的制法，包括：提供一承载件，其包含两相互叠合的承载板，其中，该承载板包含一板体、一结合于该板体其中一侧上的第一金属层、结合于该第一金属层上的第二金属层及结合于该第二金属层上的第三金属层，使该第二金属层位于该第一金属层和第三金属层之间，以令各该承载板以其板体相向的方式相互接合；形成线路层于该第三金属层上；以及将两该承载板相互分离，以获取多个承载结构，各该承载结构包括该承载板以及设于该第三金属层上的该线路层。

前述的制法中，该第一金属层还结合于该板体的另一侧上，使该板体的相对两侧上均结合有该第一金属层，以令各该承载板以其另一侧上的该第一金属层相互接合。

前述的制法中，该第一金属层为铜层。

前述的制法中，该第二金属层为铜层。

前述的制法中，该第三金属层为铜层。

前述的制法中，该线路层具有至少一置晶垫及多个电性接触垫，且该多个电性接触垫作为打线垫，其与该置晶垫相互分开。

前述的制法中，该线路层具有多个导电迹线及多个连接该导电迹线的电性接触垫，且该电性接触垫作为倒装芯片焊垫。

前述的制法中，还包括形成表面处理层于该线路层上。

前述的制法中，还包括形成一具有多个开孔的绝缘保护层于该第三金属层上，以令该第三金属层的部分表面外露于该多个开孔，使该线路层形成于该多个开孔中的第三金属层上并延伸至该绝缘保护层的部分表面上。例如，该线路层具有多个形成于各该开孔中的导电柱及多个形成于该绝缘保护层上的电性接触垫，且该电性接触垫作为倒装芯片焊垫。

由上可知，本发明的承载结构的制法中，主要借由将两较薄的承载板相叠合以形成一较厚的承载件，因而基于该承载件具有所需支撑力的厚度下，可减少该承载板的厚度，故相较于现有技术，本发明的制法所采用的承载板的材料用量较少，因而可降低该承载结构的制作成本。

再者，借由将两承载板相叠合以形成该承载件，因而于生产该承载结构时，能进行双边作业，使该承载件于单一次生产过程中，能一次生产两组承载结构，故相较于现有技术，本发明的承载结构的制法能使产能提升两倍，进而提升40～50％的终端产品生产效益。

附图说明

图1A至图1E为现有基板结构的制法的剖视示意图。

图2A至图2F为本发明的承载结构的制法的第一实施例的剖视示意图。

图3A至图3C为图2F的后续封装工艺的剖视示意图。

图4A至图4B为本发明的承载结构的制法的第二实施例的剖视示意图。

图4C为图4B的后续封装工艺的剖视示意图。

图5A至图5C为本发明的承载结构的制法的第三实施例的剖视示意图。

图5D为图5C的后续封装工艺的剖视示意图。

附图标记如下：

1基板结构

10,20,40,50线路层

100,200置晶垫

101 打线垫

11 金层

2,4,5承载结构

201,401,501电性接触垫

21 表面处理层

3 电子封装件

31 电子元件

31a 作用面

31b 非作用面

310 导线

32 结合层

33 封装层

33a 第一表面

33b 第二表面

34 导电元件

400 导电迹线

42 导电凸块

500 导电柱

500a 端面

51 绝缘保护层

510 开孔

81 第一阻层

810 开口

82 第二阻层

9 承载件

70,90承载板

700,900板体

701,901第一金属层

702,902第二金属层

703,903第三金属层

9a 第一侧

9b 第二侧

t,t0,t1厚度

具体实施方式

以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附附图所示出的结构、比例、大小等，均仅用以配合说明书所公开的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所公开的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“第三”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

图2A至图2F为本发明的承载结构2的制法的第一实施例的剖面示意图。

如图2A所示，提供一具有相对第一侧9a与第二侧9b的承载件9，其包含两相互叠合的承载板90，其中，该承载板90包含一板体900、一结合于该板体900其中一侧上的第一金属层901、结合于该第一金属层901上的第二金属层902及结合于该第二金属层902上的第三金属层903，使该第二金属层902位于该第一金属层901和第三金属层903之间，以令多个所述承载板90以其板体900相向的方式相互接合，使该承载件9的第一侧9a与第二侧9b为该第三金属层903。

于本实施例中，该承载板90为暂时性载板，其板体900可为如双顺丁烯二酸酰亚胺/三氮阱(Bismaleimide triazine，简称BT)等的有机聚合板材或铜箔基板。例如，将另一第一金属层901结合于该板体900的另一侧上，使该板体900与其相对两侧的多个所述第一金属层901可作为一铜箔基板，即该第一金属层901为铜层(或铜箔)。进一步，多个所述承载板90以其第一金属层901相互接合。

再者，该第二金属层902亦可为铜层，且该第三金属层903作为籽晶层，其可以溅镀铜材的方式制作。

如图2B所示，利用图案化工艺，于该承载件9的第一侧9a与第二侧9b上形成具有多个开口810的第一阻层81，以外露出该第三金属层903的部分表面。

如图2C所示，形成线路层20于该开口810中的第三金属层903上，且该线路层20具有至少一置晶垫200及多个电性接触垫201。

于本实施例中，该电性接触垫201作为打线垫，其与该置晶垫200相互分开，且形成该线路层20的材质为铜材。例如，该线路层20可采用例如溅镀(sputtering)、蒸镀(vaporing)、电镀、无电电镀、化镀或贴膜(foiling)等方式制作，但本发明并不以此为限。

如图2D所示，于该置晶垫200上形成第二阻层82，以于该线路层20的其它表面(如该电性接触垫201)上形成表面处理层21。

于本实施例中，形成该表面处理层21的材料包含电镀镍/金、化学镀镍/金、化镍浸金(ENIG)、化镍钯浸金(ENEPIG)、化学镀锡(Immersion Tin)或有机保焊剂(OrganicSolderability Preservative，简称OSP)。较佳地，该表面处理层21为金层。

如图2E所示，移除该第一及第二阻层81,82，以外露该置晶垫200。

如图2F所示，将该承载件9的两承载板90相互分离，以获取多个承载结构2。

于本实施例中，各该承载结构2包括一承载板90(其包含一板体900、依序设于该板体其中一侧的第一金属层901、第二金属层902及第三金属层903)、以及设于该第三金属层903上的线路层20。

再者，该板体900的另一侧可为另一第一金属层901，且该线路层的部分表面(如该电性接触垫201)上形成有该表面处理层21。

因此，本发明的承载结构2的制法，主要借由将两较薄的承载板90相叠合以形成三明治状的承载件9，因而基于该承载件9具有所需支撑力的厚度t下，可减少该承载板90的厚度t1，即该承载板90的厚度t1小于现有承载板70的厚度t0，故相较于现有技术，本发明的制法所采用的承载板90的材料用量较少，因而得以降低该承载结构2的制作成本。

再者，借由将两该承载板90相叠合以形成三明治状的承载件9，因而于生产该承载结构2时，能进行双边作业，即上下侧同时进行制作该承载结构2的作业，使该承载件9于单一次生产过程中，能一次生产两组承载结构2，故相较于现有技术，本发明的承载结构2的制法能使产能提升两倍，进而提升40～50％的终端产品生产效益。

另外，该承载结构2可用于封装工艺中。图3A至图3C为图2F的后续封装工艺的剖视示意图。

如图3A所示，于该置晶垫200上设置一电子元件31，且该电子元件31电性连接该电性接触垫201。

于本实施例中，该电子元件31为有源元件、无源元件或其二者组合，且该有源元件例如为半导体芯片，而该无源元件例如为电阻、电容及电感。例如，该电子元件31为半导体芯片，其具有相对的作用面31a与非作用面31b，该电子元件31以其非作用面31b借由一如胶材的结合层32粘固于该置晶垫200上，而该作用面31a具有多个电极垫(图略)，以令该多个电极垫借由多个导线310以打线方式电性连接多个所述电性接触垫201。

如图3B所示，形成一封装层33于该承载结构2的第三金属层903上，以令该封装层33包覆该该电子元件31及该导线310。

于本实施例中，该封装层33定义有相对的第一表面33a与第二表面33b，以令该封装层33以其第一表面33a结合该第三金属层903。

再者，该封装层33为如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)等，其可用压合(lamination)或模压(molding)的方式形成于该承载结构2上，但不限于上述材料种类。

如图3C所示，移除该承载板90，以令该线路层20外露于该封装层33的第一表面33a，以获取电子封装件3。

于本实施例中，该承载板90的移除方式依序移除该板体900、第一金属层901、第二金属层902及第三金属层903。例如，以蚀刻方式移除该第三金属层903，将略蚀刻该线路层20，使该线路层20的外露表面略凹入该封装层33的第一表面33a；或者，以研磨方式移除该第三金属层903，可进行整平作业，使该线路层20的外露表面齐平该封装层33的第一表面33a。

再者，于后续工艺中，可于该线路层20的外露表面上形成如焊球的导电元件34，供该电子封装件3接置于一电路板(图未示)上。

图4A至图4B为本发明的承载结构4的制法的第二实施例的剖面示意图。本实施例与第一实施例的差异在于线路层的形式，其它工艺大致相同，故以下不再赘述相同处。

如图4A所示，借由图案化工艺形成线路层40于该第三金属层903上，且该线路层40具有多个导电迹线400及多个连接该导电迹线400的电性接触垫401。

于本实施例中，该电性接触垫401作为倒装芯片焊垫，且可于该线路层40上形成表面处理层21。

如图4B所示，将该承载件9的两承载板90相互分离，以获取多个承载结构4。

于本实施例中，该承载结构4可于后续进行封装工艺，如图4C所示。例如，于多个所述电性接触垫401上设置一电子元件31，且该电子元件31以其作用面31a上的电极垫(图略)借由多个导电凸块42以倒装芯片方式电性连接多个所述电性接触垫401。之后，形成一封装层33于该承载结构4的第三金属层903上，以令该封装层33包覆该电子元件31及多个所述导电凸块42。最后，移除该承载板90，以令该线路层40外露于该封装层33的第一表面33a，供该导电迹线400的部分外露表面上形成如焊球的导电元件34。

图5A至图5C为本发明的承载结构5的制法的第三实施例的剖面示意图。本实施例与第二实施例的差异在于增设绝缘保护层，其它工艺大致相同，故以下不再赘述相同处。

如图5A所示，利用图案化工艺，于该承载件9的第一侧9a与第二侧9b的第三金属层903上形成一具有多个开孔510的绝缘保护层51，以令该第三金属层903的部分表面外露于多个所述开孔510。

于本实施例中，该绝缘保护层51为防焊材，如绿漆；亦可为介电材，如预浸材(Prepreg，简称PP)或Ajinomoto build-up film(ABF)等，并无特别限制。

如图5B所示，形成线路层50于该多个开孔510中的第三金属层903上并延伸至该绝缘保护层51的部分表面上，使该线路层50具有多个形成于多个所述开孔510中以接触该第三金属层903的导电柱500及多个形成于该绝缘保护层51上的电性接触垫501。

于本实施例中，该导电柱500与该电性接触垫501一体成形，且形成该线路层50的材质为铜材。例如，该线路层50可采用例如溅镀(sputtering)、蒸镀(vaporing)、电镀、无电电镀、化镀或贴膜(foiling)等方式制作，但本发明并不以此为限。应可理解地，于其它实施例中，该导电柱500与该电性接触垫501亦可分开制作。

再者，可依需求形成或不形成该表面处理层21，并无特别限制。

如图5C所示，将该承载件9的两承载板90相互分离，以获取多个承载结构5。

于本实施例中，该承载结构5可于后续进行封装工艺，如图5D所示。例如，于多个所述电性接触垫501上设置一电子元件31，且该电子元件31以其作用面31a上的电极垫借由多个导电凸块42以倒装芯片方式电性连接多个所述电性接触垫501。之后，形成一封装层33于该承载结构5的第三金属层903上，以令该封装层33包覆该电子元件31及多个所述导电凸块42。最后，移除该承载板90，以令该线路层50的导电柱500的端面500a外露于该封装层33的第一表面33a，供结合如焊球的导电元件34。

综上所述，本发明的承载结构的制法中，主要借由将两承载板90相叠合以形成三明治状的承载件9，因而基于该承载件9具有所需支撑力的厚度t下，可减少该承载板90的厚度t1，故本发明的制法所采用的承载板90的材料用量能有效减少，因而得以降低本发明的制法的成本。

再者，借由将两承载板90相叠合以形成三明治状的承载件9，因而于生产该承载结构2,4,5时，能进行双边作业，使该承载件9于单一次生产过程中，能一次生产两组承载结构2,4,5，故本发明的制法能使产能提升两倍，进而提升40～50％的终端产品生产效益。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种承载结构的制法，包括：

提供一包含两相互叠合的承载板的承载件，其中，该承载板包含一板体、一结合于该板体其中一侧上的第一金属层、结合于该第一金属层上的第二金属层及结合于该第二金属层上的第三金属层，该第二金属层并位于该第一金属层和第三金属层之间，以令各该承载板以其板体相向的方式相互接合；

形成线路层于该第三金属层上；以及

将两该承载板相互分离，以获取多个承载结构，其中，各该承载结构包括该承载板以及设于该第三金属层上的该线路层。

2.如权利要求1所述的承载结构的制法，其中，该第一金属层还结合于该板体的另一侧上，使该板体的相对两侧上均结合有该第一金属层，以令各该承载板以其另一侧上的该第一金属层相互接合。

3.如权利要求1所述的承载结构的制法，其中，该第一金属层为铜层。

4.如权利要求1所述的承载结构的制法，其中，该第二金属层为铜层。

5.如权利要求1所述的承载结构的制法，其中，该第三金属层为铜层。

6.如权利要求1所述的承载结构的制法，其中，该线路层具有至少一置晶垫及多个电性接触垫，且该多个电性接触垫作为打线垫，其与该置晶垫相互分开。

7.如权利要求1所述的承载结构的制法，其中，该线路层具有多个导电迹线及多个连接该导电迹线的电性接触垫，且该电性接触垫作为倒装芯片焊垫。

8.如权利要求1所述的承载结构的制法，该制法还包括形成表面处理层于该线路层上。

9.如权利要求1所述的承载结构的制法，该制法还包括形成一具有多个开孔的绝缘保护层于该第三金属层上，以令该第三金属层的部分表面外露于该多个开孔，使该线路层形成于该多个开孔中的第三金属层上并延伸至该绝缘保护层的部分表面上。

10.如权利要求9所述的承载结构的制法，其中，该线路层具有多个形成于各该开孔中的导电柱及多个形成于该绝缘保护层上的电性接触垫，且该电性接触垫作为倒装芯片焊垫。