[go: up one dir, main page]

CN108987370A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN108987370A
CN108987370A CN201710398402.5A CN201710398402A CN108987370A CN 108987370 A CN108987370 A CN 108987370A CN 201710398402 A CN201710398402 A CN 201710398402A CN 108987370 A CN108987370 A CN 108987370A
Authority
CN
China
Prior art keywords
bearing structure
packing piece
electronic packing
piece according
supporter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710398402.5A
Other languages
English (en)
Inventor
陈汉宏
林荣政
蔡文山
林长甫
黄富堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN201710398402.5A priority Critical patent/CN108987370A/zh
Publication of CN108987370A publication Critical patent/CN108987370A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种电子封装件及其制法，通过于结合有多个导电柱的承载结构上设置电子组件与多个支撑体，且该支撑体相对该承载结构的高度大于该导电柱外露于该承载结构的高度，以于承载件藉由结合该导电柱而堆栈于该承载结构上时，透过该支撑体而使该承载结构与该承载件之间保持一固定距离。

Description

电子封装件及其制法
技术领域
本发明有关一种封装结构，尤指一种堆栈式的封装结构。
背景技术
随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂堆加多个封装件以形成封装堆栈结构(Package on Package，简称POP)，此种封装方式能发挥系统封装(SiP)异质整合特性，可将不同功用的电子组件，例如：内存、中央处理器、绘图处理器、影像应用处理器等，藉由堆栈设计达到系统的整合，适合应用于轻薄型各种电子产品。
一般封装堆栈结构(PoP)仅以焊锡球(solder ball)堆栈与电性连接上、下封装件，但随着产品尺寸规格与线距越来越小，该些焊锡球之间容易发生桥接(bridge)现象，将影响产品的良率。
于是，遂发展出一种封装堆栈结构，以铜柱(Cu pillar)作支撑，以增加支撑(stand off)效果，避免发生桥接现象。
如图1A至图1B所示，悉知封装堆栈结构1的制法，先提供一具有相对的第一及第二表面11a,11b的第一基板11，且于该第一基板11的第一表面11a上形成多个焊锡柱13。接着，以覆晶方式设置一电子组件15于该第一基板11的第一表面11a上，再将一第二基板12藉由多个导电组件17(包含金属柱170与焊锡材料171)迭设于该焊锡柱13上，并加压使该第一与第二基板11,12达到预定高度L(例如150um)，之后形成封装胶体16于该第一基板11的第一表面11a与该第二基板12之间。
然而，悉知封装堆栈结构1中，该些焊锡柱13的体积可能不一致(如高度不同)，以致于该些焊锡柱13所排列成的栅状数组(grid array)接点容易产生共面性(coplanarity)不良，导致接点应力(stress)不平衡而造成该第二基板12倾斜，故容易发生接点过度偏移的问题，因而造成电性不佳，进而影响产品良率。
此外，当下压该第二基板12的作用力不足而使该第一与第二基板11,12之间的距离R过大时，会导致部分焊锡材料171未接触该焊锡柱13，致使该封装堆栈结构1的电性不良。或者，当下压该第二基板12的作用力过度而使该第一与第二基板11,12之间的距离R太小时，会使该第二基板12与该电子组件15之间的缝隙r太小，导致该封装胶体16无法流入该缝隙r而产生气室(void)。
因此，如何克服悉知技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述悉知技术的缺失，本发明提供一种电子封装件及其制法，能避免下压承载件的作用力不足而导致焊锡材料未接触该导电柱的问题
本发明的电子封装件，包括：承载结构，其结合有多个导电柱，且该导电柱的至少部分表面外露于该承载结构；电子组件，其设于该承载结构上；以及多个支撑体，其设于该承载结构上，且该支撑体相对该承载结构的高度大于该导电柱外露于该承载结构的高度。
本发明还提供一种电子封装件的制法，包括：提供一结合有多个导电柱的承载结构，且该导电柱的至少部分表面外露于该承载结构；设置一电子组件于该承载结构上；以及形成多个支撑体于该承载结构上，其中，该支撑体相对该承载结构的高度大于该导电柱外露于该承载结构的高度。
前述的电子封装件及其制法中，该承载结构包含有绝缘保护层，且该支撑体设于该绝缘保护层上。例如，该支撑体与该绝缘保护层为一体成形。
前述的电子封装件及其制法中，该导电柱嵌埋于该承载结构中。
前述的电子封装件及其制法中，该导电柱凸出该承载结构。
前述的电子封装件及其制法中，该多个支撑体之间形成有容置空间，以令该导电柱位于该容置空间中。
前述的电子封装件及其制法中，还包括形成导电组件于该导电柱上。
前述的电子封装件及其制法中，该承载结构包含有基部及设于该基部上的增层部，该基部包含有导电迹线，该增层部包含有绝缘层、线路层及该导电柱，且该支撑体设于该绝缘层上。
另外，前述的电子封装件及其制法中，还包括将承载件堆栈于该支撑体上。进一步地，又包括形成封装层于该承载结构与该承载件之间。
由上可知，本发明的电子封装件及其制法，主要藉由该支撑体相对该承载结构的高度大于该导电柱相对该承载结构的高度的设计，以于堆栈该承载件时，该承载件能以该支撑体进行对位，使该承载结构与该承载件之间保持一固定距离，故相较于悉知技术，本发明即使导电组件所排列成的栅状数组接点的共面性不良时，该承载件仍能维持在预定的高度位置，因而能避免发生接点过度偏移的问题，进而能有效提高产品良率。
此外，藉由该支撑体的设计，可控制下压该承载件的作用力，例如该承载件抵靠该支撑体，故相较于悉知技术，本发明能避免下压该该承载件的作用力不足而导致焊锡材料未接触该导电柱的问题、或能避免当下压该承载件的作用力过度而导致该封装层产生气室的问题。
附图说明
图1A至图1B为悉知封装堆栈结构的制法的剖视示意图；
图2A至图2F为本发明的电子封装件的制法的剖视示意图；其中，图2C’为对应图2C的另一实施例示意图，图2D’为对应图2D的另一实施例示意图，图2F’为对应图2F的另一实施例示意图；
图3及图4为对应图2F的其它实施例的剖视示意图；
图5A及图5B为对应图2D的不同实施例的上视示意图；以及
图6为本发明的电子封装件的制法的其它实施例的立体示意图。
主要组件符号说明
1 封装堆栈结构
11 第一基板
11a,21a 第一表面
11b,21b 第二表面
12 第二基板
13 焊锡柱
15,25 电子组件
16 封装胶体
17,27 导电组件
170,270 金属柱
171,271 焊锡材料
2,2’,3,4 电子封装件
2a,2a’,4a 承载结构
20 绝缘层
200 开口
201 穿孔
21 基部
21’ 芯层
210 焊垫
211 电性接触垫
212 植球垫
213,223 导电迹线
22,3a 承载件
220 外接垫
23 线路层
23’,230,230’ 导电柱
24 绝缘保护层
24’ 防焊层
240 开孔
250 导电凸块
251 底胶
26 封装层
28,48 增层部
29,29’,59 支撑体
30 间隔
33 封装基板
35 半导体组件
36 封装材
6 板体
H,h,t,d,L 高度
R,S 距离
r 缝隙
Y 流动方向
C 切割路径。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“顶”、“底”、“侧面”、“第一”、“第二”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2F为本发明的电子封装件2的制法的剖视示意图。
如图2A所示，提供一具有相对的第一表面21a及第二表面21b的基部21。
于本实施例中，该基部21例如为具有核心层或无核心层(coreless)的线路结构，如封装基板(substrate)，或具有如扇出(fan out)型重布线路层(redistribution layer，简称RDL)的线路配置。例如，该基部21具有一芯层21’及形成于该芯层21’上、下侧的多个导电迹线213，且该第一表面21a上具有多个电性连接该导电迹线213的焊垫210与多个电性连接该导电迹线213的电性接触垫211，而该基部21的第二表面21b上具有多个电性连接该导电迹线213的植球垫212。
此外，该芯层21’的导电迹线213的层数可于上、下侧均相同或不相同。
又，亦可形成一防焊层24’于该基部21的第二表面21b上，并使该些植球垫212外露于该防焊层24’，以供植设焊球。有关该些植球垫212外露于该防焊层24’的方式繁多，并无特别限制。
另外，该基部21亦可为其它用以承载芯片的承载单元，如导线架(leadframe)、晶圆(wafer)、或其它具有金属布线(routing)的载板等，并不限于上述。
如图2B所示，形成一绝缘层20于该基部21的第一表面21a上，且形成一开口200及多个穿孔201于该绝缘层20上，以令该些电性接触垫211对应外露于该些穿孔201，且该些焊垫210及其周围的该基部21的第一表面21a外露于该开口200。
于本实施例中，先以压合方式形成该绝缘层20于该基部21的第一表面21a上，再以例如雷射钻孔等方式形成该开口200及该些穿孔201。于其它实施例中，亦可先形成该开口200及该些穿孔201于该绝缘层20上，再压合该绝缘层20至该基部21的第一表面21a上。
此外，形成该绝缘层20的材质可为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材、干膜(dry film)、环氧树脂(epoxy)或封装材(molding compound)，但不限于上述。
如图2C所示，形成一线路层23于该绝缘层20上，且形成多个导电柱230于该些穿孔201中，使该些导电柱230电性连接该线路层23与该导电迹线213(或电性接触垫211)。
于本实施例中，于该绝缘层20与该线路层23上可形成一如防焊层的绝缘保护层24，且该绝缘保护层24形成有多个外露该些导电柱230的开孔240，以至少令该导电柱230的端面外露出该绝缘保护层24。有关该些导电柱230外露于该绝缘保护层24的方式繁多，并不限于上述。
此外，该导电柱230为如铜的金属材，且该导电柱230为实心状。或者，如图2C’所示，该导电柱230’亦可为中空状。
又，该绝缘层20、线路层23与导电柱230(及该绝缘保护层24)可视为增层部28，且该基部21与该增层部28作为承载结构2a，使该承载结构2a成为线路板。
如图2D所示，接续图2C的制程，形成多个支撑体29于该承载结构2a的绝缘层20上的绝缘保护层24上，且设置一电子组件25于该承载结构2a的开口200中，使该电子组件25设于该基部21的第一表面21a上。
于本实施例中，该支撑体29可为导体、半导体或绝缘体，其相对该承载结构2a(或该绝缘层20)的高度H大于该些导电柱230凸出该绝缘层20的高度t(或该线路层23的厚度)，且该支撑体29围绕于该些导电柱230的周围并位于该开口200的周围。例如，该多个支撑体29之间形成有容置空间290，使该些导电柱230位于该容置空间290中。
此外，该支撑体29,59呈条状，如图5A的连续状或如图5B所示的不连续状，且该支撑体29可与该绝缘保护层24一同制作(如图2D’所示)，使该支撑体29’与该绝缘保护层24为一体成形。另该支撑体亦可为其它形状。
又，可于该些导电柱230上形成焊锡材料271，使该些焊锡材料271位于该容置空间290中。
另外，该电子组件25为主动组件及/或被动组件，其中，该主动组件例如为半导体芯片，且该被动组件例如为电阻、电容或电感。例如，该电子组件25藉由多个如焊锡材料的导电凸块250以覆晶方式设于该焊垫210上以电性连接该基部21的导电迹线213；或者，该电子组件25可藉由多个焊线(图略)以打线方式电性连接该焊垫210；亦或，该电子组件25可直接接触该焊垫210。然而，有关该电子组件25电性连接该基部21的方式不限于上述。
如图2E所示，将一承载件22结合该焊锡材料271，以令该承载件22堆栈于该承载结构2a上，且使该承载件22覆盖该电子组件25，并使该承载件22电性连接该导电柱230。
于本实施例中，该承载件22例如为具有核心层或无核心层(coreless)的线路结构，如封装基板(substrate)。应可理解地，该承载件22亦可为其它用以承载芯片的承载单元，如导线架(leadframe)、晶圆(wafer)、或其它具有金属布线(routing)的载板等，并不限于上述。
此外，该承载件22具有多个导电迹线223及位于底侧的外接垫220，使该承载件22藉由该外接垫220结合该焊锡材料271(视为导电组件)以电性连接该导电柱230，使该承载件22堆栈于该增层部28上。或者，如图2E所示，该外接垫220上亦可形成金属柱270(如铜柱)，以结合该焊锡材料271而构成导电组件27。
又，如图3所示，该承载件3a亦可为封装结构，包含一封装基板33、设于该封装基板33上侧且电性连接该封装基板33的半导体组件35、以及包覆该电子组件35的封装材36。然而，有关该封装结构的型式繁多，并不限于上述。
另外，如图2E所示，该承载件22可抵靠于该支撑体29上；或者，如图3所示，该承载件3a与该支撑体29之间亦可形成一间隔30。
如图2F所示，形成一封装层26于该承载结构2a与该承载件22之间。
于本实施例中，该封装层26形成于该绝缘层20(或该绝缘保护层24)与该承载件22之间及该开口200中，以包覆该些导电组件27、支撑体29与该电子组件25。另外，于该承载结构2a与该承载件22之间填充封装材料而形成该封装层26时，该封装材料的流动方向Y以顺应该支撑体29,59的配置方向(如图5A及图5B的纵向)较佳，藉由该支撑体29,59导流该封装材料避免气室(void)产生。
此外，应可理解地，本发明的制法亦可直接改良悉知封装堆栈结构1，如图2F’所示的电子封装件2’，其于设置该承载件22前，先于一承载结构2a’上立设该支撑体29，且该支撑体29相对该承载结构2a’的高度h大于该导电柱23’相对该承载结构2a’的高度d，其中，该导电柱23’为焊锡柱体。
又，如图4所示，本发明的电子封装件4的承载结构4a中，其增层部48的层数可依需求设计为多个绝缘层20与多个线路层23(包含多个相堆栈的导电柱230)，并无特别限制其层数。
本发明的制法藉由该支撑体29,29’,59相对该承载结构2a,2a’,4a的高度H,h大于该导电柱23’,230相对该承载结构2a,2a’,4a的高度t,d的设计，以于堆栈该承载件22时，该承载件22能以该支撑体29,29’,59进行对位(如抵靠该支撑体29,29’,59)，使该承载结构2a,2a’,4a与该承载件22之间保持一固定距离S，故相较于悉知技术，本发明即使该些导电组件27(或该焊锡材料271)的体积不一致(如高度不同)而使其所排列成的栅状数组接点产生共面性不良时，该承载件22仍能维持在预定的高度位置而不会发生倾斜，因而能避免发生接点过度偏移的问题，进而能有效提高产品良率。
此外，如图3所示，即使该承载件3a未抵靠该支撑体29，两者之间的间隔30仍能控制该承载件22的倾斜幅度，使该承载件22的倾斜幅度极小，也就是接点的偏移量位在允许的范围内，因而不会有电性不佳的问题。
又，藉由该支撑体29,29’,59的设计，可控制下压该承载件22,3a的作用力(例如，该承载件22,3a抵靠或接近该支撑体29,29’,59)，亦即该承载件22,3a能以该支撑体29,29’,59进行对位，故相较于悉知技术，本发明能避免下压该该承载件22,3a的作用力不足而导致焊锡材料271未接触该导电柱23’,230的问题、且能避免当下压该承载件22,3a的作用力过度而导致该封装层26产生气室(void)(因充填不均的缘故，例如，无法流入该承载件22,3a与该电子组件25之间)的问题。
另外，本发明的制法亦可应用于整版面(panel)制程，如图6所示，于一包含四个基部21数组排设的板体6上制作该增层部28，以形成四组包含承载结构2a的电子封装件2,2’,3,4，且后续经如图所示的切割路径C进行切单制程，以分离各该电子封装件2,2’,3,4。
本发明还提供一种电子封装件2,2’,3,4，包括：一承载结构2a,2a’,4a、至少一电子组件25以及多个支撑体29,29’,59。
所述的承载结构2a,2a’,4a结合有多个导电柱230,23’，且该导电柱230,23’的至少部分表面外露于该承载结构2a,2a’,4a。
所述的电子组件25设于该承载结构2a,2a’,4a上。
所述的支撑体29,29’,59立设于该承载结构2a,2a’,4a上，且该支撑体29,29’,59相对该承载结构2a,2a’,4a的高度H,h大于该导电柱230,23’外露于该承载结构2a,2a’,4a的高度t,d。
于一实施例中，该承载结构2a,2a’,4a具有一绝缘保护层24，且该支撑体29,29’,59立设于该绝缘保护层24上。进一步，该支撑体29’与该绝缘保护层24为一体成形。
于一实施例中，该导电柱230嵌埋于该承载结构2a,4a中。
于一实施例中，该导电柱23’立设于该承载结构2a’上。
于一实施例中，该些支撑体29,29’,59之间形成有一容置空间290，使该些导电柱230,23’位于该容置空间290中。
于一实施例中，该电子封装件2,2’,3,4还包括多个形成于该些导电柱230,23’上的导电组件27。例如，该导电组件27包含焊锡材料271。
于一实施例中，该电子封装件2,2’,3,4还包括一藉由多个导电组件27结合该导电柱230,23’的承载件22,3a。进一步地，该电子封装件2,2’,3,4可包括一形成于该承载结构2a,2a’,4a与该承载件22,3a之间的封装层26。
综上所述，本发明电子封装件及其制法，藉由该支撑体的高度大于该导电柱的高度的设计，以于堆栈作业时，该承载件能以该支撑体进行对位而控制下压该承载件的作用力，使该承载件能定位于一预定高度位置，因而能避免发生接点偏移、电性不佳或该封装层产生气室等问题，进而能有效提高产品良率。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种电子封装件，其特征为，该电子封装件包括：
承载结构，其结合有多个导电柱，且该导电柱的至少部分表面外露于该承载结构；
电子组件，其设于该承载结构上；以及
多个支撑体，其设于该承载结构上，且该支撑体相对该承载结构的高度大于该导电柱外露于该承载结构的高度。
2.根据权利要求1所述的电子封装件，其特征为，该承载结构包含有绝缘保护层，且该支撑体设于该绝缘保护层上。
3.根据权利要求2所述的电子封装件，其特征为，该支撑体与该绝缘保护层为一体成形。
4.根据权利要求1所述的电子封装件，其特征为，该导电柱嵌埋于该承载结构中。
5.根据权利要求1所述的电子封装件，其特征为，该导电柱凸出该承载结构。
6.根据权利要求1所述的电子封装件，其特征为，该多个支撑体之间形成有容置空间，以令该导电柱位于该容置空间中。
7.根据权利要求1所述的电子封装件，其特征为，该电子封装件还包括形成于该导电柱上的导电组件。
8.根据权利要求1所述的电子封装件，其特征为，该承载结构包含有基部及设于该基部上的增层部，该基部包含有导电迹线，该增层部包含有绝缘层、线路层及该导电柱，且该支撑体设于该绝缘层上。
9.根据权利要求1所述的电子封装件，其特征为，该电子封装件还包括堆栈于该支撑体上的承载件。
10.根据权利要求9所述的电子封装件，其特征为，该电子封装件还包括形成于该承载结构与该承载件之间的封装层。
11.一种电子封装件的制法，其特征为，该制法包括：
提供一结合有多个导电柱的承载结构，且该导电柱的至少部分表面外露于该承载结构；
设置一电子组件于该承载结构上；以及
形成多个支撑体于该承载结构上，其中，该支撑体相对该承载结构的高度大于该导电柱外露于该承载结构的高度。
12.根据权利要求11所述的电子封装件的制法，其特征为，该承载结构包含有绝缘保护层，且该支撑体设于该绝缘保护层上。
13.根据权利要求12所述的电子封装件的制法，其特征为，该支撑体与该绝缘保护层为一体成形。
14.根据权利要求11所述的电子封装件的制法，其特征为，该导电柱嵌埋于该承载结构中。
15.根据权利要求11所述的电子封装件的制法，其特征为，该导电柱凸出该承载结构。
16.根据权利要求11所述的电子封装件的制法，其特征为，该多个支撑体之间形成有容置空间，以令该导电柱位于该容置空间中。
17.根据权利要求11所述的电子封装件的制法，其特征为，该制法还包括形成导电组件于该导电柱上。
18.根据权利要求11所述的电子封装件的制法，其特征为，该承载结构包含有基部及设于该基部上的增层部，该基部包含有导电迹线，该增层部包含有绝缘层、线路层及该导电柱，且该支撑体设于该绝缘层上。
19.根据权利要求11所述的电子封装件的制法，其特征为，该制法还包括将承载件堆栈于该支撑体上。
20.根据权利要求19所述的电子封装件的制法，其特征为，该制法还包括形成封装层于该承载结构与该承载件之间。
CN201710398402.5A 2017-05-31 2017-05-31 电子封装件及其制法 Pending CN108987370A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710398402.5A CN108987370A (zh) 2017-05-31 2017-05-31 电子封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710398402.5A CN108987370A (zh) 2017-05-31 2017-05-31 电子封装件及其制法

Publications (1)

Publication Number Publication Date
CN108987370A true CN108987370A (zh) 2018-12-11

Family

ID=64502219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710398402.5A Pending CN108987370A (zh) 2017-05-31 2017-05-31 电子封装件及其制法

Country Status (1)

Country Link
CN (1) CN108987370A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118553622A (zh) * 2023-02-17 2024-08-27 芯爱科技(南京)有限公司 承载结构的制法
CN118553710A (zh) * 2023-02-20 2024-08-27 芯爱科技(南京)有限公司 电子封装件的制法及其承载结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080036050A1 (en) * 2006-08-08 2008-02-14 Lin Paul T Package with solder-filled via holes in molding layers
CN101409238A (zh) * 2007-10-11 2009-04-15 全懋精密科技股份有限公司 无核层封装基板的制作方法
CN203013702U (zh) * 2012-12-28 2013-06-19 欣兴电子股份有限公司 封装结构
CN103219299A (zh) * 2012-01-19 2013-07-24 台湾积体电路制造股份有限公司 集成电路封装组件及其形成方法
CN104347532A (zh) * 2013-07-31 2015-02-11 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104576593A (zh) * 2013-10-16 2015-04-29 矽品精密工业股份有限公司 封装结构及其制法
CN104681499A (zh) * 2013-11-29 2015-06-03 矽品精密工业股份有限公司 封装堆栈结构及其制法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080036050A1 (en) * 2006-08-08 2008-02-14 Lin Paul T Package with solder-filled via holes in molding layers
CN101409238A (zh) * 2007-10-11 2009-04-15 全懋精密科技股份有限公司 无核层封装基板的制作方法
CN103219299A (zh) * 2012-01-19 2013-07-24 台湾积体电路制造股份有限公司 集成电路封装组件及其形成方法
US20150340343A1 (en) * 2012-01-19 2015-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package assembly
CN203013702U (zh) * 2012-12-28 2013-06-19 欣兴电子股份有限公司 封装结构
CN104347532A (zh) * 2013-07-31 2015-02-11 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104576593A (zh) * 2013-10-16 2015-04-29 矽品精密工业股份有限公司 封装结构及其制法
CN104681499A (zh) * 2013-11-29 2015-06-03 矽品精密工业股份有限公司 封装堆栈结构及其制法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118553622A (zh) * 2023-02-17 2024-08-27 芯爱科技(南京)有限公司 承载结构的制法
CN118553710A (zh) * 2023-02-20 2024-08-27 芯爱科技(南京)有限公司 电子封装件的制法及其承载结构

Similar Documents

Publication Publication Date Title
JP4361670B2 (ja) 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置
TWI515863B (zh) 載體安裝式電氣互連晶粒組成件
EP3416190B1 (en) Package-on-package assembly with wire bond vias
US6180881B1 (en) Chip stack and method of making same
US9224717B2 (en) Package-on-package assembly with wire bonds to encapsulation surface
TWI529851B (zh) Manufacturing method of semiconductor device
KR101078740B1 (ko) 스택 패키지 및 그의 제조방법
US8618659B2 (en) Package-on-package assembly with wire bonds to encapsulation surface
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
KR101236798B1 (ko) 웨이퍼 레벨 적층형 반도체 패키지 제조 방법
US20160329308A1 (en) Wire bond support structure and microelectronic package including wire bonds therefrom
KR101394203B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
CN105097750A (zh) 封装结构及其制法
US9595509B1 (en) Stacked microelectronic package assemblies and methods for the fabrication thereof
CN106328632A (zh) 电子封装件及其制法
KR20140112053A (ko) 마이크로전자 패키지를 위한 내장된 열확산기
CN105097759A (zh) 封装堆栈结构及其制法暨无核心层式封装基板及其制法
CN109390306A (zh) 电子封装件
US9324681B2 (en) Pin attachment
CN106711118A (zh) 电子封装件及其制法
KR101355274B1 (ko) 집적 회로 및 그 형성 방법
CN109309068A (zh) 电子封装件及其制法
CN108987370A (zh) 电子封装件及其制法
JP4704800B2 (ja) 積層型半導体装置及びその製造方法
CN107708300A (zh) 电子堆迭结构及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181211