[go: up one dir, main page]

CN118299394B - 一种半导体结构及其制备方法 - Google Patents

一种半导体结构及其制备方法 Download PDF

Info

Publication number
CN118299394B
CN118299394B CN202410718627.4A CN202410718627A CN118299394B CN 118299394 B CN118299394 B CN 118299394B CN 202410718627 A CN202410718627 A CN 202410718627A CN 118299394 B CN118299394 B CN 118299394B
Authority
CN
China
Prior art keywords
substrate
layer
oxide layer
step surface
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410718627.4A
Other languages
English (en)
Other versions
CN118299394A (zh
Inventor
金文祥
王涛涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202410718627.4A priority Critical patent/CN118299394B/zh
Publication of CN118299394A publication Critical patent/CN118299394A/zh
Application granted granted Critical
Publication of CN118299394B publication Critical patent/CN118299394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供了一种半导体结构及其制备方法,包括衬底,所述衬底具有中心区域以及边缘区域;台阶面,位于所述衬底的边缘区域;支撑层,覆盖所述台阶面的表面及侧壁;氧化层,覆盖所述衬底的中心区域及所述支撑层;承载基板,所述中心区域的氧化层与所述承载基板的键合面键合。本发明可充分去除氧化层残留,提高成品的良率。

Description

一种半导体结构及其制备方法
技术领域
本发明涉及半导体领域,特别涉及一种半导体结构及其制备方法。
背景技术
CMOS光学传感器被广泛应用于电子领域,其可将镜头捕获的光的颜色和亮度转换为电子信号,并将其传输至处理器。背照式技术(BSI)是CMOS光学传感器的主流结构。然而,在背照式技术(BSI)的工艺步骤中,晶片上仍存在过多的氧化物残余,影响了成品的良率,因而仍需进行改善。
发明内容
本发明的目的在于提供一种半导体结构及其制备方法,能够大大减少氧化物残余,提高成品的良率。
为解决上述技术问题,本发明是通过以下技术方案实现的:
如上所述,本发明提供了一种半导体结构,包括:
衬底,具有中心区域以及边缘区域;
台阶面,位于所述衬底的边缘区域;
支撑层,覆盖所述台阶面的表面及侧壁;
氧化层,覆盖所述衬底的中心区域及所述支撑层;
承载基板,所述中心区域的氧化层与所述承载基板的键合面键合。
在本发明一实施例中,所述支撑层为氮化硅层。
本发明还提供一种半导体结构的制备方法,包括:
提供一衬底,所述衬底具有中心区域以及边缘区域;
在所述边缘区域形成台阶面;
在所述衬底上依次形成支撑层及氧化层,所述支撑层覆盖所述台阶面的表面及侧壁,所述氧化层覆盖所述衬底的中心区域以及所述支撑层;
提供承载基板,将所述中心区域的氧化层与所述承载基板的键合面进行键合,以形成所述半导体结构。
在本发明一实施例中,制备方法还包括:
将所述中心区域的氧化层与所述承载基板的键合面进行键合后,减薄所述衬底,以露出所述侧壁上的支撑层;
依次去除所述侧壁上的支撑层及氧化层,以形成所述半导体结构。
在本发明一实施例中,形成所述台阶面的步骤包括去除所述边缘区域的部分厚度的衬底,以形成所述台阶面。
在本发明一实施例中,形成所述支撑层及所述氧化层的步骤包括:
在所述衬底上形成支撑层,所述支撑层覆盖所述衬底的中心区域及所述台阶面;
去除所述中心区域的支撑层,以保留所述台阶面的支撑层;
在所述衬底上形成氧化层,所述氧化层覆盖所述衬底的中心区域及所述台阶面的支撑层。
在本发明一实施例中,去除所述中心区域的支撑层的步骤包括采用化学机械研磨工艺对所述中心区域的支撑层进行研磨处理,以去除所述中心区域的支撑层。
在本发明一实施例中,减薄所述衬底的步骤包括采用化学机械研磨工艺对所述衬底进行研磨处理,以将所述衬底减薄至预定厚度。
在本发明一实施例中,去除所述侧壁上的支撑层的步骤包括采用湿法刻蚀工艺对所述支撑层进行刻蚀,以去除所述侧壁上的支撑层。
在本发明一实施例中,去除所述侧壁上的氧化层的步骤包括采用湿法清洗工艺对所述氧化层进行清洗,以去除所述侧壁上的氧化层。
本发明提出了一种半导体结构及其制备方法,在衬底的台阶面的侧壁上依次形成支撑层以及氧化层,从而支撑层支撑着侧壁上的所述氧化层。其意想不到的效果是,在衬底与承载基板键合后,减薄衬底可暴露出侧壁上的支撑层,去除支撑层后可使侧壁上的氧化层失去支撑,便于充分去除氧化层。不会存在侧壁上的氧化物残留来影响修边效果,可提高成品的良率。
当然,实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例中半导体结构的制备方法的流程图;
图2为本发明一实施例中半导体结构的衬底的结构图;
图3为本发明一实施例中半导体结构的衬底上形成支撑层的结构图;
图4为本发明一实施例中衬底中去除中心区域的支撑层的结构图;
图5为本发明一实施例中研磨单元的结构图;
图6为本发明一实施例中衬底上形成氧化层的结构图;
图7为本发明一实施例中衬底与承载基板的键合结构图;
图8为本发明一实施例中半导体结构的衬底减薄后的结构图;
图9为本发明一实施例中去除台阶面的侧壁上支撑层后的结构图;
图10为本发明一实施例中去除台阶面的侧壁上氧化层后的结构图;
图11为本发明一实施例中湿法清洗的结构图;
图12为本发明一实施例中承载基板修边后的结构图。
图中:10、衬底;11、器件面;111、中心区域;112、边缘区域;113、电路层;12、背面;13、台阶面;20、支撑层;30、氧化层;40、承载基板;50、研磨盘;51、研磨头;60、旋转盘;61、喷管;70、基板台阶。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
在本发明中,需要说明的是,如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等,其所指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,如出现术语“第一”、“第二”仅用于描述和区分目的,而不能理解为指示或暗示相对重要性。
在背照式技术(BSI)的工艺步骤中,会将晶片键合在一起,再进行最后的修边处理(Edge Trim)后形成器件成品。本申请提供的半导体结构的制备方法,可应用于背照式技术(BSI)的工艺步骤中,以提高成品良率。具体来说,在进行最后的修边处理(Edge Trim)之前,本申请提供的半导体结构的制备方法,可充分去除残余的氧化层,大大提升修边处理(Edge Trim)的效果,从而提高成品的良率。
请参阅图1,图1是本发明实施例的半导体结构的制备方法,该制备方法可以对上述半导体结构进行制备。制备方法可以包括如下步骤:
步骤S10、提供一衬底,衬底具有中心区域以及边缘区域。
步骤S20、在边缘区域形成台阶面。
步骤S30、在衬底上依次形成支撑层及氧化层,支撑层覆盖台阶面的表面及侧壁,氧化层覆盖衬底的中心区域以及支撑层;
步骤S40、提供承载基板,将中心区域的氧化层与承载基板的键合面进行键合;
步骤S50、减薄衬底,以露出侧壁上的支撑层;
步骤S60、依次去除侧壁上的支撑层及氧化层,以形成半导体结构。
请参阅图2,在本发明一实施例中,衬底10可以为任意适于形成半导体器件的材料,例如为碳化硅、氮化镓、氮化铝、氮化铟、磷化铟、砷化镓、硅锗、蓝宝石、硅片或者其它III/V化合物形成的半导体材料等,还包括这些半导体材料构成的叠层结构,或者为绝缘体上硅、绝缘体上层叠硅、绝缘体上锗化硅以及绝缘体上锗等。在本实施例中,衬底10例如选择硅片。衬底10上可具有器件面11以及背面12,器件面11上可形成电路层113,背面12可设置为在衬底10中与该器件面11相对的面。
请参阅图2,在本发明一实施例中,衬底10可具有中心区域111及边缘区域112,衬底10的中心区域111可与水平面平行,器件面11的边缘区域112可形成台阶面13,以提高后续衬底10减薄后的良率。具体来说,在衬底10与承载基板40进行键合时,与水平面平行的中心区域111受到承载基板40的支撑作用,在后续进行减薄时不易破裂。若边缘区域112为原始的弧形,边缘区域112将无法贴合承载基板40,导致承载基板40对边缘区域112的支撑作用极小,后续边缘区域112容易因为减薄时的压力产生破裂,从而导致整个衬底10无法继续使用。若边缘区域112形成台阶面13,在后续减薄时,即使台阶面13表面与衬底10背面之间的区域发生破裂问题,也可在后续减薄时被去除,不会对剩余的衬底10产生影响,提高后续衬底10减薄后的良率。
请参阅图3,在本发明一实施例中,形成上述台阶面13的步骤可包括沿着器件面11向着背面12的方向,去除边缘区域112的部分厚度的衬底10,以形成台阶面13。此部分厚度D可基于实际需求进行设定,大大降低后续减薄时破裂的边缘区域112影响到剩余衬底10的概率。进一步来说,去除边缘区域112的部分厚度的衬底10所采用的工艺步骤可以采用湿法刻蚀工艺、化学机械抛光工艺或者其他工艺中的一种或几种。
在本实施例中,去除边缘区域112的部分厚度的衬底10采用湿法刻蚀工艺。湿法刻蚀工艺所采用的刻蚀溶液可以是硝酸、磷酸、氢氟酸中的一种或几种。
请参阅图3及图6,在本发明一实施例中,在边缘区域112形成台阶面13后,可在器件面11上依次形成支撑层20及氧化层30,以使支撑层20覆盖台阶面13的侧壁,且支撑层20支撑着侧壁上的氧化层30。后续可通过去除支撑层20,以使侧壁上的氧化层30失去支撑,便于充分去除氧化层30,大大提升后续修边处理(Edge Trim)的效果,从而提高成品的良率。
具体来说,上述支撑层及氧化层的形成步骤可包括:
步骤S31、在衬底上形成支撑层,支撑层覆盖衬底的中心区域及台阶面;
步骤S32、去除中心区域的支撑层,以保留台阶面的支撑层;
步骤S33、在衬底上形成氧化层,氧化层覆盖衬底的中心区域及台阶面的支撑层。
请参阅图3,在本发明一实施例中,在边缘区域112形成台阶面13后,可首先在衬底10上形成支撑层20,以使支撑层20覆盖衬底10的中心区域111及台阶面13。支撑层20可作为后续沉积的氧化层30的支撑层,后续通过去除支撑层20,以使侧壁上的氧化层30失去支撑,便于充分去除氧化层30。具体来说,该支撑层20可以是氮化硅层、氮氧化硅层或者其他氮化物。支撑层20的形成步骤可包括采用化学气相沉积、物理气相沉积、原子层沉积或热氧化工艺中的一种或几种工艺。支撑层20沉积的厚度可以是350nm-380nm。
请参阅图4,在本发明一实施例中,在衬底10上形成支撑层20后,可去除衬底10的中心区域111的支撑层20,以保留台阶面13的支撑层20,使得台阶面13的侧壁上的支撑层20可作为后续沉积的氧化层30的支撑层。具体来说,去除中心区域111的支撑层20的工艺步骤可包括采用化学机械研磨工艺(CMP)对中心区域111的支撑层20进行研磨处理,以去除中心区域111的支撑层20,使得剩下的支撑层20覆盖台阶面13的表面及侧壁。后续制程中,氧化层30可覆盖中心区域111的表面,以形成衬底10的键合面。并且,氧化层30可覆盖剩下的支撑层20,以使支撑层20支撑着氧化层30。
请参阅图5,具体来说,采用化学机械研磨工艺(CMP)对中心区域111的支撑层20进行研磨处理时,可采用研磨单元对中心区域111的支撑层20进行研磨切削。研磨单元包括可旋转的研磨盘50及可被驱动旋转的研磨头51。研磨时,衬底10固定在研磨盘50上,研磨头51与衬底10的中心区域111接触,随着研磨头51的自转以及研磨盘50的转动,研磨头51可均匀磨除衬底10的中心区域111的部分位置,形成衬底10上的台阶。通过调整研磨头51相对研磨盘50的位置,可使研磨头51逐渐磨除衬底10的中心区域111所有位置的支撑层20。
请参阅图6,在本发明一实施例中,在去除中心区域111的支撑层20后,可在衬底10上形成氧化层30,以使氧化层30覆盖衬底10的中心区域111及台阶面13的支撑层20。具体来说,中心区域111的氧化层30可作为衬底10的键合面。并且,氧化层30可覆盖台阶面13上的支撑层20,以使支撑层20支撑氧化层30。该氧化层30可以是氧化硅、氮氧化硅或者其他氧化物。氧化层30的形成步骤可包括采用化学气相沉积、物理气相沉积、原子层沉积或热氧化工艺中的一种或几种工艺。进一步来说,在器件面11上形成氧化层30后,还可以采用化学机械研磨工艺(CMP)对氧化层30进行平坦化处理,以提高氧化层30的平坦度,形成具有平滑表面的氧化层30,从而后续可提高承载基板40与氧化层30的贴合度,最终提高氧化层30与承载基板40的键合面的键合强度。
请参阅图5,具体来说,采用化学机械研磨工艺(CMP)对氧化层30进行研磨处理时,可采用研磨单元对氧化层30进行研磨。研磨单元包括可旋转的研磨盘50及可被驱动旋转的研磨头51。研磨时,衬底10固定在研磨盘50上,研磨头51与衬底10上的氧化层30接触,随着研磨头51的自转以及研磨盘50的转动,研磨头51可均匀磨削衬底10上的氧化层30,以提高氧化层30的平坦度,形成具有平滑表面的氧化层30。
请参阅图7,在本发明一实施例中,在衬底10上依次形成支撑层20及氧化层30后,可提供承载基板40,以将中心区域111的氧化层30与承载基板40的键合面进行键合。承载基板40可以是为硅、锗、锗化硅、砷化镓本、玻璃、蓝宝石或者其他材料。承载基板40的键合面可形成一层氧化物。该氧化物可以是氧化硅、氮氧化硅或者其他氧化物。承载基板40表面的氧化物的形成方法可包括采用化学气相沉积、物理气相沉积、原子层沉积或热氧化工艺中的一种或几种工艺。
请参阅图7,进一步来说,在承载基板40上形成一层氧化物后,还可以采用化学机械研磨工艺(CMP)对承载基板40表面的氧化物进行平坦化处理,以提高承载基板40表面的氧化物的平坦度,使承载基板40上形成一层具有平滑表面的氧化物,从而后续可提高承载基板40的氧化物与衬底10的氧化层30的贴合度,最终提高衬底10的氧化层30与承载基板40的键合面的键合强度。具体来说,将中心区域111的氧化层30与承载基板40的键合面进行键合的工艺可包括,将衬底10倒置,使中心区域111的氧化层30与承载基板40的键合面接触,接着采用任意键合工艺将中心区域111的氧化层30与承载基板40的键合面键合至一起。其中,键合工艺可以是阳极键合、直接键合、低温键合、中间层键合或黏合剂键合中的至少一种。
在本发明一实施例中,在将中心区域111的氧化层30与承载基板40的键合面进行键合后,还可对键合后的衬底10以及承载基板40进行退火处理,以提高键合强度。具体来说,退火气氛可以是氮气、氧气、氩气或者其他惰性气体。退火温度可以是100度至400度之间,退火时间可以是在2小时至10小时之间。
请参阅图8,在本发明一实施例中,在退火处理提高键合强度后,可沿着背面12向着器件面11的方向减薄衬底10,直至露出侧壁上的支撑层20。具体来说,通过减薄衬底10来露出侧壁上的支撑层20后,可方便后续去除支撑层20,以使侧壁上的氧化层30失去支撑,便于充分去除氧化层30。减薄衬底10的步骤可以包括采用化学机械研磨工艺对衬底10的背面12进行研磨处理,以将衬底10减薄至预定厚度。预定厚度可设定为S,在保证露出侧壁上的支撑层20的基础上进行减薄即可。例如,预定厚度S可设定为台阶面13的侧壁厚度,从而在减薄时,可沿着衬底10的背面12向着器件面11的方向进行减薄,直至剩余台阶面13的侧壁厚度的衬底10。此时,台阶面13的侧壁上的支撑层20从台阶面13的侧壁以及外层覆盖的氧化层30之间露出,方便后续去除支撑层20。
请参阅图8,在本发明一实施例中,露出侧壁上的支撑层20后,可首先去除侧壁上的支撑层20。去除侧壁上的支撑层20的步骤包括采用湿法刻蚀工艺对支撑层20进行刻蚀,以去除侧壁上的支撑层20。具体来说,湿法刻蚀工艺选用的溶液可以包括磷酸、硝酸、氢氟酸中的一种或几种。在本实施例中,采用磷酸对支撑层20进行湿法刻蚀。磷酸溶液的温度范围可为130度-180度,磷酸溶液的浓度范围可为92%-96%。刻蚀的厚度可为台阶面13的侧壁的厚度,以去除台阶面13的侧壁上的支撑层20。从而,侧壁上的氧化层30会失去支撑层20的支撑,便于充分去除氧化层30。
请参阅图9、图10及图11,在本发明一实施例中,在去除侧壁上的支撑层20后,可去除侧壁上的氧化层30。去除侧壁上的氧化层30的步骤包括采用湿法清洗工艺对氧化层30进行清洗,以去除侧壁上的氧化层30。湿法清洗工艺选用的溶液可以是去离子水、过氧化氢、氨水中的一种或几种。在本实施例中,采用去离子水对侧壁上的氧化层30进行清洗。清洗时可将键合后的承载基板40固定在旋转盘60上,采用高压喷管61向着台阶面13的侧壁喷洒去离子水,以清洗去除侧壁上的氧化层30。随着旋转盘60的转动,去离子水可全面清洗侧壁的周圈,以充分去除侧壁上的氧化层30。
请参阅图12,在本发明一实施例中,在去除侧壁上的氧化层30后,可正常进行后续的修边处理(Edge Trim),以形成半导体结构。此时,不会存在侧壁上的氧化物残留来影响修边效果,从而可提高成品的良率。此修边处理可采用化学机械研磨工艺(CMP)来进行修边处理。具体来说,在去除侧壁上的氧化层30后,承载基板40的表面还存在一些氧化层30,可采用化学机械研磨工艺(CMP)继续去除承载基板40表面的氧化层30,并沿着承载基板40的厚度方向去除部分厚度的承载基板40,形成承载基板40上的基板台阶70,以完成修边,形成半导体结构。例如,采用如图5中的研磨单元对承载基板40的边缘部分进行研磨切削。研磨单元包括可旋转的研磨盘50及可被驱动旋转的研磨头51。研磨时,键合后的承载基板40固定在研磨盘50上,研磨头51与承载基板40的边缘部分接触,随着研磨头51的自转以及研磨盘50的转动,研磨头51可均匀磨除承载基板40的边缘一圈,形成承载基板40上的基板台阶70。最终,修边处理达到质量目标后,可形成所需的半导体结构。
请参阅图6,本发明还提供了一种半导体结构,采用上述的半导体结构的制备方法形成,该半导体结构包括衬底10。衬底10可以为任意适于形成半导体器件的材料,例如为碳化硅、氮化镓、氮化铝、氮化铟、磷化铟、砷化镓、硅锗、蓝宝石、硅片或者其它III/V化合物形成的半导体材料等,还包括这些半导体材料构成的叠层结构,或者为绝缘体上硅、绝缘体上层叠硅、绝缘体上锗化硅以及绝缘体上锗等。衬底10具有器件面11及背面12,器件面11上可形成电路层113,背面12可设置为在衬底10中与该器件面11相对的面。衬底10具有中心区域111以及边缘区域112。该边缘区域112形成有台阶面13。在后续减薄时,此台阶面13表面与衬底10背面之间的区域即使发生破裂问题,也可在减薄时被去除,不会对剩余的衬底10产生影响,提高后续衬底10减薄后的良率。
请参阅图6,器件面11上可依次形成支撑层20以及氧化层30。该支撑层20可以是氮化硅、氮氧化硅或者其他氮化物。支撑层20沉积的厚度可以是350nm-380nm。该氧化层30可以是氧化硅、氮氧化硅或者其他氧化物。支撑层20覆盖台阶面13的表面及侧壁上,氧化层30覆盖衬底10的中心区域111以及支撑层20,以使支撑层20支撑着侧壁上的氧化层30。后续通过去除支撑层20,以使侧壁上的氧化层30失去支撑,便于充分去除氧化层30,大大提升后续修边处理(Edge Trim)的效果,从而提高成品的良率。
请参阅图7,衬底10上中心区域111的氧化层30可与承载基板40的键合面相键合,形成键合结构。承载基板40可以是为硅、锗、锗化硅、砷化镓本、玻璃、蓝宝石或者其他材料。承载基板40的键合面上可形成一层氧化层30。该氧化层30可以是氧化硅、氮氧化硅或者其他氧化物。
请参阅图8,键合后可从衬底10的背面减薄,以暴露出侧壁上的支撑层20。去除支撑层20后,可使侧壁上的氧化层30失去支撑,便于充分去除氧化层30。从而不会存在侧壁上的氧化物残留来影响修边效果,可提高成品的良率。
请参阅图9,在去除侧壁上的支撑层20后,可去除侧壁上的氧化层30。在去除侧壁上的氧化层30后,可继续去除承载基板40表面的氧化层30,并沿着承载基板40的厚度方向去除部分厚度的承载基板40,形成承载基板40上的基板台阶70,以完成修边,形成半导体结构。
综上,本发明提供了一种半导体结构的制备方法以及半导体结构,在衬底的台阶面的侧壁上依次形成支撑层以及氧化层,从而支撑层支撑着侧壁上的氧化层。其意想不到的效果是,在衬底与承载基板键合后,减薄衬底可暴露出侧壁上的支撑层,去除支撑层后可使侧壁上的氧化层失去支撑,便于充分去除氧化层。不会存在侧壁上的氧化物残留来影响修边效果,可提高成品的良率。并且,衬底边缘区域的台阶面可大大减少衬底破裂问题,提高后续衬底减薄后的良率。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明,本领域技术人员应当理解,本申请中所涉及的发明范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离所述发明构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案,例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
除说明书所述的技术特征外,其余技术特征为本领域技术人员的已知技术,为突出本发明的创新特点,其余技术特征在此不再赘述。

Claims (8)

1.一种半导体结构的制备方法,其特征在于,包括:
提供一衬底,所述衬底具有中心区域以及边缘区域;
在所述衬底的边缘区域形成台阶面;
在所述衬底上依次形成支撑层及氧化层,所述支撑层覆盖所述台阶面的表面及侧壁,所述氧化层覆盖所述衬底的中心区域以及所述支撑层;
提供承载基板,将所述中心区域的氧化层与所述承载基板的键合面进行键合后,减薄所述衬底,以露出所述侧壁上的支撑层;
依次去除所述侧壁上的支撑层及氧化层,以形成半导体结构。
2.根据权利要求1所述的一种半导体结构的制备方法,其特征在于,形成所述台阶面的步骤包括去除所述边缘区域的部分厚度的衬底,以形成所述台阶面。
3.根据权利要求1所述的一种半导体结构的制备方法,其特征在于,形成所述支撑层及所述氧化层的步骤包括:
在所述衬底上形成支撑层,所述支撑层覆盖所述衬底的中心区域及所述台阶面;
去除所述中心区域的支撑层,以保留所述台阶面的支撑层;
在所述衬底上形成氧化层,所述氧化层覆盖所述衬底的中心区域及所述台阶面的支撑层。
4.根据权利要求3所述的一种半导体结构的制备方法,其特征在于,去除所述中心区域的支撑层的步骤包括采用化学机械研磨工艺对所述中心区域的支撑层进行研磨处理,以去除所述中心区域的支撑层。
5.根据权利要求1所述的一种半导体结构的制备方法,其特征在于,减薄所述衬底的步骤包括采用化学机械研磨工艺对所述衬底进行研磨处理,以将所述衬底减薄至预定厚度。
6.根据权利要求1所述的一种半导体结构的制备方法,其特征在于,去除所述侧壁上的支撑层的步骤包括采用湿法刻蚀工艺对所述支撑层进行刻蚀,以去除所述侧壁上的支撑层。
7.根据权利要求1所述的一种半导体结构的制备方法,其特征在于,去除所述侧壁上的氧化层的步骤包括采用湿法清洗工艺对所述氧化层进行清洗,以去除所述侧壁上的氧化层。
8.一种半导体结构,由权利要求1至权利要求7任一所述半导体结构的制备方法制备而成,其特征在于,包括:
衬底,具有中心区域以及边缘区域;
台阶面,位于所述衬底的边缘区域;
氧化层,覆盖所述衬底的中心区域及所述支撑层;以及
承载基板,所述中心区域的氧化层与所述承载基板的键合面键合。
CN202410718627.4A 2024-06-05 2024-06-05 一种半导体结构及其制备方法 Active CN118299394B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410718627.4A CN118299394B (zh) 2024-06-05 2024-06-05 一种半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410718627.4A CN118299394B (zh) 2024-06-05 2024-06-05 一种半导体结构及其制备方法

Publications (2)

Publication Number Publication Date
CN118299394A CN118299394A (zh) 2024-07-05
CN118299394B true CN118299394B (zh) 2024-08-20

Family

ID=91676653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410718627.4A Active CN118299394B (zh) 2024-06-05 2024-06-05 一种半导体结构及其制备方法

Country Status (1)

Country Link
CN (1) CN118299394B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118983275B (zh) * 2024-10-17 2025-02-07 长鑫科技集团股份有限公司 半导体结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430276A (zh) * 2020-04-24 2020-07-17 武汉新芯集成电路制造有限公司 多晶圆堆叠修边方法
CN115881622A (zh) * 2023-01-29 2023-03-31 合肥晶合集成电路股份有限公司 一种晶圆键合的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352902B2 (ja) * 1997-02-21 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
US6841848B2 (en) * 2003-06-06 2005-01-11 Analog Devices, Inc. Composite semiconductor wafer and a method for forming the composite semiconductor wafer
KR20150092675A (ko) * 2014-02-05 2015-08-13 삼성전자주식회사 반도체 소자의 제조 방법
CN106328662A (zh) * 2015-07-02 2017-01-11 中芯国际集成电路制造(上海)有限公司 半导体结构、半导体器件及其形成方法
CN112071746B (zh) * 2020-09-16 2023-12-22 武汉新芯集成电路制造有限公司 晶圆键合方法
CN114496727A (zh) * 2021-12-28 2022-05-13 长江存储科技有限责任公司 集成电路组件及其制作方法
CN117690943B (zh) * 2024-01-31 2024-06-04 合肥晶合集成电路股份有限公司 一种图像传感器的制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430276A (zh) * 2020-04-24 2020-07-17 武汉新芯集成电路制造有限公司 多晶圆堆叠修边方法
CN115881622A (zh) * 2023-01-29 2023-03-31 合肥晶合集成电路股份有限公司 一种晶圆键合的方法

Also Published As

Publication number Publication date
CN118299394A (zh) 2024-07-05

Similar Documents

Publication Publication Date Title
JP3352896B2 (ja) 貼り合わせ基板の作製方法
CN104658927B (zh) 半导体晶片的键合减薄优化方法
TWI588914B (zh) Transparent SOI wafer manufacturing method
CN118299394B (zh) 一种半导体结构及其制备方法
US6090688A (en) Method for fabricating an SOI substrate
US7960225B1 (en) Method of controlling film thinning of semiconductor wafer for solid-state image sensing device
JPH10223497A (ja) 貼り合わせ基板の作製方法
JP5233111B2 (ja) 貼り合わせsoiウェーハの製造方法
JP2000031099A (ja) 半導体ウエーハの製造方法
JP3904943B2 (ja) サファイアウエハーの加工方法及び電子装置の製造方法
JP3352902B2 (ja) 貼り合わせ基板の作製方法
JP2010263084A (ja) Soiウェーハの製造方法
JPH08107091A (ja) Soi基板の製法
KR20040060990A (ko) 접합 웨이퍼의 제조 방법
JP2588326B2 (ja) 半導体ウエーハの製造方法
JP4232148B2 (ja) 貼り合わせ基板の製造方法
JP4581349B2 (ja) 貼合せsoiウェーハの製造方法
CN108565333B (zh) 一种双面带电极的超薄晶片及其制备方法
JP3945130B2 (ja) 張り合わせ誘電体分離ウェーハの製造方法
JP2003151939A (ja) Soi基板の製造方法
US20100144119A1 (en) Method of producing bonded wafer
JP3584824B2 (ja) 高平坦度半導体ウェーハおよびその製造方法
JP2002043257A (ja) ワークの研磨方法
JPH05226464A (ja) 貼り合わせ誘電体分離ウェーハの製造方法
CN110534423B (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant