CN117790424A - 扇出型封装结构和扇出型封装结构的制备方法 - Google Patents

Abstract

本发明提供了一种扇出型封装结构和扇出型封装结构的制备方法，涉及半导体封装技术领域，该扇出型封装结构包括扇出布线基底层、至少一个第一芯片、至少一个第二芯片、至少一个伪结构芯片和塑封体，首先实现第一芯片、第二芯片以及伪结构芯片的贴装，使得第一芯片、第二芯片以及伪结构芯片均贴装在扇出布线基底层上，第一芯片和第二芯片沿第一方向并排间隔设置，然后利用塑封体实现包覆保护。通过设置伪结构芯片，且伪结构芯片沿第一方向贴设在扇出布线基底层上，一方面能够起到支撑扇出布线基底层的作用，提升器件的结构强度，压合扇出布线基底层以防止发生翘曲，另一方面伪结构芯片还能够对扇出布线基底层进行散热，提升器件的散热性能。

Description

扇出型封装结构和扇出型封装结构的制备方法

技术领域

本发明涉及半导体封装技术领域，具体而言，涉及一种扇出型封装结构和扇出型封装结构的制备方法。

背景技术

现有技术中，BGA焊球阵列封装（Ball Grid Array Package）封装结构广泛应用于半导体行业中。一般采用BGA封装结构需要通过贴装散热盖实现散热，其要求散热盖满足散热，然而随着算力需求的提升需要多个芯片集成从而提升其算力，传统BGA封装散热结构，采用倒装芯片贴装，受倒装芯片面积限制，从而导致其布输入/输出凸点限制。

进一步地，出现了采用扇出型封装技术进行芯片重构布线以及增加输入/输出凸点，提升其芯片性能，然而经发明人调研发现，传统单颗芯片进行扇出型封装结构，其芯片区域通常较芯片范围更大，需要占据一定的散热盖底部尺寸空间，无法实现排布更多的扇出型封装产品，集成度同样收到影响。此外，常规的多芯片封装结构则难以解决翘曲、散热的问题。

发明内容

本发明的目的包括，例如，提供了一种扇出型封装结构和扇出型封装结构的制备方法，其能够实现多芯片扇出封装，提升器件集成度，同时能够有效解决芯片之间布线层的翘曲问题，并提升了散热性能。

本发明的实施例可以这样实现：

第一方面，本发明提供一种扇出型封装结构，包括：

扇出布线基底层；

至少一个第一芯片，所述第一芯片贴装在所述扇出布线基底层上；

至少一个第二芯片，所述第二芯片贴装在所述扇出布线基底层上，并与所述第一芯片并排间隔设置；

伪结构芯片，所述伪结构芯片贴装在所述扇出布线基底层上，且所述伪结构芯片设置在所述第一芯片和所述第二芯片的同一侧，并同时与所述第一芯片和所述第二芯片相间隔；

塑封体，所述塑封体设置在所述扇出布线基底层上，并包覆在所述第一芯片、所述第二芯片以及所述伪结构芯片外；

其中，第一芯片和所述第二芯片沿第一方向排布在所述扇出布线基底层上，所述扇出布线基底层同时与所述第一芯片和所述第二芯片电连接，所述伪结构芯片沿所述第一方向贴设在所述扇出布线基底层上，且所述伪结构芯片用于支撑所述扇出布线基底层，并对所述扇出布线基底层进行散热。

在可选的实施方式中，所述伪结构芯片的两端分别与所述第一芯片和所述第二芯片相背的两侧边缘相平齐。

在可选的实施方式中，所述伪结构芯片贴合在所述扇出布线基底层的一侧还设置有静电柱，所述静电柱延伸至所述扇出布线基底层，以消除所述扇出布线基底层上的静电并将所述扇出布线基底层的热量传导至所述伪结构芯片。

在可选的实施方式中，所述扇出型封装结构还包括基板和散热盖，所述扇出布线基底层远离所述塑封体的一侧设置在所述基板上，所述散热盖的中部贴合于所述塑封体远离所述扇出布线基底层的一侧，所述散热盖的边缘贴合于所述基板。

在可选的实施方式中， 所述塑封体远离所述扇出布线基底层的一侧设置有散热胶层，所述散热盖通过所述散热胶层贴合在所述塑封体的表面。

在可选的实施方式中，所述第一芯片和所述第二芯片相对于所述扇出布线基底层的高度小于或等于所述塑封体的厚度，以使所述塑封体包覆或露出所述第一芯片和所述第二芯片的表面。

在可选的实施方式中，所述塑封体完全贴合于所述散热盖，所述第一芯片、所述第二芯片以及所述伪结构芯片均设置于所述扇出布线基底层的芯片区域，且所述第一芯片、所述第二芯片以及所述伪结构芯片的边缘与所述芯片区域的边缘相重叠，所述芯片区域的面积Sb为所述塑封体的顶侧面积Sc的4/5-1。

在可选的实施方式中，所述塑封体的侧壁与所述扇出布线基底层的侧壁平齐，所述芯片区域的边缘与所述塑封体的侧壁之间的距离在10μm以上。

在可选的实施方式中，所述基板上还设置有被动元器件，所述散热盖罩设在所述被动元器件外。

第二方面，本发明提供一种扇出型封装结构的制备方法，用于制备如前述实施方式任一项所述的扇出型封装结构，所述制备方法包括：

沿重构晶圆区在载具上贴至少一个第一芯片、至少一个第二芯片和至少一个伪结构芯片；

在载具上塑封形成塑封体，该塑封体包覆在第一芯片、第二芯片和伪结构芯片外；

在所述塑封体的表面形成扇出布线基底层，其中所述扇出布线基底层内形成多个芯片区域，所述第一芯片、所述第二芯片以及所述伪结构芯片的边缘与所述芯片区域的边缘相重叠；

沿切割道切割所述扇出布线基底层和所述塑封体，形成芯片模块。

在可选的实施方式中，所述扇出布线基底层包括多个相互接合的扇出区域，所述芯片区域位于所述扇出区域内，且所述切割道位于所述扇出区域并与所述芯片区域相间隔，且所述切割道围设形成一布线区域，所述布线区域的边缘位于所述芯片区域的边缘和所述扇出区域的边缘之间。

在可选的实施方式中，所述扇出区域的面积Sa为所述芯片区域的面积Sb的5/4-5倍。

在可选的实施方式中，所述芯片区域的面积Sb为所述布线区域的面积Sc的4/5-1倍。

在可选的实施方式中，所述芯片区域的边缘与所述布线区域的边缘之间的距离在10μm以上。

在可选的实施方式中，相邻两个所述布线区域之间设置有两个切割道。

在可选的实施方式中，沿重构晶圆区在载具上贴第一芯片、第二芯片和伪结构芯片的步骤之后，所述制备方法还包括：

在所述重构晶圆区的边缘贴装应力伪芯片。

在可选的实施方式中，沿切割道切割所述扇出布线基底层和所述塑封体的步骤之后，所述制备方法还包括：

在基板上贴装所述芯片模块，其中所述扇出布线基底层远离所述塑封体的一侧设置在所述基板上；

在所述塑封体远离所述扇出布线基底层的一侧贴合散热盖，所述散热盖的边缘贴合于所述基板。

在可选的实施方式中，在沿切割道切割所述扇出布线基底层和所述塑封体的步骤之前，所述制备方法还包括：

研磨所述塑封体，以露出所述第一芯片、所述第二芯片和所述伪结构芯片的表面；

剥离所述载具。

本发明实施例的有益效果包括，例如：

本发明实施例提供的扇出型封装结构及其制备方法，首先利用扇出工艺，实现第一芯片、第二芯片以及伪结构芯片的贴装，使得第一芯片、第二芯片以及伪结构芯片均贴装在扇出布线基底层上，其中第一芯片和第二芯片沿第一方向并排间隔设置，且伪结构芯片位于第一芯片和第二芯片的同侧，并同时与第一芯片和第二芯片相间隔，然后利用塑封体实现包覆保护。通过设置伪结构芯片，且伪结构芯片沿第一方向贴设在扇出布线基底层上，一方面能够起到支撑扇出布线基底层的作用，提升器件的结构强度，压合扇出布线基底层以防止第一芯片和第二芯片下方的扇出布线基底层发生翘曲，另一方面伪结构芯片还能够对扇出布线基底层进行散热，提升器件的散热性能。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为现有技术中提供的多芯片扇出型封装结构的示意图；

图2为本发明实施例提供的扇出型封装结构的第一剖面结构示意图；

图3为本发明实施例提供的扇出型封装结构的俯视图；

图4为本发明实施例提供的扇出型封装结构的第二剖面结构示意图；

图5为本发明其他较佳的实施例中扇出型封装结构的剖面示意图；

图6至图12为本发明实施例提供的扇出型封装结构的制备方法的工艺流程图。

图标：100-扇出型封装结构；110-扇出布线基底层； 120-第一芯片；130-第二芯片；140-伪结构芯片；141-静电柱；150-塑封体；151-散热胶层；160-基板；161-点胶层；163-被动元器件；170-散热盖；180-重构晶圆区；181-应力伪芯片；200-载具；210-切割道；230-定位线路层。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

正如背景技术中所公开的，现有的扇出型封装器件，其在需要利用散热盖进行散热时，都是采用的单芯片结构，即单个芯片下方布置扇出区，扇出区内布线，然而，该方式存在以下缺陷（参见图1）：

第一，由于布线的结构特殊性，布线区域较大，导致整个扇出结构尺寸较大。此时如若想提升散热盖下方的芯片数量，只能将多个单芯片扇出结构并列间隔堆积，无疑也增大了散热盖的尺寸，并使得整体倒装结构占用面积更大，不利于器件集成度的提升。

第二，传统芯片扇出设计，其单颗芯片需要扇出更多的扇出区域，而当其采用多颗芯片设计时，其散热盖需要设计更大的尺寸。并且在设计散热胶层时，散热胶层覆盖在芯片背面，相邻芯片之间具有间隙，导致接触的散热区域面积较小。

第三，常规的散热胶层背面粘接铟散热片，然而使用铟材料作为散热片时需要进行回流焊，因此需要使用助焊剂。但是由于助焊剂有挥发性，且铟散热片的熔点较低，故助焊剂在回流过程中的过程中会不断释放出气体，助焊剂挥发的气体会排挤熔化后的散热片，导致形成的混合物溢出至相邻芯片结构之间的间隙，对芯片结构造成影响。同时混合物溢出太多，会导致芯片和散热盖中间产生大量空洞，影响其产品散热性性能。且混合物溢出至元器件焊接结构之间，容易导致元器件电性失效。

第四，现有的多芯片封装结构，仅仅是将多个芯片间隔后封装在一起，难以解决重构晶圆后介质材料带来的翘曲、散热的问题。而由于晶圆翘曲，在多个芯片集成做扇出结构进行植球后，会导致焊球供电性能受到影响。并且，常规的扇出型封装结构，在重构晶圆进行切割时，切割道布局不当，采用单次切割，容易导致边缘布线层与介质层拉扯分层，影响芯片性能。

为了解决上述问题，本发明实施例提供了一种新型的扇出型封装结构及其制备方法，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。

请参考图2和图3，本实施例提供了一种扇出型封装结构100，其能够实现多芯片扇出封装，提升器件集成度，同时能够有效解决芯片之间布线层的翘曲问题，并提升了散热性能。

本发明实施例提供的扇出型封装结构100，包括扇出布线基底层110、至少一个第一芯片120、至少一个第二芯片130、至少一个伪结构芯片140和塑封体150，第一芯片120贴装在扇出布线基底层110上；第二芯片130贴装在扇出布线基底层110上，并与第一芯片120并排间隔设置；伪结构芯片140贴装在扇出布线基底层110上，且伪结构芯片140设置在第一芯片120和第二芯片130的同一侧，并同时与第一芯片120和第二芯片130相间隔；塑封体150设置在扇出布线基底层110上，并包覆在第一芯片120、第二芯片130以及伪结构芯片140外；其中，第一芯片120和第二芯片130沿第一方向排布在扇出布线基底层110上，扇出布线基底层110同时与第一芯片120和第二芯片130电连接，伪结构芯片140沿第一方向贴设在扇出布线基底层110上，且伪结构芯片140用于支撑扇出布线基底层110，并对扇出布线基底层110进行散热。

在本实施例中，扇出布线基底层110包括多层介质层和多层布线层，并且在扇出布线基底层110远离塑封体150的一侧还形成有焊球，通过焊球与外部实现电气连接。其中，扇出布线基底层110的基本结构和工艺步骤可以参考现有的扇出型封装工艺。

需要说明的是，本实施例中第一芯片120，第二芯片130以及伪结构芯片140均可以是一个或多个，当第一芯片120和第二芯片130为多个时，多个第一芯片120可以分设在伪结构芯片140的两侧，多个第二芯片130可以分设在伪结构芯片140的两侧。本实施例中以第一芯片120、第二芯片130以及伪结构芯片140均为单个为例进行说明，其中第一芯片120和第二芯片130的芯片类型可以相同，也可以不同。

本实施例中首先利用扇出工艺，实现第一芯片120、第二芯片130以及伪结构芯片140的贴装，使得第一芯片120、第二芯片130以及伪结构芯片140均贴装在扇出布线基底层110上，其中第一芯片120和第二芯片130沿第一方向并排间隔设置，且伪结构芯片140位于第一芯片120和第二芯片130的同侧，并同时与第一芯片120和第二芯片130相间隔，然后利用塑封体150实现包覆保护。通过设置伪结构芯片140，且伪结构芯片140沿第一方向贴设在扇出布线基底层110上，一方面能够起到支撑扇出布线基底层110的作用，提升器件的结构强度，压合扇出布线基底层110以防止第一芯片120和第二芯片130下方的扇出布线基底层110发生翘曲，同时也保证了后续植球后焊球的供电性能。另一方面伪结构芯片140还能够对扇出布线基底层110进行散热，提升器件的散热性能。

值得注意的是，本实施例中第一方向，指的是第一芯片120的中心和第二芯片130的中心连线的方向，第一方向能够表征第一芯片120和第二芯片130的布置方向，并且能够表征伪结构芯片140的长边方向，通过将伪结构芯片140沿第一方向布置，能够实现在第一方向上防止扇出型布线基底层和塑封体150发生翘曲，避免第一芯片120和第二芯片130的结构受到影响。

还需要说明的是，由于第一芯片120和第二芯片130均进行塑封处理，因此第一芯片120和第二芯片130之间的间隙为塑封料填充颗粒直径的3倍以上，以保证良好的塑封效果。

在本实施例中，伪结构芯片140的两端分别与第一芯片120和第二芯片130相背的两侧边缘相平齐。具体地，伪结构芯片140沿第一方向上的宽度等于第一芯片120、第二芯片130以及二者之间的间隙在第一方向上的宽度之和，能够通过伪结构芯片140在第一方向上的宽度划定有效的布线区域，即可以通过第一芯片120、第二芯片130以及伪结构芯片140来构建为需要进行扇出的有效区域，利用该区域来平衡晶圆结构应力。当然，在其他较佳的实施例中，伪结构芯片140在第一方向上的宽度可以大于第一芯片120、第二芯片130以及二者之间的间隙在第一方向上的宽度之和，从而将伪结构芯片140做的更宽，覆盖更多地芯片区域。

需要说明的是，本实施例中通过增设伪结构芯片140，还能够增大布线范围，由于伪结构芯片140自身并不具备电性功能，因此其下方区域均可以作为布线区域，故能够将设置布线层的芯片区域做的范围更广。

在一些实施例中，伪结构芯片140贴合在扇出布线基底层110的一侧还设置有静电柱141，静电柱141延伸至扇出布线基底层110，以消除扇出布线基底层110上的静电。具体地，伪结构芯片140为没有电性功能的假芯片，其材料为硅，可以在硅材料上制作氧化层后形成。该静电柱141可以是铜柱，该铜柱能够直接利用电镀方式形成在氧化层上，该铜柱能够与扇出布线基底层110上的焊盘接触，从而能够将扇出布线基底层110上的静电引导至伪结构芯片140，实现静电释放从而消除静电。同时，通过该静电柱141，能够将布线层中的寄生电感接入至伪结构芯片140。

在本发明其他较佳的实施例中，也可以无需在伪结构芯片140上不设置静电柱141，而直接将伪结构芯片140与扇出布线基底层110上的焊盘接触，其同样能够实现静电消除的作用。

在本实施例中，静电柱141还能够起到散热柱的作用，散热柱连接至伪结构芯片140实现热量的传递。通过设置散热柱，能够将扇出布线基底层110内产生的热量传导至伪结构芯片140进行散热，进一步提升散热效率。

参见图4和图5，在一些实施例中，扇出型封装结构100还包括基板160和散热盖170，扇出布线基底层110远离塑封体150的一侧设置在基板160上，散热盖170的中部贴合于塑封体150远离扇出布线基底层110的一侧，散热盖170的边缘贴合于基板160。具体地，散热盖170可以是金属盖，其贴合在塑封体150上，能够实现热量的传递，将第一芯片120、第二芯片130以及伪结构芯片140上的热量向外传递，提升散热效果。

需要说明的是，扇出布线基底层110、第一芯片120、第二芯片130、伪结构芯片140和塑封体150构成了芯片模块，该芯片模块单独制备，然后可以将芯片模块贴装在基板160上，具体可以将扇出布线基底层110底侧的焊球与基板160上的焊盘对应焊接，从而实现芯片模块的固定，然后点胶固定后再贴装散热盖170。

值得注意的是，本实施例中散热盖170的尺寸大于芯片模块的尺寸，即大于塑封体150的顶侧面积，从而确保重构的封装尺寸放置封装。具体地，散热盖170的边长在17-30.05mm之间，即尺寸在17mm*17mm到30.5mm*30.5mm之间，优选地，散热盖170的尺寸在24.8mm左右。而整个封装结构，即扇出型封装结构100的外围尺寸会大于散热盖170的尺寸，扇出型封装结构100的外围宽度可以在20-35mm之间，即扇出型封装结构100的外围尺寸在20mm*20mm到35mm*35mm之间，优选扇出型封装结构100的外围尺寸为25mm*25mm。在本实施例中，芯片模块周围设置有点胶层161，该点胶层161能够将芯片模块粘接固定在基板160上，并对底部焊接结构进行保护。

在本实施例中，第一芯片120和第二芯片130相对于扇出布线基底层110的高度小于或等于塑封体150的厚度，以使塑封体150包覆或露出第一芯片120和第二芯片130的表面。在一些实施例中，如图3，第一芯片120和第二芯片130完全包覆在塑封体150中，此时第一芯片120和第二芯片130相对于扇出布线基底层110的高度小于塑封体150的厚度，能够利用塑封体150对第一芯片120和第二芯片130起到更好的保护作用。

在本发明其他一些较佳的实施例中，参见图4，塑封体150会露出第一芯片120和第二芯片130的表面，具体可以通过研磨塑封体150将第一芯片120和第二芯片130的背面露出，此时第一芯片120和第二芯片130相对于扇出布线基底层110的高度等于塑封体150的厚度。在贴装散热盖170时，可以将散热盖170贴合在塑封体150和芯片背面，从而进一步提升导热效果，进而提升散热效果。

在本实施例中， 塑封体150远离扇出布线基底层110的一侧设置有散热胶层151，散热盖170通过散热胶层151贴合在塑封体150的表面。具体地，可以在散热盖170的内侧表面涂覆散热胶层151后直接贴装在塑封体150的表面，该散热胶层151能够起到导热和粘接固定的作用，保证散热盖170粘接稳定。并且，由于本实施例中是在整个塑封体150的表面进行散热胶层151的设置，塑封体150能够将第一芯片120和第二芯片130完全包覆在内，因此能够避免常规技术中混合物溢出至相邻芯片之间造成的问题。

需要说明的是，本实施例中散热盖170的边缘向着基板160折弯后贴合在基板160上，其也可以通过散热胶层151来实现粘接固定。

在本实施例中，塑封体150完全贴合于散热盖170，第一芯片120、第二芯片130以及伪结构芯片140均设置于扇出布线基底层110的芯片区域，且第一芯片120、第二芯片130以及伪结构芯片140的边缘与芯片区域的边缘相重叠，芯片区域的面积Sb为塑封体150的顶侧面积Sc的4/5-1。具体地，塑封体150的顶侧表面的尺寸即重构晶圆后的切割尺寸，即布线区域尺寸，而芯片区域则是由第一芯片120、第二芯片130以及伪结构芯片140共同确定，线路层的布置都在布线区域内，布线区域的面积相对现有技术更小，能够保证切割时不会切割到布线区域，保证了器件性能。

在本实施例中，塑封体150的侧壁与扇出布线基底层110的侧壁平齐，芯片区域的边缘与塑封体150的侧壁之间的距离在10μm以上，部分布线层会延伸至该区域。具体地，将芯片区域和塑封体150的顶侧表面所表征的布线区域进行位置划分，二者边缘优选留有40μm的间隙。

在本实施例中，基板160上还设置有被动元器件163，散热盖170罩设在被动元器件163外。具体地，该被动元器件163可以是电容、电感等，通过在基板160表面铁盒装被动元器件163，能够进一步提升整体器件的集成度，以集成更多的功能。

本发明实施例还提供了一种扇出型封装结构100的制备方法，用于制备前述的扇出型封装结构100，该制备方法包括：

S1：沿重构晶圆区180在载具200上贴第一芯片120、第二芯片130和伪结构芯片140。

参见图6，具体地，第一芯片120和第二芯片130的焊盘朝下贴装在该载具200上，在实际贴装芯片时，可以在载具200的表面涂覆UV胶层，然后按照预定位置贴装第一芯片120、第二芯片130和伪结构芯片140。其中，载具200可以是玻璃、氧化硅、金属等材料。

当然，在其他一些实施例中，此处也可以将第一芯片120和第二芯片130的焊盘朝上贴装在该载具200上，方便后续在焊盘和静电柱141上继续进行金属柱的生长。

在一些实施例中，参见图7，沿重构晶圆区180在载具200上贴第一芯片120、第二芯片130和伪结构芯片140的步骤之后，制备方法还包括：在重构晶圆区180的边缘贴装应力伪芯片181。具体地，在塑封之前，还在重构晶圆区180的边缘提前设置有多个应力伪芯片181，该应力伪芯片181无电性能，在重构晶圆的边缘能够起到减少晶圆应力的作用。并且，该应力伪芯片181的尺寸与在扇出区域的尺寸的20%-80%。

在其他一些较佳的实施例中，参见图8，也可以在面板（panel）上形成矩形的晶圆区，即完成面板级封装结构，形成矩形的重构晶圆区180，并在边缘贴装应力伪芯片181。其中，面板（panel）的尺寸可以在3000mm*3000mm以上。

S2：在载具200上塑封形成塑封体150。

具体地，参见图9，该塑封体150包覆在第一芯片120、第二芯片130和伪结构芯片140外。参见图10，在形成塑封体150后，其他较佳的实施例中也可以研磨塑封体150，以露出第一芯片120、第二芯片130和伪结构芯片140的表面，具体可以利用研磨轮对塑封体150进行表面研磨。

在塑封完成后，可以将载具200剥离。

S3：在塑封体150的表面形成扇出布线基底层110。

具体地，参加图11和图12，扇出布线基底层110内形成多个芯片区域，第一芯片120、第二芯片130以及伪结构芯片140的边缘与芯片区域的边缘相重叠。其中，扇出布线基底层110设置在第一芯片120和第二芯片130的焊盘侧。

在实际布线时，可以首先利用旋涂工艺在塑封体150的表面形成介质层，其介质材料可以是氮化硅、氮氧化硅、聚酰亚胺或苯并环丁烯等，然后将光罩覆盖在介质层上，利用曝光显影工艺形成图形层开口，然后利用电镀工艺形成静电柱141。然后重复旋涂、曝光显影和电镀工艺，形成具有多层介质层和多层布线层的扇出布线基底层110，最后在扇出布线基底层110上形成焊球。

需要说明的是，在布线时，需要按照预定的布线区域进行布线，即在扇出布线基底层110内形成多个布线层时都是在布线区域内实现。能够避免在芯片区域外布线而对后续切割工艺造成不良影响。

扇出布线基底层110包括多个相互接合的扇出区域A，芯片区域B位于扇出区域内，且切割道210位于扇出区域并与芯片区域相间隔，且切割道210围设形成一布线区域C，布线区域的边缘位于芯片区域的边缘和扇出区域的边缘之间。

值得注意的是，在完成扇出布线基底层110的制备后，即完成了重构晶圆的制备，此时的重构晶圆上被划分为了多个扇出区域，同时，在重构晶圆的边缘区域，还提前设置有多个应力伪芯片181，该应力伪芯片181无电性能，在重构晶圆的边缘能够起到减少晶圆应力的作用。并且，该应力伪芯片181的尺寸与在扇出区域的尺寸的20%-80%。

优选地，扇出区域A的面积Sa为芯片区域B的面积Sb的5/4-5倍，也就是说，能够提升芯片区域的平衡性，平衡晶圆结构应力，减小翘曲度。且芯片区域的面积Sb为布线区域C的面积Sc的4/5-1倍，其中布线区域是由切割道210确定的布线区域，其尺寸可以根据散热盖170的贴装尺寸进行定义。在实际切割后，该布线区域的尺寸与塑封体150的顶侧尺寸相同，即表征了芯片模块的尺寸。

进一步地，本实施例中，芯片区域的边缘与布线区域的边缘之间的距离在10μm以上。优选地，芯片区域的边缘与布线区域的边缘之间可以间隔40μm。

需要说明的是，在布线形成扇出布线基底层110时，可以在扇出区域额外布置定位线路，该定位线路可以与布线层相互独立，并外露于扇出布线基底层110的表面，从而方便后续切割时利用该定位线路进行定位。例如，可以在布线区域外增设定位线路层230，利用该定位线路层230能够实现切割道210的精准定位。

S5：沿切割道210切割扇出布线基底层110和塑封体150，形成芯片模块。

具体地，请继续参见图12、图1和图2，相邻两个布线区域之间设置有两个切割道210。也就是说，可以采用二次切割的方式来沿布线区域进行切割，从而能够减小切割道210的尺寸，避免切割道210过大，且能够避免一次切割产生的机械应力，导致边缘的布线层与介质层拉扯分层，保证了器件性能。当然，在本发明其他较佳的实施例中，也可以采用单个切割道210来实现切割，在此不作具体描述。

综上所述，本实施例提供的扇出型封装结构100及其制备方法，首先利用扇出工艺，实现第一芯片120、第二芯片130以及伪结构芯片140的贴装，使得第一芯片120、第二芯片130以及伪结构芯片140均贴装在扇出布线基底层110上，其中第一芯片120和第二芯片130沿第一方向并排间隔设置，且伪结构芯片140位于第一芯片120和第二芯片130的同侧，并同时与第一芯片120和第二芯片130相间隔，然后利用塑封体150实现包覆保护。通过设置伪结构芯片140，且伪结构芯片140沿第一方向贴设在扇出布线基底层110上，一方面能够起到支撑扇出布线基底层110的作用，提升器件的结构强度，压合扇出布线基底层110以防止第一芯片120和第二芯片130下方的扇出布线基底层110发生翘曲，另一方面伪结构芯片140还能够对扇出布线基底层110进行散热，提升器件的散热性能。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种扇出型封装结构，其特征在于，包括：

扇出布线基底层；

至少一个第一芯片，所述第一芯片贴装在所述扇出布线基底层上；

至少一个第二芯片，所述第二芯片贴装在所述扇出布线基底层上，并与所述第一芯片并排间隔设置；

至少一个伪结构芯片，所述伪结构芯片贴装在所述扇出布线基底层上，且所述伪结构芯片设置在所述第一芯片和所述第二芯片的同一侧，并同时与所述第一芯片和所述第二芯片相间隔；

塑封体，所述塑封体设置在所述扇出布线基底层上，并包覆在所述第一芯片、所述第二芯片以及所述伪结构芯片外；

其中，第一芯片和所述第二芯片沿第一方向排布在所述扇出布线基底层上，所述扇出布线基底层同时与所述第一芯片和所述第二芯片电连接，所述伪结构芯片沿所述第一方向贴设在所述扇出布线基底层上，且所述伪结构芯片用于支撑所述扇出布线基底层，并对所述扇出布线基底层进行散热。

2.根据权利要求1所述的扇出型封装结构，其特征在于，所述伪结构芯片的两端分别与所述第一芯片和所述第二芯片相背的两侧边缘相平齐。

3.根据权利要求1所述的扇出型封装结构，其特征在于，所述伪结构芯片贴合在所述扇出布线基底层的一侧还设置有静电柱，所述静电柱延伸至所述扇出布线基底层，以消除所述扇出布线基底层上的静电并将所述扇出布线基底层的热量传导至所述伪结构芯片。

4.根据权利要求1所述的扇出型封装结构，其特征在于，所述扇出型封装结构还包括基板和散热盖，所述扇出布线基底层远离所述塑封体的一侧设置在所述基板上，所述散热盖的中部贴合于所述塑封体远离所述扇出布线基底层的一侧，所述散热盖的边缘贴合于所述基板。

5.根据权利要求4所述的扇出型封装结构，其特征在于， 所述塑封体远离所述扇出布线基底层的一侧设置有散热胶层，所述散热盖通过所述散热胶层贴合在所述塑封体的表面。

6.根据权利要求4所述的扇出型封装结构，其特征在于，所述第一芯片和所述第二芯片相对于所述扇出布线基底层的高度小于或等于所述塑封体的厚度，以使所述塑封体包覆或露出所述第一芯片和所述第二芯片的表面。

7.根据权利要求4所述的扇出型封装结构，其特征在于，所述塑封体完全贴合于所述散热盖，所述第一芯片、所述第二芯片以及所述伪结构芯片均设置于所述扇出布线基底层的芯片区域，且所述第一芯片、所述第二芯片以及所述伪结构芯片的边缘与所述芯片区域的边缘相重叠，所述芯片区域的面积Sb为所述塑封体的顶侧面积Sc的4/5-1。

8.根据权利要求7所述的扇出型封装结构，其特征在于，所述塑封体的侧壁与所述扇出布线基底层的侧壁平齐，所述芯片区域的边缘与所述塑封体的侧壁之间的距离在10μm以上。

9.根据权利要求4所述的扇出型封装结构，其特征在于，所述基板上还设置有被动元器件，所述散热盖罩设在所述被动元器件外。

10.一种扇出型封装结构的制备方法，用于制备如权利要求1-9任一项所述的扇出型封装结构，其特征在于，所述制备方法包括：

沿重构晶圆区在载具上贴第一芯片、第二芯片和伪结构芯片；

在载具上塑封形成塑封体，该塑封体包覆在第一芯片、第二芯片和伪结构芯片外；

在所述塑封体的表面形成扇出布线基底层，其中所述扇出布线基底层内形成多个芯片区域，所述第一芯片、所述第二芯片以及所述伪结构芯片的边缘与所述芯片区域的边缘相重叠；

沿切割道切割所述扇出布线基底层和所述塑封体，形成单个芯片模块。

11.根据权利要求10所述的扇出型封装结构的制备方法，其特征在于，所述扇出布线基底层包括多个相互接合的扇出区域，所述芯片区域位于所述扇出区域内，且所述切割道位于所述扇出区域并与所述芯片区域相间隔，且所述切割道围设形成一布线区域，所述布线区域的边缘位于所述芯片区域的边缘和所述扇出区域的边缘之间。

12.根据权利要求11所述的扇出型封装结构的制备方法，其特征在于，所述扇出区域的面积Sa为所述芯片区域的面积Sb的5/4-5倍。

13.根据权利要求11所述的扇出型封装结构的制备方法，其特征在于，所述芯片区域的面积Sb为所述布线区域的面积Sc的4/5-1倍。

14.根据权利要求11所述的扇出型封装结构的制备方法，其特征在于，相邻两个所述布线区域之间设置有两个切割道。

15.根据权利要求10所述的扇出型封装结构的制备方法，其特征在于，沿重构晶圆区在载具上贴第一芯片、第二芯片和伪结构芯片的步骤之后，所述制备方法还包括：

在所述重构晶圆区的边缘贴装应力伪芯片。

16.根据权利要求10所述的扇出型封装结构的制备方法，其特征在于，沿切割道切割所述扇出布线基底层和所述塑封体的步骤之后，所述制备方法还包括：

在基板上贴装所述芯片模块，其中所述扇出布线基底层远离所述塑封体的一侧设置在所述基板上；

在所述塑封体远离所述扇出布线基底层的一侧贴合散热盖，所述散热盖的边缘贴合于所述基板。

17.根据权利要求10所述的扇出型封装结构的制备方法，其特征在于，在沿切割道切割所述扇出布线基底层和所述塑封体的步骤之前，所述制备方法还包括：

研磨所述塑封体，以露出所述第一芯片、所述第二芯片和所述伪结构芯片的表面；

剥离所述载具。