[go: up one dir, main page]

CN116936378A - 一种高密度扇出型封装结构及封装方法 - Google Patents

一种高密度扇出型封装结构及封装方法 Download PDF

Info

Publication number
CN116936378A
CN116936378A CN202310950503.4A CN202310950503A CN116936378A CN 116936378 A CN116936378 A CN 116936378A CN 202310950503 A CN202310950503 A CN 202310950503A CN 116936378 A CN116936378 A CN 116936378A
Authority
CN
China
Prior art keywords
metal
chip
layer
packaging
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310950503.4A
Other languages
English (en)
Inventor
付东之
马书英
赵艳娇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Jiangsu Co ltd
Original Assignee
Huatian Technology Jiangsu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Jiangsu Co ltd filed Critical Huatian Technology Jiangsu Co ltd
Priority to CN202310950503.4A priority Critical patent/CN116936378A/zh
Publication of CN116936378A publication Critical patent/CN116936378A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种高密度扇出型封装结构及封装方法，该方法包括如下步骤：取一载片，在该载片上的表面形成抗反射层；在抗反射层上交替制备形成多层金属重布线层和钝化层；在金属重布线层上连接功能芯片，在重构晶圆结构的有效区的空白区域以及重构晶圆结构的无效区贴装假芯片；对芯片进行塑封，形成塑封体；对塑封体进行减薄处理，以露出芯片；对应切割道位置，在塑封体上形成沟槽，以释放塑封体的应力；去除载片和抗反射层，以使金属重布线层暴露；在暴露的金属重布线层上形成金属导电结构。该方法通过降低塑封体内应力与提升重构晶圆硅占比的多重手段，显著改善高密度扇出型封装重构晶圆的翘曲问题。

Description

一种高密度扇出型封装结构及封装方法
技术领域
本发明涉及半导体功能芯片封装技术领域，特别涉及一种高密度扇出型封装结构及封装方法。
背景技术
近些年来，高密度扇出型封装技术由于具有重布线层数多、线宽线距小、可实现多功能芯片集成封装等优势，逐渐成为服务器与手机处理器等领域功能芯片集成封装的重要解决方案。
这种封装技术一般先在载片上面进行重布线层的布置，再将长有微凸块的不同功能芯片通过覆晶工艺焊接到重布线层表面，从而实现晶圆重构，后续进行塑封工艺，用固化后的塑封体支撑重构晶圆。由于塑封料与硅的热膨胀系数差异大，在塑封工艺后，重构晶圆的翘曲会很明显，严重影响后续制程的正常作业。因此，需要找到一种系统解决高密度扇出型封装重构晶圆翘曲问题的封装结构和封装方法。
发明内容
为解决上述技术问题，本发明的目的在于提供一种高密度扇出型封装结构及封装方法。该方法通过降低塑封体内应力与提升重构晶圆硅占比的多重手段，显著改善高密度扇出型封装重构晶圆的翘曲问题。
为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：
一种高密度扇出型封装结构的封装方法，包括如下步骤：
S1，取一载片，在该载片上的表面形成抗反射层；
S2，在抗反射层上交替制备形成多层金属重布线层和钝化层；
S3，在金属重布线层上连接若干个功能芯片，形成重构晶圆结构；包含功能芯片的区域为重构晶圆结构的有效区，重构晶圆结构的边缘区域为无效区，在重构晶圆结构的有效区的空白区域以及重构晶圆结构的无效区贴装假芯片；
S4，对功能芯片和假芯片进行塑封，形成包裹功能芯片和假芯片的塑封体；
S5，对塑封体进行减薄处理，以露出功能芯片和假芯片；
S6，对应切割道位置，在塑封体上形成沟槽，以释放塑封体的应力；
S7，去除载片和抗反射层，以使金属重布线层暴露；
S8，在步骤S7形成的暴露的金属重布线层上形成金属导电结构。
进一步的，步骤S1中，在形成抗反射层前，先在所述载片上涂布形成临时键合胶层，再在该临时键合胶层上制备抗反射层。
进一步的，所述抗反射层的材料为铜、钛或铝。
进一步的，步骤S4中，还采用胶水对功能芯片和金属重布线层之间的缝隙进行填充。
进一步的，所述金属导电结构为焊球或电镀金属凸块。
进一步的，塑封体上的沟槽通过激光灼烧或刀轮切割工艺形成。
进一步的，所述假芯片通过DAF材料进行贴装。
进一步的，所述假芯片的热膨胀系数与功能芯片的热膨胀系数接近或相同。
本发明进一步提供了一种高密度扇出型封装结构，包括重构晶圆结构和塑封体；所述重构晶圆结构包括功能芯片、多层金属重布线层和多层钝化层，该多层金属重布线层和多层钝化层交替制备形成，所述功能芯片与金属重布线层连接；包含功能芯片的区域为重构晶圆结构的有效区，重构晶圆结构的边缘区域为无效区，在重构晶圆结构的有效区的空白区域以及重构晶圆结构的无效区贴装有假芯片；所述塑封体塑封于所述功能芯片和假芯片上，且功能芯片和假芯片的表面暴露在外，最外层的金属重布线层连接有金属导电结构。
进一步的，所述功能芯片与金属重布线层的缝隙之间填充有胶水。
本发明的有益效果是：
本发明在塑封体的切割道位置制造出沟槽结构，利用该沟槽结构通过释放一定的应力来降低重构晶圆的翘曲值；此外，重构晶圆时，功能芯片的厚度不做减薄处理，在重构晶圆完成塑封后，对功能芯片背面的塑封料进行研磨减薄，使功能芯片背面露出，通过提升硅占比来降低重构晶圆的翘曲值；再有，在晶圆重构时，在有较大空白的区域利用DAF贴装合适尺寸的假芯片，也可达到通过提升硅占比来降低重构晶圆的翘曲值的效果。
附图说明
图1为本发明方法的制作流程示意图。
图2为本发明的步骤S3贴装假芯片过程的示意图。
具体实施方式
下面将结合具体实施例对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示的一种高密度扇出型封装结构的封装方法，包括如下步骤：
S1，取一载片1，在该载片1上涂布一层临时键合胶，形成临时键合胶层2，然后在该临时键合胶层2的表面形成抗反射层3。
其中，载片1可选择为透明玻璃，载片1的厚度与热膨胀系数可以根据需求进行选择。临时键合胶是光敏材料，在特定波长的激光照射下会发生降解。临时键合胶层2的作用是便于后续激光拆键合。抗反射层3是在临时键合胶层2的表面通过磁控溅射工艺制备形成，抗反射层3的材料可以是铜、钛、铝等金属，抗反射层3的作用是在后续的激光拆键合工艺中用于阻挡激光对金属重布线层与钝化层的损伤。
S2，在抗反射层3上交替制备形成多层金属重布线层4和钝化层5。
如图1所示，金属重布线层与钝化层的层数不做限制，为方便说明，该实施例的金属重布线层4为四层，钝化层5为三层；具体的制备过程为：首先在抗金属层3上通过磁控溅射工艺、光刻工艺及电镀工艺的配合形成第一层金属重布线层，然后通过涂布或压膜工艺在第一层金属重布线层上覆盖第一层PI钝化层，并通过光刻工艺在第一层PI钝化层上形成导通开孔；如此，按照上述步骤依次交替制成其他三层金属重布线层和PI钝化层；该四层金属重布线层4之间通过导通开孔电性连接。在本实施例中，金属重布线层4的材料为钛、铜、铝中的一种或两种及以上的组合，位于最下侧和最上侧的两层金属重布线层4的金属线路为金属焊盘，位于中间的两层金属重布线层4的金属线路为线宽/线距小至2μm/2μm的精细布线。
S3，在金属重布线层4上连接功能芯片6。每个封装单元上连接的功能芯片6可以为多个；在本实施例中，每个封装单元连接有两种不同功能的功能芯片6；功能芯片6的正面具有微凸块结构601；两种不同功能的功能芯片6是通过覆晶工艺焊接到金属重布线层4上，功能芯片6的微凸块结构601与金属重布线层4的金属焊盘形成电性连接。该步骤的目的是实现晶圆重构，获得重构晶圆结构；包含功能芯片(封装单元)的区域为重构晶圆结构的有效区，重构晶圆结构的边缘区域为无效区，在重构晶圆结构的有效区的空白区域以及重构晶圆结构的无效区通过DAF材料贴装假芯片；假能芯片11的作用是消除面积占比较大的空白区域，进而达到提升重构晶圆硅占比的作用；
高密度扇出型封装技术最终所形成的封装体尺寸通常比较大，大部分的封装体封装尺寸在30mm*30mm以上。例如，如图2所示，对于一个封装尺寸为40mm*40mm的高密度扇出型封装体，在12寸重构晶圆上，可以布置32颗有效封装单元11。由于封装尺寸较大，在重构晶圆结构的无效区会形成较大的空白区域，空白区域面积占比越大，越容易降低整个重构晶圆的硅占比，这会导致重构晶圆塑封后的翘曲较大。在空白区域的位置，通过贴装假芯片10，达到提升重构晶圆硅占比的目的，进而有效控制重构晶圆塑封后的翘曲值。这里假芯片10的尺寸可以根据需要进行设计；
假芯片的材质为与功能芯片热膨胀系数接近甚至相同的同类材质，比如功能芯片为硅材质，那么假芯片也为硅材质；从成本考虑，假芯片的材质优选硅材质。
S4，通过底部填充工艺，用胶水7对功能芯片6与金属重布线层4之间的缝隙进行填充，胶水7不仅可以起到阻隔水气与氧气的作用，还可以起到缓冲应力与改善可靠性的作用；然后对焊接有功能芯片6的一侧进行塑封，形成塑封体8；塑封体8可以起到保护功能芯片6的作用，也可以在后续制程中起到支撑晶圆的作用。
S5，对塑封体8进行减薄处理，使功能芯片6的背面露出，一方面会改善功能芯片散热效果，另一方面，可以提升硅占比，进而达到降低高密度扇出型封装重构晶圆塑封后的翘曲值的效果。本发明使用的功能芯片是没有经过研磨减薄的功能芯片，在终端应用允许的情况下功能芯片厚度减薄量越小越好，可以提升重构晶圆的硅占比；
S6，在重构晶圆的对应切割道位置，通过激光灼烧或者刀轮切割工艺，在塑封体8上形成可以释放塑封体内应力的沟槽801，进而起到降低高密度扇出型封装重构晶圆塑封后翘曲值的作用。
S7，通过激光拆键合工艺将载片1去掉，此时金属重布线层4的表面暴露的是被激光照射发生降解的临时键合胶层2。借助湿法药水清洗或等离子处理等手段对已在激光照射中发生降解的临时键合胶残胶进行有效清洗，此时暴露出抗反射层3。通过湿法刻蚀工艺，将抗反射层3去除干净，此时金属重布线层4会暴露出金属焊盘。
S8，在暴露的金属重布线层4的金属焊盘上形成金属导电结构9，获得该高密度扇出型封装结构；金属导电结构9可以为植球工艺形成的焊球，如锡球，也可以是电镀工艺形成的电镀金属凸块。如果封装体在后续制程中直接贴装PCB板，则金属导电结构为焊球；如果封装体在后续制程中贴装有机载板，则金属导电结构选择电镀形成的电镀金属凸块。
上述封装方法获得的高密度扇出型封装结构，包括重构晶圆结构和塑封体；所述重构晶圆结构包括功能芯片6、多层金属重布线层4和多层钝化层5，该多层金属重布线层4和多层钝化层5交替制备形成，所述功能芯片6与金属重布线层4连接；包含功能芯片6的区域为重构晶圆结构的有效区，重构晶圆结构的边缘区域为无效区，在重构晶圆结构的有效区的空白区域以及重构晶圆结构的无效区贴装有假芯片10；所述塑封体8塑封于所述功能芯片6和假芯片10上，且功能芯片6和假芯片10的表面暴露在外，最外层的金属重布线层4连接有金属导电结构9；功能芯片6与金属重布线层4的缝隙之间填充有胶水7。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种高密度扇出型封装结构的封装方法，其特征在于，包括如下步骤：
S1，取一载片，在该载片上的表面形成抗反射层；
S2，在抗反射层上交替制备形成多层金属重布线层和钝化层；
S3，在金属重布线层上连接若干个功能芯片，形成重构晶圆结构；包含功能芯片的区域为重构晶圆结构的有效区，重构晶圆结构的边缘区域为无效区，在重构晶圆结构的有效区的空白区域以及重构晶圆结构的无效区贴装假芯片；
S4，对功能芯片和假芯片进行塑封，形成包裹功能芯片和假芯片的塑封体；
S5，对塑封体进行减薄处理，以露出功能芯片和假芯片；
S6，对应切割道位置，在塑封体上形成沟槽，以释放塑封体的应力；
S7，去除载片和抗反射层，以使金属重布线层暴露；
S8，在步骤S7形成的暴露的金属重布线层上形成金属导电结构。
2.根据权利要求1所述的一种高密度扇出型封装结构的封装方法，其特征在于，步骤S1中，在形成抗反射层前，先在所述载片上涂布形成临时键合胶层，再在该临时键合胶层上制备抗反射层。
3.根据权利要求1所述的一种高密度扇出型封装结构的封装方法，其特征在于，所述抗反射层的材料为铜、钛或铝。
4.根据权利要求1所述的一种高密度扇出型封装结构的封装方法，其特征在于，步骤S4中，还采用胶水对功能芯片和金属重布线层之间的缝隙进行填充。
5.根据权利要求1所述的一种高密度扇出型封装结构的封装方法，其特征在于，所述金属导电结构为焊球或电镀金属凸块。
6.根据权利要求1所述的一种高密度扇出型封装结构的封装方法，其特征在于，塑封体上的沟槽通过激光灼烧或刀轮切割工艺形成。
7.根据权利要求1所述的一种高密度扇出型封装结构的封装方法，其特征在于，所述假芯片通过DAF材料进行贴装。
8.根据权利要求1所述的一种高密度扇出型封装结构的封装方法，其特征在于，所述假芯片的热膨胀系数与功能芯片的热膨胀系数接近或相同。
9.一种高密度扇出型封装结构，其特征在于，包括重构晶圆结构和塑封体；所述重构晶圆结构包括功能芯片、多层金属重布线层和多层钝化层，该多层金属重布线层和多层钝化层交替制备形成，所述功能芯片与金属重布线层连接；包含功能芯片的区域为重构晶圆结构的有效区，重构晶圆结构的边缘区域为无效区，在重构晶圆结构的有效区的空白区域以及重构晶圆结构的无效区贴装有假芯片；所述塑封体塑封于所述功能芯片和假芯片上，且功能芯片和假芯片的表面暴露在外，最外层的金属重布线层连接有金属导电结构。
10.根据权利要求9所述的一种高密度扇出型封装结构，其特征在于，所述功能芯片与金属重布线层的缝隙之间填充有胶水。
CN202310950503.4A 2023-07-31 2023-07-31 一种高密度扇出型封装结构及封装方法 Pending CN116936378A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310950503.4A CN116936378A (zh) 2023-07-31 2023-07-31 一种高密度扇出型封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310950503.4A CN116936378A (zh) 2023-07-31 2023-07-31 一种高密度扇出型封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN116936378A true CN116936378A (zh) 2023-10-24

Family

ID=88386002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310950503.4A Pending CN116936378A (zh) 2023-07-31 2023-07-31 一种高密度扇出型封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN116936378A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117790424A (zh) * 2024-02-23 2024-03-29 甬矽半导体(宁波)有限公司 扇出型封装结构和扇出型封装结构的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117790424A (zh) * 2024-02-23 2024-03-29 甬矽半导体(宁波)有限公司 扇出型封装结构和扇出型封装结构的制备方法

Similar Documents

Publication Publication Date Title
US11749607B2 (en) Package and method of manufacturing the same
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
US10867897B2 (en) PoP device
TWI590400B (zh) 形成嵌入式封裝上矽扇出封裝的半導體裝置及方法
US10679930B2 (en) Metal core solder ball interconnector fan-out wafer level package
US6559528B2 (en) Semiconductor device and method for the fabrication thereof
JP3423245B2 (ja) 半導体装置及びその実装方法
CN114050111B (zh) 一种扇出型封装方法及扇出型封装结构
TWI733049B (zh) 半導體封裝及其製造方法
US20110210444A1 (en) 3D Semiconductor Package Using An Interposer
CN113793812B (zh) 一种扇出封装方法及扇出封装结构
CN101252125A (zh) 具减缩结构的复数晶粒封装结构与其形成方法
CN113380727A (zh) 包括虚设晶粒的微电子器件
CN101232008A (zh) 多晶粒封装及其方法
TW200931628A (en) Stacking die package structure for semiconductor devices and method of the same
TW200839988A (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
JPH11233687A (ja) サブチップ−スケール・パッケージ構造を有する半導体デバイスおよびその製造方法
CN110828424A (zh) 针对具有暴露的管芯背面的倒装芯片封装的emi屏蔽
US8987055B2 (en) Method for packaging low-K chip
JP3892774B2 (ja) 半導体装置の製造方法
CN114975242B (zh) 一种2.5d封装结构的制备方法
CN112908947A (zh) 一种塑封封装结构及其制造方法
CN112908946A (zh) 一种降低塑封晶圆翘曲的封装结构及其制造方法
US12341072B2 (en) Manufacturing method of semiconductor package
CN116936378A (zh) 一种高密度扇出型封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination