CN117769738A - 用于脉冲宽度调制的背板和方法 - Google Patents

Abstract

一种用于驱动显示器的背板包括被组织为多行和多列的像素驱动电路的二维阵列。背板具有至少一个移位寄存器寻址组件，该至少一个移位寄存器寻址组件包括由多个控制移位寄存器形成的移位寄存器链，该多个控制移位寄存器与非控制移位寄存器的相等大小的组串联连接并由其分开。每个控制移位寄存器控制多个字线中的不同字线，每个字线与一行的像素驱动电路相连接。背板还包括多个位线，每个位线与一列的像素驱动电路相连接。移位寄存器数据序列被输入到该多个控制移位寄存器中的第一控制移位寄存器，并且传播通过移位寄存器链以控制该多个字线来将显示值从位线加载到像素驱动电路中。

Description

用于脉冲宽度调制的背板和方法

相关申请的交叉引用

本申请要求于2021年7月14日提交的美国临时专利申请第63/221,536号的权益，其全部内容通过引用并入本文。

技术领域

本发明涉及一种用于驱动像素驱动电路阵列的背板。

背景技术

用于显示设备的背板已使用各种工艺制造多年。这样的设备的市场充满与具有竞品参与其中的其他成熟公司的竞争。在单晶硅中制造显示设备的成本相对较高。

发明内容

在一个实施例中，一种被配置成驱动显示器的背板，所述背板包括：像素驱动电路阵列，所述像素驱动电路阵列被组织为多行和多列，所述像素驱动电路中的每个像素驱动电路包括存储器电路，所述存储器电路能够操作以接收和存储显示值；多个字线，其中每个字线与所述行中的对应一行的像素驱动电路连接；多个位线，其中每个位线能够操作以将所述显示值呈现给沿所述列中的对应一列的所有像素驱动电路；以及至少一个移位寄存器寻址组件。所述移位寄存器寻址组件包括：多个控制移位寄存器，所述控制移位寄存器中的每个控制移位寄存器具有输出，所述输出能够操作以控制所述多个字线中的不同字线；多个非控制移位寄存器，所述多个非控制移位寄存器与所述多个控制移位寄存器串联连接以形成移位寄存器链，其中所述多个非控制移位寄存器中的至少一个非控制移位寄存器的组在逻辑上位于所述多个控制移位寄存器中的顺序控制移位寄存器之间；以及所述多个控制移位寄存器中的第一控制移位寄存器的序列输入，用于接收在操作中控制对于所述多个字线的选择的移位寄存器数据序列。

在另一实施例中，一种操作显示元件的二维显示器的方法，所述方法包括：提供驱动所述二维显示器的背板，所述背板包括：二维像素驱动电路阵列，所述二维像素驱动电路阵列被组织为多行和多列，其中所述像素驱动电路中的每个像素驱动电路：包括对应的存储器电路，所述存储器电路能够操作以接收和存储显示值，以及在操作中，能够根据存储在对应的存储器电路中的所述显示值来产生输出，所述输出驱动所述二维显示器的显示元件；多个字线，其中每个字线与所述行中的对应一行的像素驱动电路连接；多个位线，其中每个位线能够操作以将所述显示值呈现给沿所述列中的对应一列的所有像素驱动电路；以及移位寄存器寻址组件，包括：多个控制移位寄存器，所述控制移位寄存器中的每个控制移位寄存器能够操作以根据所述控制移位寄存器中的数据值来控制所述多个字线中的不同字线，其中，在操作中，通过所述字线中的一个字线的动作，选择性地启用所述像素驱动电路中的与所述行中的一行的至少一部分相对应的存储器电路，以接收由所述存储器电路中的相应位线呈现的所述显示值中的显示值；以及多个非控制移位寄存器，所述多个非控制移位寄存器不能操作来控制所述字线中的任何字线，其中所述控制移位寄存器和所述非控制移位寄存器在移位寄存器链中串联连接，其中所述非控制移位寄存器中的一个或多个非控制移位寄存器的组在逻辑上设置在所述移位寄存器链内，在所述控制移位寄存器中的连续移位寄存器之间，使得所述数据值响应于时钟信号的连续周期而传播通过所述控制移位寄存器和所述非控制移位寄存器两者。所述方法进一步包括：在所述时钟信号的每个周期，将来自移位寄存器数据序列的一个数据值输入到所述多个控制移位寄存器中的第一控制移位寄存器，其中所述移位寄存器数据序列被布置成使得所述控制移位寄存器中的一个控制移位寄存器的最大值在所述时钟信号的任何一个时段期间操作其相应字线；以及将所述时钟信号的连续周期提供给所述控制移位寄存器和所述非控制移位寄存器，以将所述数据值传播通过所述移位寄存器链。

附图说明

图1A呈现了根据一个或多个实施例的适于驱动像素驱动电路阵列的背板的示意性框图。

图1B呈现了根据一个或多个实施例的具有移位寄存器行寻址组件的背板的示意性框图。

图1C呈现了移位寄存器寻址组件的示意性框图，其具有到背板的行的连接。

图1D呈现了经脉冲宽度调制的OLED像素驱动电路的示意图和定时图。

图2A呈现了根据一个或多个实施例的包括控制移位寄存器和非控制移位寄存器两者的经修改移位寄存器寻址组件的示意性框图。

图2B呈现了根据一个或多个实施例的行寻址实施方式的示意性框图，其中第一经修改移位寄存器寻址背板的奇数行，并且第二经修改移位寄存器寻址背板的偶数行。

图2C呈现了根据一个或多个实施例的经修改移位寄存器寻址组件的示意性框图，其中，选择装置可以在第一数量的非控制移位寄存器与第二数量的非控制移位寄存器之间进行选择。

图3A呈现了根据一个或多个实施例的类似于图2A的经修改移位寄存器寻址组件的经修改移位寄存器寻址组件的示意性框图。

图3B呈现了根据一个或多个实施例的标识包括图3A的经修改移位寄存器寻址组件的部件的类型的说明表。

图3C呈现了根据一个或多个实施例的可由图3A的经修改移位寄存器寻址组件实现的写入指针的图表。

图3D呈现了根据一个或多个实施例的由图3C的写入指针生成的移位寄存器数据状态对顺序时间间隔的表。

图3E、图3F和图3G呈现了根据一个或多个实施例的针对从图3C的所选的时间间隔的各个移位寄存器的数据状态的表。

图3H呈现了不利的移位寄存器数据序列。

图4A呈现了根据一个或多个实施例的写入指针序列的图表，其中写入指针序列的行跨度超过图3A的背板上的行数。

图4B呈现了根据一个或多个实施例的由图4A的写入指针序列生成的移位寄存器数据状态对顺序时间间隔的表。

图4C、图4D和图4E呈现了根据一个或多个实施例的针对从图4A的所选的时间间隔的各个移位寄存器的数据状态的表。

图5A、5B和5C呈现了根据一个或多个实施例的针对图3D的前二十七个时间间隔的各个移位寄存器的数据状态的表。

图6描绘了根据一个或多个实施例的图3A的移位寄存器寻址组件的详细示意图。

具体实施方式

本公开涉及移位寄存器组件的设计和使用，该移位寄存器组件可操作以在连续时间段期间控制数据到像素驱动电路阵列的行的写入。有利地，在连续时间段期间的数据写入可以发生在非相邻行上并且根据沿着显示器向下重复的预定图案，并且可选地在图案的每个实例之间具有固定行数偏移。

在某些技术中制造显示设备的成本可能足够高，以将其的使用限制在高成本被性能因素抵消的应用范围内。此外，基于在所选择的制造工艺中使用的一个或多个分划板(reticle)的限制，单晶硅的使用可以对显示设备施加尺寸限制。因此，期望找到将用于显示器应用的制造技术的范围扩展到其他较低成本材料的方式。

一种这样的材料是低温多晶硅，以下称为LTPS。另一种是铟镓锌氧化物(IGZO)。还有其他技术是已知的，诸如非晶硅。每个可以用作具有不同程度的电荷移动性并且因此具有不同程度的操作带宽的背板的一部分。这样的材料通常用于在合适的玻璃或其他类型的衬底上形成薄膜晶体管(TFT)。本文中所描述的背板可以在单晶硅中实现，尽管可以容易地实现使用行解码器的其他实施方式。

在使用以上技术中的任一者的本文中所公开的一些背板的一个特征是通过使用移位寄存器数据序列来触发行写入动作，所述移位寄存器数据序列被输入到多个串联连接的移位寄存器(例如，移位寄存器链)中的第一移位寄存器，并且按时钟顺序通过移位寄存器链，使得链的一个不同移位寄存器触发固定序列中的一行。例如，传入值可以是高状态，例如，可操作以将行的字线置于使得行中的单元(cell)接收图像数据的状态，而移位寄存器数据序列中的其他值被置于低状态，该低状态不可操作以将那些行的字线置于使得行中的单元接收图像数据的状态。这导致当数据值移动通过移位寄存器链时，显示器被从顶部到底部或从底部到顶部写入。写入行的像素的图像数据可以包括在个别像素当中变化的模拟电压或可以包括将每个像素驱动到相同电平的相对固定电压。在后一种情况下，可以对显示器进行脉冲宽度调制以实现沿灰度的中间值。脉冲宽度调制(PWM)是驱动显示器的一部分(例如，像素驱动电路)以产生灰度的方法。在一种类型的PWM中，变化的灰度级由多位字(例如，二进制数)表示。这些多位字被转换成一系列脉冲。时间平均RMS电压对应于维持期望灰度级所必需的特定电压。对字线被置于高状态的引用指示字线正在将相关联的像素驱动电路置于接收图像数据的状态，并且对字线被置于低状态的引用指示字线没有正在将相关联的像素驱动电路置于接收图像数据的状态。

尽管该方法是起作用的，但是它对所显示的图像施加一些带宽限制，因为一旦被写入，显示器的一行在其下方的所有其他行被写入之前是不能改变的，然后移位寄存器接通状态值再次在顶部开始，并且下降到该行。这将最低有效位的最小持续时间限制为写入整个阵列所需的时间。

许多显示器的一个约束是尺寸和功率。在使用PWM的已知系统中，较高图像写入频率改进调制效率，这是因为可以更频繁地更新每个像素的数据。然而，也需要控制数据的每一位显示的时间，因此较高频率的系统并不总是解决控制问题。此外，高速驱动电路不可避免地更昂贵并且从系统汲取更多功率，这些因素在这样的电路的设计中是不期望的。改进调制效率的另一种方式是降低系统的帧速率。然而，较低的帧速率可能显著加剧显示器中的闪烁问题，这是另一种不期望的效果。因此，期望增加显示器中的图像写入频率而不增加驱动电路的频率并且不增加系统功率消耗。

本文公开了一种用于克服该限制的系统和方法，通过使用行解码器组件来选择要写入的行，使得在时间上连续写入的各个行不需要在空间上相邻，并且实际上可以在形成图案的预定布置中操作。在大多数实施例中，图案被选择为使得图案中的行之间的间隔与由第一写入指针的通过而在行上发起的调制的位平面的持续时间大致成比例，其随后由图案的其他写入指针的通过再次写入，因为它们在后续时间间隔期间沿着行向下传播。

注意，在基于移位寄存器的背板中，被写入的字线序列可以从要写入的最后一行移动回到最初要写入的第一行，例如非相邻行。这有时是行的物理布局的结果。

本公开的一个方面是一种经修改移位寄存器组件，其由移位寄存器数据序列驱动，该移位寄存器数据序列定义跨时间的行寻址图案，其导致各种间隔处的非毗连行写入动作，其中一系列位平面的持续时间大致由行之间的间隔确定。位平面可以通过输入信号(例如，视频信号和/或图像流)的平坦化来确定。参见标题为“System and Method forData Planarization(用于数据平坦化的系统和方法)”的美国专利第6,144,356号，通过引用整体并入本文以用于所有目的。

有利地，与不包括移位寄存器寻址组件的现有技术背板相比，通过使用平坦化以及使用具有多个写入指针的经修改移位寄存器寻址组件的PWM，可以在背板和显示器上使用更低的电压和/或更低的时钟速度，简化设计，导致改进的显示质量，并且使用更少的功率。

申请人的先前专利涉及类似于上文提及的位平面架构的位平面架构。这些专利包括美国专利申请第10/435,427号，现为美国专利8,421,828，其的继续申请是美国专利申请第13/790,120号，现为美国专利9,583,031，并且美国专利9,583,031的继续申请，美国专利申请第15/408,869号，现为美国专利9,824,619，它们的内容通过引用并入本文以用于所有目的。图7A、图7B、图8A和图8B以及所有这些专利中的相关联说明书文本是特别有启发性的。将这些专利在本文中统称为“MegaMod专利”。本实施例的一个目标是使用先前描述的技术——诸如LTPS——在背板中实施类似于MegaMod专利的调制方案的调制方案，而不需要开发能够执行那些技术中的行选择方案的行解码器电路组件。

在前面段落中讨论的调制方案的特征是使用能够将数据写入非毗连行的行寻址电路系统。要写入的行响应于可重复施加到阵列的行的行写入动作的图案，其中相同图案的连续施加之间存在偏移。偏移通常是一行或两行，这取决于背板的细节，如下面所解释的，但是在阅读和理解本公开时，其他偏移是可以想到的并且可以由本领域技术人员实现。

随着行写入动作的图案前进通过显示器的行，具有响应于第一写入指针而具有写入到其的图像数据的行可以然后响应于第二写入指针而具有写入到其的不同图像数据。已经设计了包括二十个或更多个写入指针的写入指针序列。在本申请中，给出简单的示例以帮助理解，但是这些示例应当被理解为不限制实施例中可能的图案和/或值的范围。

使用脉冲宽度调制来调制LTPS背板或类似设备提供了将这样的背板与诸如有机发光二极管显示器(OLED)或小型常规发光二极管(LED)——有时称为微LED或μLED——的发射设备一起使用的机会。在恒定电压下使用脉冲宽度调制减少了当用变化的电压调制这些器件时可能发生的发射光中的色移。

可以想到可能需要液晶层的DC平衡的电路(例如，液晶显示电路)和不需要DC平衡的电路(例如，微型发光二极管(μLED)电路)。这些统称为显示元件。通常，在这些显示器应用中，将图像数据写入一行像素驱动电路响应于该行的字线被拉高而发生，使得该行的像素驱动电路的存储器电路能够接收在位线上服务的图像数据。

本公开的实施例的这些和其他目的和优点，以及对那些实施例的修改和等同物，在阅读和理解本详细描述并伴随各个附图之后，对于本领域普通技术人员将变得清楚。

图1A呈现了示例背板100的数据传输部分和某些外部接口的框图。背板100包括像素驱动电路阵列101、用于奇数行的左移位寄存器寻址组件105L、用于偶数行的右移位寄存器寻址组件105R、用于偶数行的列数据寄存器阵列104L(下)、用于奇数行的列数据寄存器阵列104U(上)、控制块103以及引线接合垫块102L(下)和102U(上)。应当理解，将移位寄存器寻址组件指定为“右”或“左”以及将列数据寄存器阵列和引线接合垫块指定为“上”和“下”是为了清楚参考图1A，并且不暗示对实际背板中的空间布局或物理组织的任何限制。引线接合垫块102L提供与柔性印刷电路组件(FPCA)或其他合适的连接设备的接触，以通过输入从显示器控制器电路接收数据和控制信号，并且可以包括一个或多个时钟线111、一个或多个操作码线112、一个或多个信号线113、一个或多个温度信号线114和/或平行数据信号线115。用于较高引线接合垫块102U的所选接口包括电路电压V_H 116和V_L 117、温度传感器数字接口118、轨电压V_DD和V_SS119以及返回电压120。如本领域技术人员显而易见的，这些电压的功能和极性取决于跨不同类型的像素驱动电路和/或工艺技术而变化的多个因素。

背板部件的物理布局可以不同于所描绘的，并且保持在本公开的范围内。例如，可能仅需要一个移位寄存器寻址组件，或者所有外部连接可以沿着背板的单侧。在一些实施例中，仅一个行数据寄存器用于向偶数行和奇数行两者的像素驱动电路提供数据。

引线接合垫块102L接收图像数据和控制信号，并将这些信号与控制块103连接。控制块103接收图像数据并将其路由到列数据寄存器阵列104L(下)或列数据寄存器阵列104U(上)。在一个实施例中，操作代码线112的值可以确定两个移位寄存器寻址组件105L或105R中的哪一个是活动的。

左移位寄存器寻址组件105L(例如，奇数行)及右移位寄存器寻址组件105R(例如，偶数行)被配置成操作字线。在操作中，移位寄存器中的数据值致使行驱动器将相应字线置于下述状况下，在该状况中使得对应行的图像数据可从列数据寄存器阵列104L和/或从列数据寄存器阵列104U传送到像素驱动电路阵列101的该行的像素单元的存储器电路。在一个实施例中，背板上仅存在一个列数据寄存器阵列。

时钟线111可包括携带各种不同时钟信号的多条线。例如，移位寄存器寻址组件可从时钟线111接收时钟信号HCLK以便使移位寄存器数据值前进。此外，列数据寄存器可通过时钟线111从控制器接收时钟信号CLK，作为将图像数据传送到列数据寄存器的过程的一部分。

信号线113可以包括各种信号线，包括用于移位寄存器寻址组件105L和105R的复位功能以及用于列数据寄存器阵列104U和104L的分离的复位功能。信号线113还可包含将数据供应到移位寄存器寻址组件105L、105R中的一者或两者的分离线，而另一者保持移位寄存器寻址组件与待加载到通过其的——移位寄存器寻址组件105L、105R的——相应字线而启用的行上的图像数据同步。可以想到用以接通部件——诸如列数据寄存器阵列104U、104L，该列数据寄存器阵列104U、104L否则可能被置于待机状态中——的启用信号。

图1B示出了背板组件150的框图，其具有除了图1A所示之外的附加细节。背板组件150包含衬底155(例如，由玻璃或可替代材料形成)、像素驱动电路阵列151、移位寄存器寻址组件152、列驱动器154a、154b、154c和154d及控制器153。

在某些实施例中，使用本领域已知的技术在衬底155上的薄膜晶体管(TFT)中形成像素驱动电路阵列151和移位寄存器寻址组件152。诸如控制器153和列驱动器154a-154d的其他部件可以由在表面安装到衬底155的单晶硅(或其他材料系统)中制造的小集成电路形成。

控制器153向背板组件150的移位寄存器寻址组件152和列驱动器154递送各种信号和数据。例如，控制器153可通过线156a将HCLK递送到移位寄存器寻址组件152，和/或可通过线156b将移位寄存器数据序列(例如，R数据或寄存器数据)和/或通过线156c将RST(复位)信号递送到移位寄存器寻址组件152。有利地，移位寄存器数据序列是单个位，并且因此使用比需要多个输入位的现有技术行解码器组件更少的空间和更少的功率。在一些实施例中，HCLK使移位寄存器寻址组件152内的数据前进，R数据向移位寄存器寻址组件152提供逻辑1或0，并且RST可以重置移位寄存器寻址组件152。控制器153可通过线将至少CLK、数据(像素数据)及RST(复位)引导到列驱动器154a-154d。列驱动器154a-154d又将像素数据递送到在列驱动线(未指示)上被拉高的行的像素。图1C呈现了包括移位寄存器和移位寄存器组件176和行组件171的现有技术背板170的简化框图。行组件171包括行172a-172e。行驱动器174a-174e中的每一者与行172a-172e中的相应一者连接。移位寄存器/行驱动器组件176包括与行驱动器174a-174e耦合的移位寄存器集合173a-173e，其中对于每行172存在一个移位寄存器173和行驱动器174。每个移位寄存器173在高时驱动一个行驱动器174。每个移位寄存器173和相关联的行驱动器174形成在单个电路中。在该现有技术背板170(使用移位寄存器来确定激活哪一行以从列寄存器接收数据)中，移位寄存器的数量与行数相同。来自列寄存器(未示出)的数据通过位线递送到所有行172。取决于行172中所利用的存储器电路的类型，每一列可能需要一个位线或两个位线。

通过输入175接收移位寄存器数据序列。现有技术的移位寄存器数据序列通常是高数据状态，也称为在刷新周期开始时HCLK时钟信号的第一时钟周期的1状态或1值，随后是刷新周期的每个剩余时钟的低状态。当HCLK时钟信号操作时，高数据状态传播通过移位寄存器组件176，将172a-172e的每个连续行的字线拉高，如前所述。

在本公开中，高移位寄存器数据点使得相应行的像素驱动电路能够接收在数据线或位线上生效(asserted)的图像数据，并且将该图像数据放置到它们相应的存储器电路中。通常，每个存储器电路的一个或多个传输晶体管的栅极上的信号用于允许该情况发生。如果传输晶体管是n沟道晶体管，如最常见的SRAM电路的情况，则所选择的行的字线信号是高信号。如果传输晶体管是p沟道晶体管，则所选择的行的字线信号是比未选择的行上的电压低的电压。在这两种情况下，使得传输晶体管能够传输图像数据的信号在本文中被定义为高状态或高数据状态，而不管实际电压如何。

在大多数情况下，移位寄存器173的时钟被实现为相对于彼此大体上异相的两个非重叠时钟信号。可以适当地设置该两个非重叠时钟信号中的任一个的占空比，以便允许由于所使用的工艺的制造公差而引起的时钟偏斜。

为了使移位寄存器组件176正确地用作显示系统的部件，传播通过移位寄存器173的移位寄存器数据序列一次仅将一个移位寄存器置于高数据状态，因为位线上的数据旨在仅用于一行。因此，如果移位寄存器数据序列的长度与移位寄存器组件176中被配置成控制相应行驱动器174的移位寄存器173的数量相同，则一次只有一个移位寄存器173是活动的。如果移位寄存器数据序列比移位寄存器组件176中的移位寄存器173的数量更长，那么可将一个以上移位寄存器173置于高数据状态中，条件是两个移位寄存器数据序列点中的仅一者为高，并且它们在序列中相隔如此远，使得仅一者放置于可操作以控制行驱动器174中的一者的移位寄存器173上，以实现将数据写入到所述行。至少，该距离至少是控制行驱动器174的移位寄存器173的总数。

在一些情况下，由字线控制的行可以小于像素驱动电路的整行。其余像素驱动电路可由独立于其他字线操作的一个或多个附加字线控制。

图1D呈现了图1B的像素驱动电路阵列151的经脉冲宽度调制的电流像素的一个示例像素驱动电路180(a)和定时图180(b)的示意图。图1D取自“A digitally driven pixel circuit with current compensation for AMOLED microdisplays(具有用于AMOLED微显示器的电流补偿的数字驱动像素电路)”，Yuan Ji等人，Journal of the Society forInformation Display，Vol 22/9，pp.465-472，San Jose，CA 2015。然而，以下描述是从该参考文献适配而来。

像素驱动电路180(a)包括两个p沟道晶体管T₁和T₂以及电容器CS，因此在本文中称为2T1C像素驱动电路。定时图180(b)描绘了能够使像素驱动电路180(a)在有限时间段内发射电流的脉冲串序列。以下描述直接从上面刚刚引用的参考论文的文本中获得。在2T1C像素驱动电路180(a)中，T₁和T₂两者均作为开关工作。当字线——这里称为SEL——为低时，T₁断开，因此T₂取决于由位线——这里称为Data_line——驱动的节点a的电压电平而接通或关断。当字线SEL为高时，T₂关断，因此节点a处存在的电压电平保持在CS中。因此，OLED像素电流I_OLED被限制为两种状态之一：接通或关断。可以通过改变脉冲宽度或密度来控制SEL和/或Data_line从而调制I_OLED。

可以取决于所使用的像素驱动电路的细节来调整提供给诸如SEL的字线的信号。在经典的6晶体管SRAM单元(未示出)中，栅极晶体管是两个n沟道FET，必须使其为高以使FET将位线上存在的数据状态传导到SRAM单元上。在像素驱动电路180(a)的示例中，字线SEL在p沟道晶体管上操作，必须使该p沟道晶体管的栅极变低以将数据从Data_line传导到电路的节点a。本申请可以考虑这两种可能性，并且术语的使用应当以该方式解释。

图2A至图2C呈现了根据一个或多个实施例的经修改移位寄存器的硬件配置。图3A到3E呈现了可如何操作移位寄存器、示例序列及约束的细节，并且说明了可如何确定移位寄存器数据序列。

图2A是根据一个或多个实施例的具有经修改移位寄存器寻址组件206的背板200的简化框图，该经修改移位寄存器寻址组件206包括控制移位寄存器和非控制移位寄存器两者。背板200包括移位寄存器寻址组件206和行组件201。行组件201包括行202a-202e。移位寄存器寻址组件206包括行驱动器204a-204e，其中每个行驱动器204a-204e驱动行组件201的一个相应行202a-202e。与图1C所示的现有技术不同，移位寄存器寻址组件206包括用于每行202的多个移位寄存器203。用于移位寄存器寻址组件206的数据经由输入205从控制器207的序列生成器208a接收。每个行驱动器204a-204e连接到相应的移位寄存器203a0-203e0，其是可以将行置于接收数据的状态的唯一移位寄存器。行驱动器204a-204e将相应行202a-202e的字线驱动到可操作以使得所述行的像素驱动电路的存储器电路能够接收新数据的状态，如上文结合图1D所论述。移位寄存器203a0-203e0可以被称为控制移位寄存器。其他移位寄存器203a1-203a3、203b1-203b3、203c1-203c3、203d1-203d3和203e1-203e3存在于移位寄存器寻址组件206的移位寄存器序列中，但不与行驱动器连接和/或形成字线，并且因此不将任何行置于通过列驱动器接收数据的状态中。因此，移位寄存器203a1-203a3、203b1-203b3、203c1-203c3、203d1-203d3和203e1-203e3可以被称为非控制移位寄存器。在某些实施例中，序列生成器208a加载预定义的移位寄存器数据序列190(例如，从文件、串行存储设备等)。在其他实施例中，控制器207包括配置有移位寄存器数据序列190的可编程存储器。序列生成器208a与控制器207内的列协调器208b协作以协调经由列驱动器209a-209d呈现的列数据，使得行202a-202e在处于接收数据的状态时接收正确的数据。例如，序列生成器208a可以将由移位寄存器数据序列190确定的行标识符和序列内的当前位置发送到列协调器208b，使得列协调器208b将所标识的行的数据放置在列驱动器209a-209d上。在某些实施例中，移位寄存器数据序列190和行驱动器204a-204e对字线的激活是确定性的，由此输入图像数据以适当的次序被布置并馈送到列驱动器209a-209d，从而不需要附加的协调。也就是说，移位寄存器数据序列以及因此行激活次序和定时是预先已知的，并且基于该知识将图像数据组装成正确的预定次序。另一个考虑是找到图像数据的形式。在通用模拟系统中，电压存储在加载到像素驱动电路的存储器上的列驱动器上。对于TFT，这例如是单个薄膜晶体管。在数字系统中，每个像素的图像数据被存储为一系列位平面。将这些位平面呈现给视图的次序可以对图像的感知质量具有显著影响。因此，图像数据的预定次序也基于如本文所述的移位寄存器数据序列内定义的位平面和写入指针。有利地，非控制移位寄存器对在移位寄存器寻址组件206内传播的数据进行空间划分，以允许对行驱动器204a-204e的控制中的间隔和定时的更大控制。

每个行202仅关联一个控制移位寄存器，并且与第一行关联的控制移位寄存器之后的非控制移位寄存器的数量通常与所有其他行的移位寄存器之后的非控制移位寄存器的数量相同。在一个可能的例外中，在一个或多个实施例中，在最后控制移位寄存器(例如，图2A中的移位寄存器203e0)之后的非控制移位寄存器的数量为零(0)。这是因为在移位寄存器203e0操作之后，没有另外的行要操作，将不需要另外的移位寄存器来在移位寄存器寻址组件206内提供数据间隔。然而，为了改进制造产出(例如，通过保持光刻工艺的印刷一致性)，在最后控制移位寄存器之后包括非控制移位寄存器可能是有益的。此外，在最后控制移位寄存器之后包括非控制移位寄存器可能是有益的，以确保移位寄存器链一直保持其现有传播延迟直到最后控制移位寄存器，尽管在逻辑上不需要尾部非控制移位寄存器。

图2B呈现了根据一个或多个实施例的背板210的第二简化框图，其示出了行寻址实施方式，其中第一经修改移位寄存器寻址背板的奇数行，并且第二经修改移位寄存器寻址背板的偶数行。背板210包括行组件211、可操作以控制数据写入到行组件211的奇数行212a、212c和212e的左移位寄存器寻址组件216a以及可操作以控制数据写入到行组件211的偶数行212b、212d和212f的右移位寄存器寻址组件216b。可将来自控制器(未示出)的一个或多个信号施加到输入215a和输入215b中的一者或两者，以确定左移位寄存器寻址组件216a以及右移位寄存器寻址组件216b何时是活动的。用以在移位寄存器寻址组件216a和216b内推进数据的时钟信号(未示出)可结合选择信号操作。应当理解，将移位寄存器寻址组件216a和216b指定为“右”或“左”仅是为了清楚地参考图2B，而不暗示对实际背板中的空间布局或物理组织的任何超出本文所述的细节的限制。

在一个实施例中，左移位寄存器寻址组件216a以及右移位寄存器寻址组件216b两者同时是活动的。在这样的实例中，由左移位寄存器寻址组件216a控制的那些行和由右移位寄存器寻址组件216b控制的那些行的分离的行数据寄存器可以同时使用(例如，参见图1A的背板100内示出的奇数列数据寄存器阵列104U和偶数列数据寄存器阵列104L)。

在背板210中，行212a、212c和212e表示奇数行，而行212b、212d和212f表示偶数行。左移位寄存器寻址组件216a包括行驱动器214a、214c和214e，其响应于分别从控制移位寄存器213a0、213c0和213e0接收的输入而分别产生行212a、212c和212e的字线。非控制移位寄存器213a1在第一时钟周期上从控制移位寄存器213a0接收数据值，并且非控制移位寄存器214a2在第二时钟周期上从非控制移位寄存器213a1接收相同的数据值。在第三时钟周期上，来自非控制移位寄存器213a2的数据值通过链路218a传播到控制移位寄存器213c0。在第四时钟周期和第五时钟周期上，控制移位寄存器213c0的状态传播到非控制移位寄存器213c1，然后继而传播到非控制移位寄存器213c2。在第六时钟周期上，非控制移位寄存器213c2的状态传播到控制移位寄存器213e0。在随后的时钟周期上，来自控制移位寄存器213e0的数据值可以继而传播到非控制移位寄存器213e1和213e2。

在控制移位寄存器213e0是左移位寄存器寻址组件216a中的最后控制移位寄存器的实施例中，可省略以下非控制移位寄存器213e1和213e2。在该情况下，当移位寄存器链的输出被反馈到控制器时(例如，当来自移位寄存器链的末端的输出用于协调后续移位寄存器输入序列的定时时)，背板的控制器(未示出)可以考虑定时要求以发起移位寄存器数据序列的下一实例的开始。在不存在从移位寄存器链的末端到控制器或移位寄存器链的前部的反馈的实施例中，控制器动作不需要取决于是否存在最后一个非控制移位寄存器而不同。

右移位寄存器寻址组件216b的操作大体上类似于左移位寄存器寻址组件216a的操作。右移位寄存器寻址组件216b包括行驱动器214b、214d和214f，其可操作以响应于分别从控制移位寄存器213b0、213d0和213f0接收的输入而分别操作行212b、212d和212f的字线。非控制移位寄存器213b1在第一时钟周期上从控制移位寄存器213b0接收其数据值，并且非控制移位寄存器213b2在第二时钟周期上从非控制移位寄存器213b1接收相同的数据值。在第三时钟周期上，来自非控制移位寄存器213b2的数据值通过链路218b传播到控制移位寄存器213d0。在第四时钟周期和第五时钟周期上，控制移位寄存器的数据值分别传播到非控制移位寄存器213d1和213d2。在第六时钟周期上，移位寄存器213d2的数据值传播到控制移位寄存器213f0。在随后的时钟周期上，控制移位寄存器213f0的数据值可以继而传播到非控制移位寄存器213f1和213f2。

在先前描述的实施例中，其中控制移位寄存器213f0是右移位寄存器寻址组件216b中的最后控制移位寄存器，可以省略控制移位寄存器213f0之后的非控制移位寄存器213f1和213f2。

注意，在所图示的实施例中，左移位寄存器寻址组件216a仅控制行214a、214c和214e的字线，并且右移位寄存器寻址组件216b仅控制行214b、214d和214f的字线。这些行分布可以可选地硬连线以确保两个移位寄存器寻址组件都不控制两个紧邻行的字线。此布置可实现为硬件设计决策并且并不意味着非相邻行在任意位置处。

图2C呈现了示例背板230的第三简化框图，其中在移位寄存器寻址组件236的序列中的每个控制移位寄存器之后的非控制移位寄存器的数量可在四个非控制移位寄存器与两个非控制移位寄存器之间切换。这两个状态中的移位寄存器的实际数量是任意的，并且可以大于或小于图2C的示例中呈现的数量。根据本文公开的原理，可替代数量的非控制移位寄存器的状态的数量可以大于2。

背板230包括行组件231和移位寄存器寻址组件236。行组件231包括五行232a、232b、232c、232d和232e，每行分别由移位寄存器寻址组件236的行驱动器234a、234b、234c、234d和234e生成的字线控制。行驱动器234a、234b、234c、234d和234e分别通过移位寄存器寻址组件236的控制移位寄存器233a0、233b0、233c0、233d0和233e0来操作。移位寄存器数据序列可以经由输入238插入到控制移位寄存器233a0中。

移位寄存器寻址组件236包括一组非控制移位寄存器233a1、233a2、233a3和233a4，其被配置成在接下来的四个时钟周期上传播控制移位寄存器233a0的数据值，之后，在第五时钟周期上，非控制移位寄存器233a4的数据值传播到多路复用器237a的一个输入。非控制移位寄存器233a2的数据值也传播到多路复用器237a的另一输入。

移位寄存器寻址组件236包括一组非控制移位寄存器233b1、233b2、233b3和233b4，另一组非控制移位寄存器233c1、233c2、233c4和233c4，以及另一组非控制移位寄存器233d1、233d2、233d3和233d4。这些组中的每一者以先前针对非控制移位寄存器233a1、233a2、233a3和233a4的组所描述的方式操作。

非控制移位寄存器组233e1、233e2、233e3和233e4的操作不同，因为它们形成最后一行的一部分。在一个实施例中，不存在非控制移位寄存器233e1、233e2、233e3和233e4，并且移位到控制移位寄存器233e0的数据结束移位寄存器动作。因为行232e之外没有行，所以不需要对应的多路复用器。

多路复用器237a、237b、237c和237d可被配置成基于生效到输入239上的信号而在输入之间进行选择。每个多路复用器以类似方式配置，使得响应于在输入239上生效的第一信号状态，多路复用器237a选择来自非控制移位寄存器233a2的信号，多路复用器237b选择来自非控制移位寄存器233b2的信号，多路复用器237c选择来自非控制移位寄存器233c2的信号，并且多路复用器237d选择来自非控制移位寄存器233d2的信号。响应于在输入239上生效的第二信号状态，多路复用器237a选择来自非控制移位寄存器233a4的信号，多路复用器237b选择来自非控制移位寄存器233b4的信号，多路复用器237c选择来自非控制移位寄存器233c4的信号，并且多路复用器237d选择来自非控制移位寄存器233d4的信号。多路复用器237a-237d允许选择每个控制移位寄存器之后的非控制移位寄存器的数量。

多路复用器237a-237d增加了否则将是硬连线移位寄存器寻址组件的灵活性。非控制移位寄存器的长度的选择可以例如在初始化期间完成，以允许更短的移位寄存器数据序列，而不增加在其期间不会发生调制的死区时间。在某些实施例中，控制器(例如，图2A的控制器207)可以控制输入239以在所显示的帧之间或者当效果在显示输出上不可见时切换非控制移位寄存器的长度。例如，结合较慢时钟速率从较长移位寄存器链切换到较短移位寄存器链可提供改变的状况，诸如切换到显示器的标称暗状态以减少电流流动。例如，改变输入239的状态可需要寄存器233的复位以允许生成器208a在输入238上发起可替代移位寄存器数据序列。

图3A至图3G呈现了与包括控制移位寄存器及非控制移位寄存器两者的特定移位寄存器寻址组件一起使用的特定移位寄存器数据序列的操作示例。图3A呈现了包括移位寄存器寻址组件256和行组件255的示例背板250的简化框图。选择布局以便于各个图之间的交叉参考。

行组件255包括行252a、252b、252c、252e、252e、252f和252g。每行连接到移位寄存器寻址组件256的行驱动器254a、254b、254c、254d、254e、254f和254g中的相应一个。

每个行驱动器254a、254b、254c、254d、254e、254f和254g由一个相应的控制移位寄存器253a0、253b0、253c0、253d0、253e0、253f0和253g0以与前述类似的方式进行控制。行控制移位寄存器253a0通过输入257接收移位寄存器数据值，其确定由行驱动器254a控制的字线(未示出)的状态。例如，移位寄存器数据值是移位寄存器数据序列的一部分。移位寄存器数据值响应于一系列时钟信号(未示出)传播通过移位寄存器寻址组件256的移位寄存器。时钟信号使数据值首先传播到非控制移位寄存器253a1，然后传播到非控制移位寄存器253a2。下一时钟周期将数据值传播到控制移位寄存器253b0，其确定行驱动器254b的状态。接下来的时钟周期使数据值首先传播到非控制移位寄存器253b1，然后传播到非控制移位寄存器253b2。

进一步的时钟周期将移位寄存器数据值传播通过控制移位寄存器253c0，然后通过非控制移位寄存器253c1和253c2，通过控制移位寄存器253d0，然后通过非控制移位寄存器253d1和253d2，通过控制移位寄存器253e0，然后通过非控制移位寄存器253e1和253e2，通过控制移位寄存器253f0，然后通过非控制移位寄存器253f1和253f2，以及控制移位寄存器253g0。

在一个实施例中，不存在非控制移位寄存器253g1和253g2，并且移位寄存器数据序列在控制移位寄存器253g0之后结束。在一个实施例中，在移位寄存器数据序列的第一值传播到控制移位寄存器253g0之后，观察到等同于顺序通过非控制移位寄存器253g1和253g2所需的时间的延迟，之后移位寄存器链253a0的第一元素通过输入257接收移位寄存器数据序列中的移位寄存器数据值的新实例。

图3B呈现了概述图3A的移位寄存器寻址组件256的某些元件的说明表270，作为下文进一步呈现特定数据序列的辅助。说明表270将图3A的移位寄存器寻址组件256的控制移位寄存器放置在表示为移位寄存器0的列中，并且将非控制移位寄存器放置成两列，移位寄存器1和移位寄存器2。每行上的移位寄存器链接在一起，与其在图3A中的逻辑布置一致。每行上的控制移位寄存器在控制移位寄存器253a0的情况下从外部源接收数据值，或者在所有其他控制移位寄存器的情况下从前一行的最后一个非控制移位寄存器接收数据值。数据值移动的方向是在每行内从左到右，然后从一行中的最后一个移位寄存器到下一行中的移位寄存器0。例如，行0的控制移位寄存器253a0在下一个时钟周期将其数据值传播到非控制移位寄存器253a1。在其后的下一时钟周期，非控制移位寄存器253a1将其数据值传播到非控制移位寄存器253a2。在下一个时钟周期，非控制移位寄存器253a2将其值传播到第二行上的控制移位寄存器253b0。移位寄存器寻址组件256的其余部分以相同的方式操作(如上所述，最后一行可能有例外)。对于每行，非控制移位寄存器出现的次序是它们当中的区别特征之一，其导致给定行的移位寄存器中的每个移位寄存器被考虑在不同组中。在图3B的说明表270中，控制移位寄存器组的所有成员在列移位寄存器0中找到，第一非控制移位寄存器组的所有成员在列移位寄存器1的中间位置找到，并且最终非控制移位寄存器组的所有成员在列移位寄存器2的结束位置找到。因此，每一列中的移位寄存器表示具有类似操作次序及功能的共同类型。下面讨论该组织的原因。

重要的是要注意，所描述的移位寄存器的列是可以不物理地布置在列中的逻辑列，但是其中作为相同列的成员的每个移位寄存器与相邻列的移位寄存器具有相同的关系。在本申请中，无论列是否如此指示，所有列的移位寄存器都被认为是逻辑列。彼此电连接的移位寄存器被认为是逻辑相邻或逻辑连接的。相反，像素驱动电路阵列的相同行上的像素驱动电路物理地布置在相邻列中。这可能是重要的，因为像素驱动电路执行将电信号转换成图像的调制。除了正方形或矩形像素之外，在一些实施例中设想了菱形和六边形像素，并且可以使用与本文所述相同的调制技术。在阅读和理解本公开时，本领域普通技术人员将容易认识到所公开的结构和技术的许多扩展、等同物和应用。尽管图3A的背板250的各种移位寄存器被描绘为物理列，并且图3B的说明表270中的对应信息被组织为列，但是这些示意性表示都不一定表示底层电路的物理布局。

先前示例的移位寄存器寻址组件可以以与说明表270类似的方式组织。例如，在某些实施例中，图2A的移位寄存器寻址组件206的移位寄存器可以被组织成控制移位寄存器203a0至203e0的逻辑列、第一中间非控制移位寄存器203a1至203e1的逻辑列、第二中间非控制移位寄存器203a2至203e2的逻辑列、以及最终非控制移位寄存器203a3至302e3的逻辑列。最终非控制移位寄存器203a3至203d3各自在下一时钟周期期间将其数据值传递到下一行的控制移位寄存器。可类似地组织本文中的其他移位寄存器示例。控制和非控制移位寄存器的次序可以颠倒，而不影响移位寄存器寻址组件的总体功能。

图3C至图3H、图4A至图4D、和图5A至图5C示出了表，这些表图示了本文实施例随时间的示例操作，具体地图示了移位寄存器数据序列的各个数据值如何响应于时钟周期传播通过移位寄存器，以及移位寄存器数据序列如何可以被定义以启用用于在不同时间写入的行。时间间隔被定义为每个时钟周期发生一次。在这些表中的一些中，明确地提供了包含在移位寄存器(例如，图2A中所示的移位寄存器203a0···203a3,203b0···203b3,203c0···203c3,203d0···203d3,203e0···203e3)中的示例性“1”和“0”数据值。在其他附图中，数据值的某些图案被表示为“写入指针”。写入指针是在时间间隔期间在移位寄存器链内的控制移位寄存器和非控制移位寄存器的移位寄存器数据序列中的数据值的图案，其中用于控制移位寄存器的数据值是被馈送到行驱动器的逻辑“1”或高状态。然后，行驱动器操作对应行的字线，使得该行接受由位线馈送的数据。因此，当写入指针被称为在特定时间驻留在一行上时，该行被写入。

图3C呈现了写入指针序列表275，其说明针对包括多个写入指针Wp0、Wp1和Wp2的移位寄存器数据序列通过图3A的背板250的数据值的传播。写入指针序列表275表示42个时间间隔，其中每个时间间隔是移位寄存器数据序列被前进一个移位寄存器的时钟周期。在该示例中，Wp0在时钟周期1被输入到输入257，如写入指针序列表275的列1所示。写入指针Wp0和Wp1之间的行间隔是一行，并且Wp1在时钟周期5被输入到输入257，如写入指针序列表275的时间间隔5中所示。写入指针Wp1和Wp2之间的行间隔是两行，并且Wp2在时钟周期12处被输入到输入257，并且在写入指针序列表275的时间间隔12中示出。写入指针Wp2与写入指针Wp0的下一实例(例如，其中移位寄存器数据序列重复)之间的行间隔是三行，并且Wp0在时钟周期22处被输入到输入257，并且在写入指针序列表275的时间间隔22中示出。为了确保同时启用两行，Wp0和Wp1之间的间隔是四个周期(不是三个)，因为在时钟周期四，Wp0传播以启用行2，如写入指针序列表275的时间间隔4中所示。因此，在写入指针序列表275中，在每个时间间隔中仅出现零个或一个写入指针。可以为背板250创建图3C的写入指针序列表275，其中输入到输入257(例如，数据所指向的行)的移位寄存器数据序列由行解码器电路和控制器系统确定。以下文本展示了如何为图3A的移位寄存器寻址组件256创建相同图案的写入指针以实现图1A的背板100。

位平面定义要从显示设备显示或输出的信息。例如，对于每个像素驱动电路，位平面定义输出设置或控制。在一个示例中，位平面限定像素驱动电路的脉冲宽度调制持续时间。在某些实施例中，每个写入指针可对应于特定位平面。写入到一行的写入指针Wp0被认为在该行上发起位平面0。位平面0在后续写入指针写入相同行时终止。在图3C的示例中，位平面0在写入指针Wp0在时间间隔1期间写入行252a(被指定为写入指针序列表275的行1)时发起，并且在写入指针Wp1在时间间隔5期间写入行252a时终止。此概念可扩展到其他写入指针，诸如Wp1和Wp2，如下文进一步描述的。位平面0的持续时间是4个时间间隔。位平面1的持续时间(与Wp1和Wp2之间的时间跨度相关联)是7个时间间隔，并且位平面2的持续时间(与Wp2和Wp0的另一实例之间的时间跨度相关联)是10个时间间隔。行间隔与持续时间之间的关系不是线性的，但它是单调的。申请人的先前经验已经表明，线性度随着阵列中的行数和写入指针的数量两者增加而增加。

写入指针序列表275以行1上的时间间隔1处的写入指针Wp0开始。时间间隔2和3没有写入动作，因为移位寄存器数据序列刚开始(例如，位平面0的持续时间在行1中尚未期满，并且行2和更高的行尚未被写入)。写入指针Wp0再次在时间间隔4处被写入在行2上，随后在时间间隔5处被写入指针Wp1写入在行1上，这终止了在时间间隔1处由写入指针Wp0设置的数据值。时间间隔6不具有写入动作，因为位平面1的持续时间在行1中尚未期满，位平面0的持续时间在行2中尚未期满，并且行3和更高行尚未被写入。写入指针Wp0接下来在时间间隔7中被写入在行3上，随后是在时间间隔8中在行2处的写入指针Wp1，其终止了在时间间隔4中在行2上由写入指针Wp0设置的数据状态。由于与时间间隔6类似的原因，时间间隔9没有写入动作。写入指针Wp0接下来在时间间隔10中被写入在行4上，接着是在时间间隔11中在行3上的写入指针Wp1，以及在时间间隔12中在行1上的写入指针Wp2。在时间间隔11中在行3上的写入指针Wp1终止了由在时间间隔7中在行3上的写入指针Wp0设置的数据值，并且写入指针Wp2终止了由在时间间隔5中在行1上的写入指针Wp1设置的数据值。此时，已经引入了所有三个写入指针，因此三个写入指针在七个行上允许的调制的全部范围在此时是完全活动的。

在随后的时间间隔内保持上述图案。当写入指针到达阵列的最后一行时——在该情况下，行7——该写入指针的下一个实例发生在阵列的顶行上，在该写入指针将出现的下一个时间间隔。写入指针Wp0、Wp1和Wp2的图案下一次在时间间隔10、11和12中的相同行上重复时，是在时间间隔31处开始的。

因此，图3C的写入指针序列表275说明可如何使用行间隔来通过随时间跨显示器的连续行传播写入指针的图案来产生灰度。当使用该调制方法时，在任何给定的时间间隔，显示器中没有两行处于完全相同的调制点。注意，当移位寄存器数据序列(未示出)响应于一系列时钟周期向下传递行时，诸如图1C的现有技术背板170的背板通常在一系列操作中从顶部到底部写入。尽管起作用，但是除非行的所有像素电路(未示出)都是模拟的并且接收模拟数据，否则并不足以在单次通过中生成灰度。使用现有技术背板170利用脉冲宽度调制方案生成灰度需要完整背板的许多连续写入，其中最短的写入定义了可以显示的图像数据的最低有效位。这与MegaMod专利中描述的调制方法相比是低效的，MegaMod专利公开了一种方法，该方法支持更均匀的数据带宽要求，而在数据传输中没有显著的峰和谷，该方法实现相同的调制目标。

通过分析图3C的写入指针序列表275的所选时间间隔来说明显示器的相邻行的调制之间的时间关系。在时间间隔21处，行2的写入指针Wp2在从时间间隔15处开始直到该行被重写的10个时间间隔中的第7个时间间隔上，行3的写入指针Wp2在从时间间隔18处开始直到该行被重写的10个时间间隔中的第4个时间间隔上，并且行4上的写入指针Wp2在直到该行被重写的10个时间间隔中的其第一时间间隔上。重写的动作终止先前的数据状态并发起新的数据状态。先前数据状态和替换它的新数据状态可以相同，或者可以不同。

在第二示例中，在时间间隔23处，行5的写入指针Wp1处于7个时间间隔的第7个时间间隔处，行6的写入指针Wp1处于在时间间隔20处开始的7个时间间隔的第4个时间间隔处，并且行7的写入指针Wp1处于7个时间间隔的第一时间间隔处。该分析保持跨所有行和时隙，并且示出了相邻行如何没有精确地处于相同的调制状态。

与上面结合图1C的现有技术背板170描述的调制方法相比，调制方法的另一个优点是允许最低有效位(lsb)的持续时间在持续时间上更短。假设七个行的背板(未示出)而不是现有技术背板170的五个行，则在第一行上开始的lsb直到所有其他行已经被写入并且该行然后被重写才结束。因此，lsb的持续时间最小为7个时间间隔。可以应用一些类型的抖动(dither)来减少该情况的出现，但是这些都涉及额外的控制器软件。以上分析教导了四个时间间隔的最小持续时间lsb是可能的，其中图3A的背板250如针对图3C所描述的那样操作。当背板包括显著更大行数时，能够产生持续时间比写入整个阵列所需的时间更短的最低有效位的优点是显著并且有利的。

这些优点和特征是重要的，因为它们允许以有效的方式操作正确配置的背板。

图3D呈现了移位寄存器数据序列表280，其描绘了当使用图3C中描述的写入指针序列时，图3A的背板250的所有七行的移位寄存器数据序列的数据值的全集的可替代视图。移位寄存器数据序列表280示出了数据如何传播通过图3A的背板250的移位寄存器的物理布局，并且因此指示何时将数据写入由控制移位寄存器253a0、253b0、…、253g0驱动的行上。跨每个时间间隔从左到右，每个时间间隔和行组合的值表示三个值，0或1或其组合，在每个块中表示控制移位寄存器的值，随后是两个非控制移位寄存器中的值，其次序与它们在背板250中描绘的次序相同。图3A的移位寄存器寻址组件256的所有移位寄存器253的初始数据值可以通过复位函数被设置为数据值0。

注意，先前的示例示出了单个移位寄存器数据值通过一系列移位寄存器的移动。现实是所有移位寄存器的一系列综合数据值响应于时钟信号而移动通过移位寄存器。可以设置移位寄存器数据序列中的值以使移位寄存器寻址组件256的移位寄存器253以期望的方式操作。

在移位寄存器数据序列表280的第一示例中，讨论了行1和行2中的移位寄存器数据序列，从时间间隔1直到时间间隔12，之后具有所选的附加时间间隔。一行252的数据值的每个集合被呈现为ABC，其中A是所指示行的控制移位寄存器中的数据值，而B和C是所指示行的非控制移位寄存器中的数据值。因此，时间间隔1中的行1示出了100的数据值，这意味着控制移位寄存器253a0被设置为1，而非控制移位寄存器253a1和253a2被设置为0。在时间间隔2中，移位寄存器数据序列通过时钟信号移动一个移位寄存器，并且读取010移位寄存器数据序列表280中的行1。因此，控制移位寄存器253a0被设置为0，非控制移位寄存器253a1被设置为1，并且非控制移位寄存器253a2被设置为0。非控制移位寄存器253a2中的0数据值移动到行2上的控制移位寄存器253b0，以此类推，但在此示例中仅替换先前数据值0。注意，因为时间间隔2中没有条目以数据值1开始，所以没有控制移位寄存器是活动的，并且不发生对阵列的写入。

在时间间隔3中，移位寄存器数据序列通过时钟信号移动一个移位寄存器，使得时间间隔3的数据值开始于行1的001。因此，控制移位寄存器253a0和非控制移位寄存器253a1各自被设置为0，并且非控制移位寄存器253a2被设置为1。因为时间间隔3中没有条目以数据值1开始，所以没有控制移位寄存器是活动的，并且不发生对阵列的写入。

在时间间隔4中，移位寄存器数据序列由时钟信号移动，使得行1和行2的时间间隔4的数据值以000 100开始。因此，行1的控制移位寄存器253a0和非控制移位寄存器253a1和253a2都被设置为0，并且行2的控制移位寄存器253b0被设置为1。这与图3C的写入指针序列表275一致。

在时间间隔5中，移位寄存器数据序列由时钟信号移动一个移位寄存器，使得时间间隔5的数据值开始于行1和行2的100 010。控制移位寄存器253a0被设置为1，并且非控制移位寄存器253a1和253a2被设置为0，如同控制移位寄存器253b0一样。非控制移位寄存器253b1被设置为1，并且非控制移位寄存器253b2被设置为0。

与时间间隔2和3一样，时间间隔6不具有活动的控制移位寄存器。时间间隔7和8在行3和2上重复先前在时间间隔4和5中在行2和1上示出的写入指针Wp0和Wp1的图案，因此，与时间间隔4和5的数据值相比，可以认为提供偏移一行的写入动作。

与时间间隔2、时间间隔3和时间间隔6一样，时间间隔9不具有活动的控制移位寄存器。时间间隔10和11重复写入指针Wp0和Wp1的先前针对时间间隔4和4以及针对时间间隔7和8指出的图案，其中与在时间间隔7和8处的最接近的先前实例相比，偏移为一行。在时间间隔12中，与时间间隔11中的写入指针Wp1的最接近的实例相比，写入指针Wp2在两行偏移的情况下被写入。此时，所有三个写入指针现在存在于图3A的背板250的系统上。

移位寄存器数据序列的检查显示，没有高于时间间隔9的时间间隔具有其中没有发生写入动作的任何实例。还没有写入多于一行的实例(例如，在控制移位寄存器253a0、253b0、…、253g0中的一个中，其字线被数据值1拉高)。接下来在时间间隔31、31和33重复在时间间隔10、11和12中找到的写入指针序列，其中写入指针Wp0在时间间隔10中的行4上，写入指针Wp1在时间间隔11中的行3上，并且写入指针Wp2在时间间隔12中的行1上。重复发生是因为当写入指针到达行7(例如，行252g)时，其下一个实例发生在行1(例如，行252a)上。

例如，在时间间隔19处的行7(252g)上的写入指针Wp0接下来在时间间隔22处出现在行1(252a)上。还应注意，在时间间隔19处开始的行7(252g)的位平面0(未示出)在4个时间间隔之后终止，即，当在时间间隔23中将写入指针Wp1写入行7(252g)时。

图3D的移位寄存器数据序列表280示出了图3C的写入指针序列表275中呈现的写入指针。行具有写入指针序列275中的写入指针的所有点(例如，行与时间间隔的交叉点)在移位寄存器数据序列表280中的相同点(行和时间间隔)处具有100，指示该点处的控制写入指针使字线为高，并且两个非控制移位寄存器具有0数据值。注意，不禁止在111的任一点处具有序列，但是其对于基于移位寄存器数据序列方案的实际调制可能不是有用的。在111序列的情况下，对应行组件将经受两个短突发和一个非常长突发，这将不会导致显著灰度产生。

先前示例说明了可用于以产生灰度调制的时间排序方式操作非毗连行的字线的移位寄存器数据序列的构造。每个可用移位寄存器数据序列具有可用于开发其他可用移位寄存器数据序列的特性。

用于本发明的移位寄存器寻址组件的构造——诸如图3A的移位寄存器寻址组件256的构造——的前提是显示器的每行具有分别由单个控制移位寄存器(例如，控制移位寄存器253a0-253g0)控制的一个行驱动器(例如，行驱动器254a-254g)。每个行驱动器254a到行驱动器254g控制行组件255的相应行252a-252g的一个字线(未示出)。移位寄存器寻址组件256的每行进一步包括相同数量的非控制移位寄存器(除了最后一行可能的例外)。在图3A的移位寄存器寻址组件256的示例中，每行包括在每个时钟周期期间分别从对应控制移位寄存器253a0至253g0接收其数据值的第一非控制移位寄存器253a1到非控制移位寄存器253g1，并且还包括在每个时钟周期期间从相同行的相邻第一非控制移位寄存器接收其数据值的第二非控制移位寄存器253a2至253g2。移位寄存器数据序列从每行的第二非控制移位寄存器(例如，253a2-253f2)前进到下一行的控制移位寄存器253b0至253g0。

最后一行发生什么取决于是否存在可选的非控制移位寄存器253g1和253g2。在存在非控制移位寄存器253g1和253g2的某些实施例中，两个移位寄存器可以如上所述操作，并且非控制移位寄存器253g2中的移位寄存器数据值可以响应于时钟周期而被生效到控制移位寄存器253a0的输入上。当不存在非控制移位寄存器253g1和253g2时，其他电路系统通常向控制移位寄存器253a0提供数据值。

与单独使用LTPS或其他相关材料的特性相比，存在希望更紧密地调节移位寄存器寻址组件256的定时的合理原因。单晶硅具有优异的定时性能，因此在环路中不具有用于定时目的的非控制移位寄存器253g1和253g2具有一些优点。如前所述的显示器控制器(未示出)可以执行该功能。通常，产生等于按时钟顺序通过非控制移位寄存器253g1和253g2两者所需的时间的时间延迟，尽管可进行一些调整以保持调制与传入数据同步。

背板250实现可配置成控制调制的移位寄存器行寻址。为特定移位寄存器布置定义移位寄存器数据序列以实现期望的调制。例如，在实施例中，移位寄存器数据序列被布置成使得移位寄存器布置没有多于一行的字线在任何给定时间间隔处是高的。在存在分离的列寄存器组件的实施例中，例如，其中一个列寄存器组件向偶数行供应数据并且另一个列寄存器组件向奇数行供应数据，该限制仍然可以应用于偶数行和奇数行的分离集合。

图3E、图3F和图3G呈现详细的数据值表285、290和295，它们是图3D的表280的从时间间隔6到时间间隔32的移位寄存器的数据值的更详细的表。图3E包括时间间隔6至时间间隔14的详细数据值表285；图3F包括时间间隔15至时间间隔23的详细数据值表290；并且图3G包括时间间隔24至时间间隔32的详细数据值表295。所呈现的有限数量的时间间隔足以说明移位寄存器数据序列的优点，该移位寄存器数据序列可操作以对包括用经修改移位寄存器寻址组件构造的多个行的背板进行脉冲宽度调制。将示出，特定移位寄存器数据序列可操作以通过控制非相邻行的字线的激活来以时间排序序列激活所述非相邻行。注意，序列中的一些行可以彼此相邻，但是并非所有行都需要彼此相邻。

图3E、图3F和图3G的标头项SReg 0、SReg 1和SReg 2说明数据值如何传播通过图3A的移位寄存器寻址组件256的每行的控制移位寄存器、第一非控制移位寄存器和第二非控制移位寄存器。SReg 0下的条目对应于在所记录的时间间隔中的每个时间间隔(例如，图3B的说明表270的移位寄存器0列中列出的所有移位寄存器)处的控制移位寄存器253a0、253b0、253c0、253d0、253e0、253f0和253g0中的数据值。SReg 1下的条目对应于第一非控制移位寄存器的数据值(例如，如在说明表270的移位寄存器1列下列出的)，并且SReg 2下的条目对应于第二非控制移位寄存器的数据值(例如，如在说明表270的移位寄存器2列下列出的)。图3E、图3F和图3G的行对应于图3B中列出的行。

在第一比较点中，图3E的详细数据值表285的时间间隔6和9的数据两者都将所有行的SReg 0的值显示为0，与图3D的移位寄存器数据序列表280的以上描述一致，其解释了时间间隔6和9两者都不涉及写入动作。

查看图3C的写入指针序列表275的时间间隔10、11和12，在时间间隔10处在行4上找到写入指针Wp0；在时间间隔11处在行3上找到写入指针Wp1；并且在时间间隔12处在行1上找到写入指针Wp2。将此与相同时间间隔的详细数据值表285进行比较，在时间间隔10处在行4上找到数据值1，在时间间隔11处在行3上找到数据值1，并且在时间间隔12处在行1上找到数据值1。因此，详细数据值表285中所示的数据值的该位置和定时反映写入指针序列表275中的写入指针Wp0、Wp1和Wp2的位置。

在详细数据值表285中，数据值1指示使行的字线为高(或低，这取决于该行的像素驱动电路的存储器电路的设计)，从而使得数据能够被写入该行的存储器电路。首先查看在时间间隔10处写入行4的写入指针Wp0，根据图3C的写入指针序列表275，接下来在时间间隔14处由写入指针Wp1写入行4。在时间间隔14处查看详细数据值表285，此时SReg 0再次为高。时间间隔11、12和13的检查揭示SReg 0的行4在那些时间间隔期间未被写入，因此在时间间隔10处建立的行4的存储器电路的数据值不改变直到时间间隔14。

根据图3C的写入指针序列表275，写入指针Wp1在时间间隔11处被写入行3。接下来在时间间隔18处通过写入指针Wp2写入行3，并且没有介入的数据写入该行。将此与图3E的详细数据值表285中的时间间隔11的数据值和图3F的详细数据值表290中的时间间隔18的数据进行比较，时间间隔11的SReg 0在行3上具有1，并且时间间隔18的SReg 0在行3上具有1。在SReg 0下，行3上没有具有1的介入的时间间隔。这将在时间间隔11处的行3上的写入指针Wp1与在图3E的详细数据值表285上的时间间隔11处的在行3上的呈现的数据完全相关，并且还将在图3C的写入指针序列表275上的时间间隔18处的行3上的写入指针Wp2与在详细数据值表290上的时间间隔18处的行3上的呈现的数据相关。

进一步分析产生写入指针序列表275的写入指针与图3E的详细数据值表285、图3F的290和图3G的295上呈现的数据之间的相同结果。因此，展示了可以开发出一种移位寄存器数据序列，当在本申请中公开的经修改移位寄存器寻址组件上使用该移位寄存器数据序列时，该移位寄存器数据序列可操作以施加脉冲宽度调制方案，该脉冲宽度调制方案通过使用后续写入指针之间的各种行间隔来创建灰度。

关于写入指针序列表275，清楚地示出了在重复之间具有行偏移的重复图案。例如，时间间隔10、11和12的图案示出了行4处的写入指针Wp1、行3处的写入指针Wp0上方一行的写入指针Wp1以及行1处的写入指针Wp1上方两行的写入指针Wp2。该图案以从时间间隔13处开始的一个行偏移重复，其中在行5处示出写入指针Wp0，在时间间隔10的写入指针Wp0下方一行，接着是在时间间隔14中在行4上的写入指针Wp1，在时间间隔11处在行3上的写入指针Wp1的位置下方一行，然后是在时间间隔14处在行2上的写入指针Wp2，在时间间隔12处在行1上的写入指针Wp2的位置下方一行。该图案针对时间间隔16、17和18以及针对时间间隔19、20和21重复。在时间间隔22处，不存在写入指针Wp0移动到的行8，因此代替地在该时间间隔期间，在行1上重新开始写入指针Wp0。

因此，表270、表275和表280在每个点处与详细数据值表285和290完全相关。已经展示了时间间隔10、11和12的对应关系。详细数据值表285示出了SReg 0，其在时间间隔13处在行5上具有数据值1，并且在时间间隔14处在行4上具有数据值1。详细数据状态表290示出了在时间间隔15处在行2上具有数据值1的SReg 0。

可以以类似的方式示出针对时间间隔16、17和18以及针对时间间隔19、20和21的数据表270、275、280和290之间的对应关系。在写入指针序列表275中的时间间隔19处，写入指针Wp0出现在行7上(例如，图3A的背板250的最后一行)。写入指针Wp0的下一个实例在时间间隔22处在行1上找到。与详细数据值表290的相关性成立，因为在该时间间隔处在SReg0上找到数据值1。

先前示例已展示当使用经修改移位寄存器寻址组件时行间隔如何产生灰度，其中所述经修改移位寄存器寻址组件包括控制移位寄存器——每行一个——当将控制移位寄存器置于高状态时能够将字线拉高或已将字线拉高，并且所述经修改移位寄存器寻址组件还包括非控制移位寄存器，其中非控制移位寄存器的数量对于每行是相同的(可能除了最后一行之外，其中最后控制移位寄存器之后的非控制移位寄存器的数量可为零)。

图3E、图3F和图3G的详细数据值表285、290和295中呈现的数据示出了可以有利地用于成功实现诸如图3D的移位寄存器数据序列表280中所示的移位寄存器数据序列的约束。

在详细数据值表285、290和295的每个时间间隔中，SReg 0、SReg1和SReg2中不多于一个包含值1。作为第一示例，在详细数据值表285中考虑时间间隔6的3列。第一列SReg 0不具有包含值1的移位寄存器；列SReg 1仅在行1上具有包含值1的移位寄存器，并且列SReg2仅在行2上具有包含值1的移位寄存器。考虑时间间隔11，SReg 0中的移位寄存器数据值在行3上是1；SReg 1中的移位寄存器数据值在行4上是1，并且SReg 2中的移位寄存器数据值在任何行上不为1。考虑时间间隔14，SReg 0中的移位寄存器数据值在行4上是1；SReg 1中的移位寄存器数据值在行5上是1，并且SReg 2中的移位寄存器数据值在行1上是1。在另一示例中，考虑时间间隔20，SReg 0中的移位寄存器数据值在行6上是1；SReg 1中的移位寄存器数据值在行7上是1，并且SReg 2中的移位寄存器数据值在行3上是1。考虑SReg0、SReg1和SReg2中的所有其他时间间隔揭示在每一列中没有任何列具有多于一个的包含高数据值的移位寄存器。

图3H说明详细数据值表298，其说明当多于一个移位寄存器数据点同时在表的一列中(例如，对于SReg 0、SReg 1或SReg 2中的一者，但在不同行中)为高时会(不利地)发生什么。详细数据值表298呈现时间间隔a至f上的简化移位寄存器数据序列，其中时间间隔以字母次序出现。这些时间间隔不对应于图3E至图3G的任何时间间隔。详细数据值表298使用图3A的背板250的配置，并且标头项和行引用与图3E至图3G相同。

表298包括在时间间隔a处位于行1和4上的列SReg 1中的数据值1的两个实例，对应于存储在图3A的背板250的非控制移位寄存器253a1和253d1上的数据。但是因为非控制移位寄存器253a1和253d1是非控制移位寄存器，所以它们内数据值1的存在对与行1和行4相关联的字线没有影响。

在随后的时间间隔b中，数据值1的两个实例位于行1和4上的列SReg 2中，对应于存储在图3A的背板250的非控制移位寄存器253a2和253d2上的数据。再次，因为非控制移位寄存器253a2和253d2是非控制移位寄存器，所以其内数据值1的存在对于与行1或行4相关联的字线的状态没有影响。

在时间间隔c中，数据值1的两个实例位于行2和5上的列SReg0中，对应于存储在控制移位寄存器253b0和253e0上的数据。因为控制移位寄存器253b0和253e0是控制移位寄存器，所以在其两者内存在数据值1使得相关联行驱动器254b和254e将行252b和252e的字线升高到接通状态。

在时间间隔d和时间间隔e中重复相同的序列，其中用于非控制移位寄存器253b1和253b2以及用于非控制移位寄存器253e1和253e2的移位寄存器数据值以与之前类似的方式操作。在时间间隔f中，数据值1的两个实例再次移动到行3和6上的列SReg 0，对应于控制移位寄存器253c0和253f0。同样，行3和6的字线都移动到接通状态。这创建了先前特别确定为不利的状态，因为要写入一行的数据不应被写入多于一行。作为一般规则，不期望根据一个或多个实施例的移位寄存器数据序列被配置成使得在任何时间，共同类型的移位寄存器集合的多于一个元素具有数据值1。

如果移位寄存器数据序列比移位寄存器阵列的物理移位寄存器更长——处理更多数据元素，则移位寄存器数据序列与移位寄存器阵列的使用可以是可接受的，前提是在任何给定时间间隔期间没有公共类型的移位寄存器填充有多于一个数据值1。该结论是除了先前的结论之外还有的结论，其中该先前的结论指出可以通过使用表示公共类型的移位寄存器的数据状态的列中的不多于一个数据元素来构造成功的移位寄存器数据序列。

图4A至图4E提供下述示例，其中移位寄存器数据序列定义比在每行上的移位寄存器的数量多的写入指针。图4A至图4E基于图3A的背板250和图3B的说明表270。

图4A呈现了写入指针序列表300的示例，其中写入指针的总数(例如，六个，Wp0-Wp5)大于在每行上移位寄存器的数量(例如，行252a的三个，253a0、253a1和253a2)。如前所述，移位寄存器数据序列中活动的移位寄存器的数量不超过移位寄存器组的数量。也就是说，在任何时间间隔中只有一行具有活动字线。

对于时间间隔1至21，图4A的写入指针序列表300与图3C的写入指针序列表275相同。然后，不同于写入指针序列表275，其中移位寄存器数据序列在时间间隔22处在行1上以Wp0重复，在表300中，写入指针Wp3在时间间隔22处在行1上发生。在时间间隔22之后，写入指针序列表300中的写入指针Wp3的所有剩余实例的时间间隔和行位置与写入指针序列表275中的写入指针Wp0的剩余实例相同。因此，由写入指针Wp2发起的位平面的10个时间间隔的持续时间在写入指针序列表275和300中是相同的。写入指针Wp3由写入指针Wp4终止，从而创建7个时间间隔持续时间的位平面。写入指针Wp4由写入指针Wp5终止，从而创建7个时间间隔持续时间的另一位平面。在时间间隔36处的行1上的写入指针Wp5的最后实例在写入指针序列表300结束时是至少七个时间间隔的持续时间。(写入指针Wp5是否为七个时间间隔持续时间或更长的持续时间取决于在时间间隔43和任何确保的时间间隔期间发生的情况，这里未描绘出)。

注意，虽然写入指针Wp3落入到写入指针序列表300中在时间间隔22处开始的时间间隔和行，它们由图3C的写入指针序列表275中的写入指针Wp0的实例占据，但是这对于写入指针序列表300中的写入指针Wp4相对于写入指针Wp1或写入指针Wp5相对于写入指针Wp2并不成立。

在写入指针序列表300的示例中，跟随时间间隔42的时间间隔可利用不同图案中的附加写入指针，或在时间间隔22处发起的图案的延续。在前一种情况下，可以基于本文呈现的规则来设计下一图案。在后一种情况下，可以使用现有图案的延续来关闭调制序列。所述继续可涉及将每行上的写入指针Wp3的最后示例的数据值设定为0，使得位平面在结束时不具有数据。它可以进一步涉及写入指针Wp4和Wp5的其他实例，直到这些写入指针到达最后一行，然后终止。可以看出，将写入指针Wp3传播到最后一行(例如，以擦除其上具有数据的Wp5的最后实例)花费20个附加时间间隔。可用于关闭调制序列的另一方法是使用移位寄存器复位功能来将所有移位寄存器数据值设置为0。

图4B呈现了移位寄存器数据序列表305，其以与图3D的移位寄存器数据序列表280相同的方式图示图3A的个别移位寄存器的可能移位寄存器数据状态。移位寄存器数据序列表305的时间间隔1至21的序列与移位寄存器数据序列表280的序列相同。在时间间隔22处，行1的移位寄存器数据值为100，其对应于写入指针序列表300的时间间隔22处的行22上的写入指针Wp3的数据值。在时间间隔23处，行7的移位寄存器数据值为100，其对应于写入指针序列表300的时间间隔23处的写入指针Wp1的数据值。在时间间隔24处，行5的移位寄存器数据值为100，其对应于写入指针序列表300的时间间隔24处的写入指针Wp2的数据值。在时间间隔25处，行2的移位寄存器数据值为100，其对应于写入指针序列表300的时间间隔25处的写入指针Wp3的数据值。

在时间间隔26处，发生写入指针Wp1的最后实例。Wp1不在表300和305中承载，因此，与表275和280相比，表300和305之间的对应关系在时间间隔26和之后的某些时间间隔内不同。例如，通过检查，对于表300和305中的时间间隔26，没有行具有移位寄存器数据值100，并且因此在时间间隔26处没有在任何行上发生写入动作。

在时间间隔27处，行6的移位寄存器数据是100，其对应于写入指针序列表300中的时间间隔27处的行6上的写入指针Wp2的数据值。通过检查，移位寄存器数据值100从移位寄存器数据序列表305中的时间间隔28到32的传播对应于写入指针序列表300中所图示的时间间隔28到32的写入指针的行位置。

在时间间隔30处，写入指针Wp2的另一实例出现在写入指针序列表300中的行7上。在写入指针序列表300中的之后的时间间隔中不发生写入指针Wp2的进一步实例。在时间间隔33处，在移位寄存器数据序列表305中未找到移位寄存器数据值100，因此在任何行上不发生写入动作。

在时间间隔34至36处，在移位寄存器数据序列表305中分别在行5、行3和行1处找到移位寄存器数据100，它们对应于写入指针序列表300中的那些时间间隔中的写入指针Wp3、Wp4和Wp5的位置。对于时间间隔37至39和对于时间间隔40至42重复类似的图案，如可以通过检查表300和305两者来确定的。

图4C、图4D及图4E呈现从时间间隔19到时间间隔42的移位寄存器的数据值的更详细表，下文中详细的数据值表310、315和320。图4C包括时间间隔19至时间间隔27的详细数据值表310；图4D包括时间间隔28至时间间隔36的详细数据值表315；并且图4E包括时间间隔37至时间间隔42的详细数据值表320。所呈现的时间间隔的有限数量足以说明移位寄存器数据序列可以比存在于移位寄存器寻址组件中的移位寄存器的总数量要长的观点。在该示例中，图4B的移位寄存器数据序列表305与图3D的移位寄存器数据序列表280相同，直到时间间隔26。由于与写入指针Wp1和Wp2相对于写入指针Wp0(参见图3C)的位置相比，写入指针Wp4和Wp5相对于写入指针Wp3(参见图4A)的位置的差异引起的改变，因此时间间隔26在其移位寄存器上没有写入动作。注意，写入指针Wp3占据图4A的写入指针序列表300中的与图3C的写入指针序列表275的写入指针Wp0相同的行和时间间隔，开始于时间间隔22。

在图4C、图4D和图4E中，跨行252a-252g的所有移位寄存器SReg 0可以被视为第一组，跨行252a-252g的所有移位寄存器SReg 1可以被视为第二组，并且跨行252a-252g的所有移位寄存器SReg 2可以被视为第三组。通过检查，在时间间隔19至42内的任何给定时间间隔处，这三组移位寄存器中的每一组拥有至多一个具有数据值1的移位寄存器。这展示了，在任何给定时间间隔，不多于一行的字线被移位寄存器激活。

用于建立移位寄存器数据序列以与刚刚示出的序列一样执行的规则包括若干特征。已经陈述的第一规则是确保相同逻辑位置中的移位寄存器集合中的不多于一个移位寄存器在任何给定时间具有数据值1。因为序列需要共同类型的移位寄存器上的多于一个数据状态，所以此对移位寄存器数据序列施加定时要求。

在将图4A的写入指针序列表300与图3C的写入指针序列表275进行比较时，写入指针Wp0在时间间隔22处被写入指针Wp3替换。写入指针Wp3的所有实例在时间间隔期间并且在图3C的写入指针序列表275的写入指针Wp0先前发生的行上发生。与图3C所示的类似位平面相比，这保留了由图4A中的写入指针Wp2发起的位平面的持续时间。然后，在图4A中，写入指针序列表300的写入指针Wp4通常类似于图3C的写入指针序列表275的写入指针Wp1。然而，在写入指针序列表300的时间间隔29处在行1处引入写入指针Wp4，而在写入指针序列表275上的时间间隔26处在行1上第二次引入写入指针Wp1。这是上述两个写入指针序列之间的3个时间间隔的定时的移位，导致由写入指针序列表300的写入指针Wp3发起的位平面的持续时间具有七个时间间隔的持续时间，而由写入指针序列表275的写入指针Wp0在相同的行和时间间隔上发起的位平面的持续时间仅是四个时间间隔。

继续图4A的写入指针序列表300，由写入指针Wp4在时间间隔29处在行1上发起的位平面在七个时间间隔的持续时间内由写入指针Wp5在时间间隔W36处终止。在示例中，不终止由行1上的写入指针Wp5发起的位平面。然而，检查时间间隔40，在行7上找到写入指针Wp3，其指示时间间隔43(未示出)将是来自包含写入指针Wp0和Wp3两者的组的写入指针将在时间间隔3处出现在行1上的下一个实例。在任一情况下，由写入指针Wp5发起的位平面的持续时间将为7。

在图4A的示例之后，所示示例产生4个时间间隔持续时间的一个位平面、7个时间间隔持续时间的四个位平面和10个时间间隔持续时间的一个位平面。七个时间间隔持续时间的四个位平面可以作为温度计位操作。这意味着通过操纵像素驱动电路中的存储器电路的数据值，位平面序列中的第一位置处的7个时间间隔持续时间的位平面可以在所有实例中被首先被置于接通状态。在所有实例中，可以将位平面序列的第二位置处的7个时间间隔持续时间的位平面第二个置于接通状态。在所有实例中，可以将位平面序列中的第三位置处的7个时间间隔持续时间的位平面第三个置于接通状态，并且在所有实例中，可以将7个时间间隔持续时间的位平面第四个置于接通状态。这意味着，如果像素及其邻居两者都处于接通状态，并且一个像素具有激活的第一温度计位，并且第二个像素具有激活的第一和第二温度计位，则第一温度计位在调制序列中同时发生，并且在该点处它们之间没有相位差。

由此产生的益处是图像缺陷——诸如本领域公知的动态假轮廓和液晶横向场效应)的流行率的降低。一般构思是，其通过使用如上所述的温度计位来减少相邻像素之间的数据相位定时差。该解决方案已经由申请人在实际应用中实现，并且记载在其先前的专利申请中。

在写入指针序列表300中，可以在时间间隔29期间在行1上之外的位置处引入写入指针Wp4。例如，它可以被放置在时间间隔26处在行1上，尽管这将不会与图3C的写入指针序列表275上的在时间间隔26处在行1上的写入指针Wp1的放置不同。写入指针Wp4也可以在时间间隔32处被引入行1上，这将使得由写入指针Wp3在时间间隔22处发起的位平面的持续时间从7个时间间隔改变为10个时间间隔。

如果写入指针Wp5保持在时隙36处在行1上，则这还将改变由在时隙32处在行1上的写入指针Wp4发起的位平面的持续时间到四个时间间隔。如果写入指针Wp5移动到时间间隔39的行1上，则在时间间隔32处在行1上的由写入指针Wp4发起的位平面的持续时间是在时间间隔39处在行1上由写入指针Wp5终止时的7个持续时间间隔。

因此，展示了写入指针序列的开发中的一些灵活性可允许开发不同持续时间的位平面。实际上，每个应用可能需要对备选方案进行一定程度的调查，以便选择可用备选方案中的最佳备选方案。

以下是形成本申请中先前公开的移位寄存器数据序列所需的各种步骤的概述。在阅读和理解本公开时，本领域普通技术人员将能够取决于移位寄存器数据序列旨在用于的背板和移位寄存器结构的复杂性来电子地或物理地(例如，在纸上)开发本文描述的各种表和其他辅助。

在图3A的背板250和图3B的说明表270中提供的信息提供了用于构造写入指针序列的基础，该写入指针序列可以使用移位寄存器数据序列——诸如在图3D的移位寄存器数据序列表280中或在图4B的移位寄存器数据序列表305中呈现的移位寄存器数据序列——来实现。

图3A的背板250包括七行，如前所述，每行与一个控制移位寄存器和两个非控制移位寄存器相关联。移位寄存器可以被组织成3列交叉7行向下的阵列。这对应于图3B的说明表270的三个右列。为了便于参考而指示行，并且为了完整性而包括行驱动器。如上所述，对于某些实施例，不存在用于最后一行的非控制移位寄存器，并且背板控制器相应地调整定时。例如，控制器可以通过移位寄存器组件的移位寄存器链调整后续移位寄存器数据序列的定时。例如，控制器可以调整后续移位寄存器数据序列的定时以至少匹配输入图像数据帧速率。经验表明，当输出是位平面的形式时，可能难以将输出帧速率与输入数据速率进行匹配。

移位寄存器寻址组件的更一般的情况是它包括N行，每行具有M个移位寄存器，除了最后一行(在一些实施例中，其可以不具有位于最后控制移位寄存器之后的非控制移位寄存器，如上所述)。一个且仅一个控制移位寄存器与N行中的每行相关联，并且每行与相同数量的非控制移位寄存器相关联，其以针对图3A的移位寄存器寻址组件256所描述的互连的方式互连。

在某些实施例中，写入指针序列表包括表示背板的行的列表的行和与时间间隔相对应的列。这提供了可以在其上开发或可视化写入指针序列的模板表；图3C的写入指针序列表275和图4A的写入指针序列表300是示例。总体移位寄存器数据序列表可以具有比被设计用于的移位寄存器寻址组件中的移位寄存器更多的数据点，但是这不是强制的。图3C的写入指针序列表275和图4A的写入指针序列表300表示通过控制移位寄存器传播的数据(Wp0的术语等等是为了便于参考，因为实际数据是一系列1和0数据值)。

接下来可以开发试探综合写入指针序列。从图3C的写入指针序列表275考虑的示例开始于时间间隔10处的行4上的Wp0。包括Wp0、Wp1和Wp2的写入指针序列在时间间隔10、11和12处被完全开发，并且直到在时间间隔31处开始找到相同的行图案才达到完整的周期。由于诸如所描述的移位寄存器寻址组件的性质，在任何给定时刻移位寄存器寻址组件中存在的写入指针的数量有利地不超过与显示器的行相关联的移位寄存器的数量。这包括在移位寄存器寻址组件中的控制移位寄存器以及直到下一个控制移位寄存器的后续非控制移位寄存器中的每一个。

移位寄存器方法的一个特征是移位寄存器数据序列有利地在移位寄存器链的开始处——诸如图3A的移位寄存器寻址组件256的控制移位寄存器253a0——发起。随着数据值传播通过移位寄存器寻址组件的个别移位寄存器，调制序列变得更充分地发展。如前所述，这是从图3C的写入指针序列表275的时间间隔10开始发生的。这是本文公开的移位寄存器寻址组件的类型的特征，其中所有移位寄存器形成串联的连续链，使得整个移位寄存器数据序列前进通过链。

图5A、图5B和图5C呈现了详细的移位寄存器序列数据表325、330和335，其描绘图3C的写入指针序列表275的时间间隔1至27。这些表用于图示移位寄存器数据序列的开发中的附加特征。

在所图示的示例中，当行写入图案模板的写入指针Wp0最初在时间间隔1处应用于行1时，其后是时间间隔2和3，在此期间没有写入指针应用于任何地方。这是因为对应于其他写入指针Wp1和Wp2的数据尚未被引入到移位寄存器寻址组件上。在时间间隔4处，写入指针Wp0的另一实例传播到行2。在时间间隔5处，在行1上引入写入指针Wp1，因此部分地建立移位寄存器数据序列。时间间隔6中没有活动写入指针，因为如果完整序列已经传播通过移位寄存器，并且稍后引入的Wp2已经卷绕，即传播回到序列的开始，则这将是Wp2的时间间隔。时间间隔7在行3上具有写入指针Wp0，并且时间间隔8在行2上具有写入指针Wp1，随后在时间间隔9中没有活动写入指针。如果完整序列已经卷绕，则这再次是Wp2的时间间隔。

从时间间隔10处开始，写入指针序列表完全填充有所有预期写入指针，并且保持到时间间隔42，该时间间隔42是写入指针序列表275的结束。在传播通过整个移位寄存器寻址组件后，每个写入指针从最后一行卷绕到第一行。例如，写入指针Wp0在时间间隔19处位于行7上。在时间间隔22处在行1上找到写入指针Wp0的下一实例。

在图4A的写入指针序列表300的情况下，写入指针Wp0在时间间隔22处不卷绕到行1。代替地，在时间间隔22处在行1上找到写入指针Wp3。虽然在图3C的写入指针序列表275的情况下，在时间间隔22处开始的写入指针Wp3的每个实例在Wp0占用的位置处被找到，但是在写入指针序列表300中在先前被写入指针序列表275的写入指针Wp1占用的点处没有找到写入指针Wp4。对于写入点Wp5也是如此。这是没有写入行的时间间隔26和33处的实例的原因。

下一步骤是创建类似于图3E的详细数据值表285的详细移位寄存器数据表。这可以根据需要被重复多次。该表包括一系列基于列的时间间隔，每一个时间间隔包括用于与行相关联的每个移位寄存器组的列，并且其中显示器的每行被分配该表的行。有利地，写入指针序列表的每行包括对像素阵列的预期行的参考。

用于启动移位寄存器数据序列表的方法是开始填充时间间隔以对应于写入指针序列表。当写入指针组件被复位时，移位寄存器数据序列中的每个数据值为零(0)。在找到写入指针的每个时间间隔和行处，应在移位寄存器数据序列表的对应行处将一(1)写入到对应时间间隔。

如前所述，零对应于下述数据值，当该数据值在控制移位寄存器上被找到时，不会导致该行的字线被置于导致该行的存储器电路从位线接收数据的状况中，而一对应于下述数据值，当该数据值在控制移位寄存器上被找到时，确实导致该行的字线被置于导致该行的存储器电路从位线接收数据的状况中。

因此，详细移位寄存器序列数据表325表示详细移位寄存器数据表的开发中的中间级。从时间间隔1处开始，该表包括控制移位寄存器中的数据值1，所有其他移位寄存器被设置为0。在时间间隔4中，该1已经传播到行2上的控制移位寄存器。这些数据值对应于时间间隔1和时间间隔4处的Wp0。时间间隔1和时间间隔4之间的1的位置是在时间间隔2处的SReg 1和时间间隔3处的SReg 2的行1的非控制移位寄存器中，如预期的。

在时间间隔5处，数据值1被放置在行1上的SReg 0处，其对应于图3C的写入指针序列表275的写入指针Wp1。对应于写入指针Wp1的1有效地终止行1处的时间间隔1的单个1，因为它允许新数据被写入该行。行2上的数据值1在相同时间间隔中定位在SReg 1处。在时间间隔6处，行1上的1已经移动到行1上的SReg 1，并且行2上的1已经移动到SReg 2。在时间间隔6中，在任何SReg 0中不存在1，并且因此没有行具有写入到其的数据。

在时间间隔7处，在SReg 0处的行3上找到数据值1，其对应于图3C的写入指针序列表275上的所述点处的Wp0。在SReg 2处的行1上找到进一步的数据值1，其在时间间隔8中移动到行2上的SReg 0。行3上的1在时间间隔8中移动到SReg 1。

在时间间隔9处，行2上的1移动到SReg 1，并且行3上的1移动到SReg 2。在图5B的详细移位寄存器序列数据表330的时间间隔10处，行3的数据值1移动到行4的SReg 1，其对应于图3C的写入指针序列表275的写入指针Wp0。数据值1也在SReg 2处的行2上找到，其在时间间隔11期间在行3上传播到SReg 0。这对应于写入指针序列表275上的该位置处的Wp1。行4上的数据值1现在处于SReg 1处。

在时间间隔12中，在SReg 0上的行1处插入数据值1，其对应于写入指针序列表275的Wp2。因此，在时间间隔12处开始，写入指针序列被完全开发，并且可以通过在SReg 0处在行1上插入数据值0来在后续时钟周期期间沿显示器向下推动，直到对应于Wp0的1到达显示器的最后一行。

在图5C的表335的时间间隔19处，在行7上找到数据值1，其对应于图3C的写入指针序列表275的写入指针Wp0。在以下两个时间间隔中，在时间间隔20处在行6上的SReg 0处找到1，并且在时间间隔21处在行4上的SReg 0处找到1。

在时间间隔22处，Wp0的下一个实例出现在写入指针序列表275的行1上。因此在行1的SReg 0处引入对应数据值1。尽管这可能看起来是语义的问题，但是在一个实施例中，这可以是已经就位(例如，环绕)的写入指针序列的继续，而在另一实施例中，它可以是先前写入指针序列的重新发起。一个实际差异是重新发起可能需要比继续更少的数字存储器。存储器价格可能比物理大小或存储器容量更重要，并且近年来这也不算是什么大问题了。较大存储器可比较小存储器便宜。

前面已经展示了如何使用类似于所描述的移位寄存器寻址组件来开发期望的写入指针序列。移位寄存器寻址组件中在任一时间活动的写入指针的数量有利地不超过与每行相关联的移位寄存器的数量，最后一行可能除外。同样有利地，没有两个移位寄存器被置于同时发起向单个行传送数据的状态。这需要仔细规划，并且本说明书已经展示了这样的规划可以如何进行。

图6描绘了图3A的移位寄存器寻址组件256的详细视图。每个移位寄存器表示也用p(j,k)形式的值来注释。p(j,k)的约定是字母j表示找到数据的行，并且字母k表示找到数据的列。当p(j,k)具有值0时，相关联的行驱动器不会使行j的字线将行j的存储器电路置于在控制移位寄存器上被生效时接收数据的状况下。当p(j,k)具有值1时，相关联的行驱动器确实使得由行j的字线操作的存储器电路在控制移位寄存器上被生效时处于接收数据的状况。

如先前针对图3A所述，分别通过控制移位寄存器253a0、253b0、253c0、253d0、253e0、253f和253g0来控制行驱动器254a、254b、254c、254d、254e、254f和254g。该控制通过分别在信号线258a、258b、258c、258d、258e、258f和258g(图6)上生效的信号来实现。行控制移位寄存器253a0通过输入257接收一系列移位寄存器数据值，其确定由行驱动器254a控制的字线的状态。该值通过一系列时钟信号(未示出)在移位寄存器寻址组件的移位寄存器上传播。时钟首先通过信号线259a1将信号移动到非控制移位寄存器253a1，然后通过信号线259a2将信号移动到非控制移位寄存器253a2。下一时钟周期通过信号线260a将值传播到控制移位寄存器253b0，这确定行驱动器254b的状态。下一时钟周期首先通过信号线259b1将移位寄存器数据值传播到非控制移位寄存器253b1，然后通过信号线259b2传播到非控制移位寄存器253b2。

进一步的时钟周期将移位寄存器数据值传播经由信号线260b通过控制移位寄存器253c0，然后经由信号线259c1和259c2通过非控制移位寄存器253c1和253c2，经由信号线260c通过控制移位寄存器253d0，然后经由信号线259d1和259d2通过非控制移位寄存器253d1和253d2，经由信号线260d通过控制移位寄存器253e0，然后经由信号线259e1和259e2通过非控制移位寄存器253e1和253e2，然后经由信号线260e通过控制移位寄存器253f0，然后经由信号线259f1和259f2通过非控制移位寄存器253f1和253f2，并且最后经由信号线260f到控制移位寄存器253g0上。

在一个实施例中，不存在非控制移位寄存器253g1和253g2，并且当移位寄存器数据序列的最终值通过信号线260f传播到控制移位寄存器253g0时，移位寄存器数据序列结束。如果存在非控制移位寄存器253g1和253g2，则来自控制移位寄存器253g0的信号通过信号线259g1传递到非控制移位寄存器253g1，然后通过信号线259g2传递到非控制移位寄存器253g2。

移位寄存器的数据与移位寄存器本身的分离表示允许讨论数据的性质。如前所述，p(j,k)的两个可能值是0和1。在以下实施例中，1表示使得字线将一行的像素驱动电路置于接收数据的状况下的值，而0则不。

返回参看图3H的详细数据值表298的先前分析，所述分析确立将多于一个移位寄存器置于表的相同列中的高(1)数据状态中导致其中不同行上的两个字线同时被拉高(例如，相同数据不正确地写入到两行)的情形。因此，作为移位寄存器数据序列的适合性评估的一部分，确定移位寄存器数据序列是否导致该情况是有利的。

一种评估移位寄存器数据序列是否导致两个字线被置于使得两个对应行的存储器电路被置于接收数据的状态的方法相当简单。可根据本文中所描述的规则来分析归因于移位寄存器寻址组件——诸如移位寄存器寻址组件256——的个别移位寄存器的移位寄存器数据序列值以作出确定。

在图3H的详细数据值表298的示例中，清楚地建立了在表298的相同列中具有用于多于一个控制移位寄存器的移位寄存器数据值的缺点，该缺点能够将字线拉至允许同时通过位线将数据写入多于一行的状态。图3H的解释还示出了非控制移位寄存器的表列中的多于一个这样的值在多个时钟周期之后导致相同的问题，因为当控制移位寄存器之间的非控制移位寄存器的数量在所有情况下相同时，来自每列的值以均匀的速率传播。

以下等式提供了图6的移位寄存器寻址组件的情况的第一示例，

其中j是控制移位寄存器寻址组件所在的行。由于并非所有表列都必须具有将字线置于启用像素驱动电路的存储器单元以通过位线接收数据的状况中的任何数据值(例如，逻辑1)，因此必须使用小于或等于符号。可以通过将上述等式切换为覆盖p(j,1)或p(j,2)来将等式扩展为非控制移位寄存器的表列。在逻辑方面，如果上述等式为真，则表列配置符合期望的配置，因为在任何给定时间，可以同时写入不多于一行。如果上述等式为假，则表列不符合期望的配置。

在更一般的情况下，移位寄存器寻址组件可以包括移位寄存器电路的m×n阵列，其中m表示移位寄存器电路的行数，n表示移位寄存器电路的表列数。也就是说，每行恰好包含一个控制移位寄存器，并且大多数行包括附加的非控制移位寄存器。第一控制移位寄存器和下一控制移位寄存器之间的非控制移位寄存器的数量相同。在某些实施例中，最后一行移位寄存器电路仅包括控制移位寄存器电路。在其他实施例中，最后控制移位寄存器之后的非控制移位寄存器的数量与所有其他行移位寄存器的数量相同。

下文呈现用于评估包括m行乘n个表列(例如，移位寄存器的列，而非相关联阵列中的像素或存储器单元的列)的移位寄存器寻址组件上的移位寄存器数据值的以上等式的更一般版本。

在该情况下，必须针对移位寄存器寻址组件的每个表列运行评估。在所有实例中，存在用于每行的控制移位寄存器。在其中在最后控制移位寄存器之后不存在非控制移位寄存器的先前提及的实施例中，存在m-1行具有非控制移位寄存器。因此，那些行的总和必须在m-2而不是m-1处结束。

由于将移位寄存器数据序列引入到移位寄存器寻址组件上的性质，选择用于评估冲突的时间间隔是重要的。当调制序列首先被完全引入时，发生用于评估的第一点。其示例在图3C、图3D和图3E中在时隙12处找到。在图3C的写入指针序列表275中，时间间隔12是写入指针序列表275的所有三个写入指针同时出现的第一时间间隔，Wp0已经出现在时间间隔10中，Wp1已经出现在时间间隔11中，Wp2已经出现在时间间隔12中。

在图3D的移位寄存器数据序列表280的时间间隔10、11和12期间，序列清楚地在每个时间间隔中仅有一个控制移位寄存器处于操作字线的位置。在每个连续时间间隔期间，用于后续时间间隔的移位寄存器数据表的数据值向右移位一位。图3E的移位寄存器的详细数据值表285呈现时间间隔12的更详细视图。对每个表列的检查揭示，每个列中只有一个移位寄存器数据值是1，并且行1-252a只有SReg 0处于操作字线的位置。通过检查，每列的数据状态的总和为1，这通过了每列的评估标准。对图3D的详细数据值表285、图3F的详细数据值表290和图3G的详细数据值表295的后续时间间隔的进一步检查揭示了在每种情况下满足评估方程的标准。在时隙33期间，重新发起在时间间隔22处开始的先前序列，而不改变移位寄存器数据序列的元素，如图3D的移位寄存器数据序列表280所示。

图3D的移位寄存器数据序列表280的移位寄存器数据序列自身重复，并且仅生成与移位寄存器寻址组件中的列数相同数量的位平面。图4A的写入指针序列表300使用6个写入指针Wp0至Wp5来创建六个位平面，如前所述。

图4A的写入指针序列表300的移位寄存器数据序列与先前呈现的图3C的写入指针序列表275在时间间隔1至21处相同。例如，在写入指针序列表300的时间间隔22处，在行1-RW 252a上找到写入指针Wp3，而在写入指针序列表275的相同行上的相同位置处找到写入指针Wp0。同样，写入指针序列表300中的时间间隔23处的写入指针Wp1位于与写入指针序列表275中的时间间隔23处的写入指针Wp1相同的位置。写入指针序列表300的时间间隔24处的写入指针Wp2和写入指针序列表275的时间间隔24处的写入指针Wp2也是如此。

通常，写入指针序列表300的写入指针Wp0的位置与写入指针序列表275的写入指针Wp3在时间间隔25、28、31、34、37和40处的位置相关。写入指针序列表300在时间间隔29、32、35、38和41处的写入指针Wp4在行位置中不与写入指针序列表275在相同时间间隔处的写入指针Wp1相关，并且写入指针序列表300在时间间隔36、39和42处的写入指针Wp5在行位置中不与写入指针序列表275中在相同时间间隔处的写入指针Wp2相关。

执行评估的写入指针序列表300的候选时间间隔是时间间隔36，因为所有最后三个写入指针在那里被开发。对于图4D的时间间隔36的详细数据值表315的检查示出了在列SReg 0、SReg 1和SReg 2中的每一个中只有一个移位寄存器数据值1，这意味着对于上面的等式，每列的逻辑值为真。

实际上，可以依次分析候选移位寄存器数据序列的每个时间间隔，并且使用通常可用的编程技术或诸如电子表的其他分析工具来审查结果。

符合的移位寄存器数据序列生成用于任何预期操作的期望灰度的适用性通常最好最初通过使用校准数据收集系统测试候选数据序列并结合有经验的观察者的视觉检查来确定。合适的测试装备可从各种来源获得。通过选择可用位平面的哪些位平面将被接通以及哪些位平面将被断开来满足特定灰度。

如果驱动电压是恒定的，则LED对脉冲宽度调制的反应是高度线性的。液晶单元对脉冲宽度调制的反应更复杂，并且很大程度上取决于液晶层的类型和单元的构造方式。液晶单元的材料和对齐要求是本领域公知的，在此不再赘述。

关于液晶单元的主题，有数以万计的已公开论文和许多已发布专利。作为单个示例，建议查看“Mixed mode twisted nematic liquid crystal cells for reflectivedisplays(用于反射式显示器的混合模式扭曲向列液晶单元)”，Applied Physics Letters68，第十一卷，第1455页。主要大学和机构，诸如Kent State University的Liquid CrystalInstitute和CREOL，The College of Optics and Physics，the University of CentralFlorida参与对这个主题的研究。

本领域技术人员可以认识到本文描述的方法的变化。在阅读和理解本公开时，本领域技术人员将能够使用常见的软件开发工具使用于移位寄存器数据序列开发的过程自动化。

可以设想，可以通过使用模拟像素而不是数字像素来改进可从本公开获得的灰度值的范围，每个模拟像素可以被设置为预选值的有限范围。预选值可以独立于行，并且对于相邻像素可以不同，但不限于此。

在不脱离本文范围的情况下，可以对上述方法和系统进行改变。因此，应当注意，以上描述中包含的或附图中示出的内容应当被解释为说明性的而不是限制性的。所附权利要求旨在覆盖本文描述的所有通用和特定特征，以及本方法和系统的范围的所有陈述，作为语言的问题，可以说这些陈述落在它们之间。

特征的组合

在不脱离本发明的范围的情况下，上述特征以及下面要求保护的特征可以以各种方式组合。以下列举的实施例说明了一些可能的非限制性组合：

(A1)一种被配置成驱动显示器的背板，所述背板包括：像素驱动电路阵列，所述像素驱动电路阵列被组织为多行和多列，所述像素驱动电路中的每个像素驱动电路包括存储器电路，所述存储器电路能够操作以接收和存储显示值；多个字线，其中每个字线与所述行中的对应一行的像素驱动电路连接；多个位线，其中每个位线能够操作以将所述显示值呈现给沿所述列中的对应一列的所有像素驱动电路；以及至少一个移位寄存器寻址组件，所述至少一个移位寄存器寻址组件包括：多个控制移位寄存器，所述控制移位寄存器中的每一个控制移位寄存器具有输出，所述输出能够操作以控制所述多个字线中的不同字线；多个非控制移位寄存器，所述多个非控制移位寄存器与所述多个控制移位寄存器串联连接以形成移位寄存器链，其中所述多个非控制移位寄存器中的至少一个非控制移位寄存器的组在逻辑上位于所述多个控制移位寄存器中的顺序控制移位寄存器之间；以及所述多个控制移位寄存器中的第一控制移位寄存器的序列输入，用于接收在操作中控制对于所述多个字线的选择的移位寄存器数据序列。

(A2)在(A1)的实施例中，任何一组中的第一数量的非控制移位寄存器等于任何其他一组中的第二数量的非控制移位寄存器。

(A3)在实施例(A1)或(A2)中的任一个中，能够由所述字线中的第一字线操作的行中的一个行上的第一数量的像素驱动电路与能够由所述字线中的字线操作的任何其他行上的第二数量的像素驱动电路相同。

(A4)在实施例(A1)-(A3)中的任一个中，能够由相同移位寄存器寻址组件的移位寄存器控制的所有字线所能够操作的每行的像素驱动电路跨所述阵列的所有列排列。

(A5)在实施例(A1)-(A4)中的任一个中，在所述多个字线被配置成驱动所述显示器的偶数行的情况下，所述背板进一步包括：第二移位寄存器寻址组件，所述第二移位寄存器寻址组件包括：多个控制移位寄存器，所述控制移位寄存器中的每一个控制移位寄存器具有输出，所述输出能够操作以控制所述显示器的多个字线中的不同字线来驱动所述显示器的奇数行；多个非控制移位寄存器，所述多个非控制移位寄存器与所述多个控制移位寄存器串联连接以形成移位寄存器链，其中所述多个非控制移位寄存器中的至少一个非控制移位寄存器的组在逻辑上位于所述多个控制移位寄存器中的顺序控制移位寄存器之间；以及所述多个控制移位寄存器中的第一控制移位寄存器的序列输入，用于接收能够操作以控制对于所述多个字线的选择的移位寄存器数据序列。

(A6)在实施例(A1)-(A5)中的任一个中，通过由所述控制移位寄存器中的一个控制移位寄存器控制的所述字线中的一个字线的动作，选择性地启用所述像素驱动电路中的与所述行中的一行的至少一部分相对应的每个像素驱动电路的存储器电路，以接收由所述存储器电路的相应位线呈现的显示值；每个像素驱动电路能够产生输出，所述输出能够操作以根据存储在所述像素驱动电路的所述存储器电路中的所述显示值来驱动所述显示器的显示元件；每个移位寄存器寻址组件的第一移位寄存器能够操作以从所述序列输入接收所述数据值；以及所述数据值在时钟的连续周期上传播通过所述移位寄存器链。

(A7)在实施例(A1)-(A6)中任一个中，其中，在操作中，存储在所述存储器电路中的所述显示值是单个位，使得存储在每个存储器电路中的逻辑1将对应的像素驱动电路置于接通状态，并且存储在所述存储器电路中的逻辑0将对应的像素驱动电路置于断开状态。

(A8)在实施例(A1)-(A7)中任一个中，其中，在操作中，存储在所述存储器电路中的所述显示值是模拟值。

(A9)在实施例(A1)-(A8)中的任一个中，其中，在操作中，由所述多个控制移位寄存器中的所述第一控制移位寄存器接收的所述数据值以预定序列布置，当所述数据值传播通过所述移位寄存器链时，所述预定序列不使多于一行启用所述行上的对应的像素驱动电路的所述存储器电路来接收和存储显示值。

(B1)一种操作显示元件的二维显示器的方法，所述方法包括：提供驱动所述二维显示器的背板，所述背板包括：二维像素驱动电路阵列，所述二维像素驱动电路阵列被组织为多行和多列，所述像素驱动电路中的每个像素驱动电路：包括对应的存储器电路，所述存储器电路能够操作以接收和存储显示值，以及在操作中，能够根据存储在对应的存储器电路中的所述显示值来产生输出，所述输出驱动所述二维显示器的显示元件；多个字线，其中每个字线与所述行中的对应一行的像素驱动电路连接；多个位线，其中每个位线能够操作以将所述显示值呈现给沿所述列中的对应一列的所有像素驱动电路；以及移位寄存器寻址组件，包括：多个控制移位寄存器，所述控制移位寄存器中的每个控制移位寄存器能够操作以根据所述控制移位寄存器中的数据值来控制所述多个字线中的不同字线，其中，在操作中，通过所述字线中的一个字线的动作，选择性地启用所述像素驱动电路中的与所述行中的一行的至少一部分相对应的存储器电路，以接收由所述存储器电路中的相应位线呈现的所述显示值中的显示值；以及多个非控制移位寄存器，所述多个非控制移位寄存器不能操作来控制所述字线中的任何字线，其中所述控制移位寄存器和所述非控制移位寄存器在移位寄存器链中串联连接，其中所述非控制移位寄存器中的一个或多个非控制移位寄存器的组在逻辑上设置在所述移位寄存器链内，在所述控制移位寄存器中的连续移位寄存器之间，使得所述数据值响应于时钟信号的连续周期而传播通过所述控制移位寄存器和所述非控制移位寄存器两者；所述方法进一步包括：在所述时钟信号的每个周期，将来自移位寄存器数据序列的一个数据值输入到所述多个控制移位寄存器中的第一控制移位寄存器，其中所述移位寄存器数据序列被布置成使得所述控制移位寄存器中的一个控制移位寄存器的最大值在所述时钟信号的任何一个时段期间操作其相应字线；以及将所述时钟信号的连续周期提供给所述控制移位寄存器和所述非控制移位寄存器，以将所述数据值传播通过所述移位寄存器链。

(B2)在(B1)的实施例中，任何一组中的第一数量的非控制移位寄存器等于任何其他组中的第二数量的非控制移位寄存器。

(B3)在实施例(B1)或(B2)中的任一个中，由所述移位寄存器中的一个移位寄存器控制的所述字线中的第一字线所操作的所述行中的一行上的第一数量的像素驱动电路与由相同移位寄存器寻址组件的其他移位寄存器控制的所述字线中的字线所操作的任何其他行上的第二数量的像素驱动电路相同。

(B4)在实施例(B1)-(B3)中的任一个中，由相同移位寄存器寻址组件的移位寄存器控制的所有字线所操作的每行的像素驱动电路跨所述二维阵列的所有列排列。

(B5)在实施例(B1)-(B4)中的任一个中，其中，在操作中：通过由所述控制移位寄存器中的一个控制移位寄存器控制的所述字线中的一个字线的动作，选择性地启用所述像素驱动电路中的与所述行中的一行的至少一部分相对应的像素驱动电路的存储器电路，以接收由所述存储器电路的相应位线呈现的所述显示值中的显示值；每个像素驱动电路产生输出，所述输出能够操作以根据存储在所述像素驱动电路的对应的存储器电路中的所述显示值来驱动所述二维显示器的所述显示元件；每个移位寄存器寻址组件的第一移位寄存器能够操作以从序列输入接收所述数据值；以及所述数据值在时钟的连续周期上传播通过所述移位寄存器链。

(B6)在实施例(B1)-(B5)中的任一个中，其中，在操作中，存储在所述存储器电路中的所述显示值是单个位，使得存储在每个存储器电路中的逻辑1将对应的像素驱动电路置于接通状态，并且存储在所述存储器电路中的逻辑0将对应的像素驱动电路置于断开状态。

(B7)在实施例(B1)-(B6)中任一项中，其中，在操作中，存储在所述存储器电路中的所述显示值是模拟值。

(B8)在实施例(B1)-(B7)中任一项中，其中，在操作中，由所述第一控制移位寄存器接收的所述数据值以预定序列布置，当所述数据值传播通过所述移位寄存器链时，所述预定序列不使多于一行启用所述行上的对应的像素驱动电路的所述存储器电路来接收和存储显示值。

Claims (17)

1.一种被配置成驱动显示器的背板，所述背板包括：

像素驱动电路阵列，所述像素驱动电路阵列被组织为多行和多列，所述像素驱动电路中的每个像素驱动电路包括存储器电路，所述存储器电路能够操作以接收显示值以及存储显示值；

多个字线，其中每个字线与所述行中的对应一行的像素驱动电路相连接；

多个位线，其中每个位线能够操作以将所述显示值呈现给沿所述列中的对应一列的所有像素驱动电路；以及

至少一个移位寄存器寻址组件，所述至少一个移位寄存器寻址组件包括：

多个控制移位寄存器，所述控制移位寄存器中的每一个控制移位寄存器具有输出，所述输出能够操作以控制所述多个字线中的不同字线；

多个非控制移位寄存器，所述多个非控制移位寄存器与所述多个控制移位寄存器串联连接以形成移位寄存器链，其中所述多个非控制移位寄存器中的至少一个非控制移位寄存器的组在逻辑上位于所述多个控制移位寄存器中的顺序控制移位寄存器之间；以及

所述多个控制移位寄存器中的第一控制移位寄存器的序列输入，用于接收在操作中控制对于所述多个字线的选择的移位寄存器数据序列。

2.根据权利要求1所述的背板，其中，任何一组中的第一数量的非控制移位寄存器等于任何其他一组中的第二数量的非控制移位寄存器。

3.根据权利要求1所述的背板，其中，能够由所述字线中的第一字线操作的行中的一个行上的第一数量的像素驱动电路与能够由所述字线中的字线操作的任何其他行上的第二数量的像素驱动电路相同。

4.根据权利要求1所述的背板，其中，能够由相同移位寄存器寻址组件的移位寄存器控制的所有字线所能够操作的每行的像素驱动电路跨所述阵列的所有列排列。

5.根据权利要求1所述的背板，其中，所述多个字线被配置成驱动所述显示器的偶数行，所述背板进一步包括：

第二移位寄存器寻址组件，所述第二移位寄存器寻址组件包括：

多个控制移位寄存器，所述控制移位寄存器中的每一个控制移位寄存器具有输出，所述输出能够操作以控制所述显示器的多个字线中的不同字线来驱动所述显示器的奇数行；

多个非控制移位寄存器，所述多个非控制移位寄存器与所述多个控制移位寄存器串联连接以形成移位寄存器链，其中所述多个非控制移位寄存器中的至少一个非控制移位寄存器的组在逻辑上位于所述多个控制移位寄存器中的顺序控制移位寄存器之间；以及

所述多个控制移位寄存器中的第一控制移位寄存器的序列输入，用于接收能够操作以控制对于所述多个字线的选择的移位寄存器数据序列。

6.根据权利要求1所述的背板，其中，在操作中：

通过由所述控制移位寄存器中的一个控制移位寄存器控制的所述字线中的一个字线的动作，选择性地启用所述像素驱动电路中的与所述行中的一行的至少一部分相对应的每个像素驱动电路的存储器电路，以接收由所述存储器电路的相应位线呈现的所述显示值；

每个像素驱动电路能够产生输出，所述输出能够操作以根据存储在所述像素驱动电路的所述存储器电路中的所述显示值来驱动所述显示器的显示元件；

每个移位寄存器寻址组件的第一移位寄存器能够操作以从所述序列输入接收所述数据值；以及

所述数据值在时钟的连续周期上传播通过所述移位寄存器链。

7.根据权利要求6所述的背板，其中，在操作中，存储在所述存储器电路中的所述显示值是单个位，使得存储在每个存储器电路中的逻辑1将对应的像素驱动电路置于接通状态，并且存储在所述存储器电路中的逻辑0将对应的像素驱动电路置于断开状态。

8.根据权利要求6所述的背板，其中，在操作中，存储在所述存储器电路中的所述显示值是模拟值。

9.根据权利要求6所述的背板，其中，在操作中，由所述多个控制移位寄存器中的所述第一控制移位寄存器接收的所述数据值以预定序列布置，当所述数据值传播通过所述移位寄存器链时，所述预定序列不使多于一行启用所述行上的对应的像素驱动电路的所述存储器电路来接收显示值以及存储显示值。

10.一种操作显示元件的二维显示器的方法，所述方法包括：

提供驱动所述二维显示器的背板，所述背板包括：

二维像素驱动电路阵列，所述二维像素驱动电路阵列被组织为多行和多列，所述像素驱动电路中的每个像素驱动电路：

包括对应的存储器电路，所述存储器电路能够操作以接收显示值以及存储显示值，以及

在操作中，能够根据存储在对应的存储器电路中的所述显示值来产生输出，所述输出驱动所述二维显示器的显示元件；

多个字线，其中每个字线与所述行中的对应一行的像素驱动电路相连接；

多个位线，其中每个位线能够操作以将所述显示值呈现给沿所述列中的对应一列的所有像素驱动电路；以及

移位寄存器寻址组件，包括：

多个控制移位寄存器，所述控制移位寄存器中的每一个控制移位寄存器能够操作以根据所述控制移位寄存器中的数据值来控制所述多个字线中的不同字线，其中，在操作中，

通过所述字线中的一个字线的动作，选择性地启用所述像素驱动电路中的与所述行中的一行的至少一部分相对应的存储器电路，以接收由所述存储器电路中的相应位线呈现的所述显示值中的显示值；以及

多个非控制移位寄存器，所述多个非控制移位寄存器不能操作来控制所述字线中的任何字线，其中所述控制移位寄存器和所述非控制移位寄存器在移位寄存器链中串联连接，

其中所述非控制移位寄存器中的一个或多个非控制移位寄存器的组在逻辑上设置在所述移位寄存器链内，在所述控制移位寄存器中的连续控制移位寄存器之间，使得所述数据值响应于时钟信号的连续周期而传播通过所述控制移位寄存器和所述非控制移位寄存器两者；

所述方法进一步包括：

在所述时钟信号的每个周期，将来自移位寄存器数据序列的一个数据值输入到所述多个控制移位寄存器中的第一控制移位寄存器，其中所述移位寄存器数据序列被布置成使得所述控制移位寄存器中的一个控制移位寄存器的最大值在所述时钟信号的任何一个时段期间操作其相应字线；以及

将所述时钟信号的连续周期提供给所述控制移位寄存器和所述非控制移位寄存器，以将所述数据值传播通过所述移位寄存器链。

11.根据权利要求10所述的方法，其中，任何一组中的第一数量的非控制移位寄存器等于任何其他组中的第二数量的非控制移位寄存器。

12.根据权利要求10所述的方法，其中，由所述移位寄存器中的一个移位寄存器控制的所述字线中的第一字线所操作的所述行中的一行上的第一数量的像素驱动电路与由相同移位寄存器寻址组件的其他移位寄存器控制的所述字线中的字线所操作的任何其他行上的第二数量的像素驱动电路相同。

13.根据权利要求10所述的方法，其中，由相同移位寄存器寻址组件的移位寄存器控制的所有字线所操作的每行的像素驱动电路跨所述二维阵列的所有列排列。

14.根据权利要求10所述的方法，其中，在操作中：

通过由所述控制移位寄存器中的一个控制移位寄存器控制的所述字线中的一个字线的动作，选择性地启用与所述行中的一行的至少一部分相对应的所述像素驱动电路的存储器电路，以接收由所述存储器电路的相应位线呈现的所述显示值中的显示值；

每个像素驱动电路产生输出，所述输出能够操作以根据存储在所述像素驱动电路的对应的存储器电路中的所述显示值来驱动所述二维显示器的所述显示元件；

每个移位寄存器寻址组件的第一移位寄存器能够操作以从序列输入接收所述数据值；以及

所述数据值在时钟的连续周期上传播通过所述移位寄存器链。

15.根据权利要求14所述的方法，其中，在操作中，存储在所述存储器电路中的所述显示值是单个位，使得存储在每个存储器电路中的逻辑1将对应的像素驱动电路置于接通状态，并且存储在所述存储器电路中的逻辑0将对应的像素驱动电路置于断开状态。

16.根据权利要求14所述的方法，其中，在操作中，存储在所述存储器电路中的所述显示值是模拟值。

17.根据权利要求14所述的方法，其中，在操作中，由所述第一控制移位寄存器接收的所述数据值以预定序列布置，当所述数据值传播通过所述移位寄存器链时，所述预定序列不使多于一行启用所述行上的对应的像素驱动电路的所述存储器电路来接收显示值以及存储显示值。