[go: up one dir, main page]

CN117642874A - 显示基板、显示面板及显示装置 - Google Patents

显示基板、显示面板及显示装置 Download PDF

Info

Publication number
CN117642874A
CN117642874A CN202280001866.7A CN202280001866A CN117642874A CN 117642874 A CN117642874 A CN 117642874A CN 202280001866 A CN202280001866 A CN 202280001866A CN 117642874 A CN117642874 A CN 117642874A
Authority
CN
China
Prior art keywords
layer
substrate
electrode
display
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280001866.7A
Other languages
English (en)
Inventor
王利忠
邸云萍
张劲潮
黄睿
雷利平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117642874A publication Critical patent/CN117642874A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供的显示基板、显示面板及显示装置，包括衬底基板，衬底基板包括显示区，以及位于显示区至少一侧的边框区；第一晶体管，位于边框区，第一晶体管包括第一有源层；第二晶体管，位于显示区，第二晶体管包括位于第一有源层远离衬底基板一侧的第二有源层，第二有源层包括第一沟道区；遮光层，位于显示区，遮光层与第一有源层所包含的元素相同，遮光层的材料可吸收至少部分紫外光，并透过部分可见光；遮光层在衬底基板上的正投影覆盖第一沟道区在衬底基板上的正投影。

Description

显示基板、显示面板及显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板、显示面板及显示装置。
背景技术
液晶显示装置(Liquid Crystal Display，LCD)具有重量轻、耗电少、画质高、辐射低和携带方便等优点，已逐渐取代传统的阴极射线管显示装置(Cathode Ray Tube display，CRT)，而被广泛应用于现代化信息设备，如虚拟现实(VR)头戴式显示设备、笔记本电脑、电视、移动电话和数字产品等。
发明内容
本公开实施例提供的显示基板、显示面板及显示装置，具体方案如下：
一方面，本公开实施例提供了一种显示基板，包括：
衬底基板，所述衬底基板包括显示区，以及位于所述显示区至少一侧的边框区；
第一晶体管，位于所述边框区，所述第一晶体管包括第一有源层；
第二晶体管，位于所述显示区，所述第二晶体管包括位于所述第一有源层远离所述衬底基板一侧的第二有源层，所述第二有源层包括第一沟道区；
遮光层，位于所述显示区，所述遮光层与所述第一有源层所包含的元素相同，所述遮光层的材料可吸收至少部分紫外光，并透过部分可见光；所述遮光层在所述衬底基板上的正投影覆盖所述第一沟道区在所述衬底基板上的正投影。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述第二晶体管为多个，所述遮光层包括与各个所述第二晶体管一一对应且相互独立的 第一遮光结构。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述第一有源层为多晶硅材料，所述第二有源层为半导体氧化物材料。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括位于所述第二有源层远离所述遮光层一侧的数据线，所述数据线在所述衬底基板上的正投影与所述第一遮光结构在所述衬底基板上的正投影互不交叠。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述第二晶体管为多个，多个所述第二晶体管呈阵列排布，所述遮光层包括与各行所述第二晶体管一一对应的第二遮光结构。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括在所述第二有源层远离所述遮光层的一侧依次设置且相互绝缘的栅线和数据线，所述栅线在所述衬底基板上的正投影位于所述第二遮光结构在所述衬底基板上的正投影内，所述数据线在所述衬底基板上的正投影与所述第二遮光结构在所述衬底基板上的正投影部分交叠。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述第一有源层包括第二沟道区，所述第二沟道区的材料为本征多晶硅；所述遮光层的材料为本征多晶硅。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述第一有源层包括源区和漏区，所述源区、所述漏区的材料为n型多晶硅；所述遮光层的材料为n型多晶硅。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括位于所述第二晶体管所在层远离所述衬底基板一侧的第一电极、以及连接所述第一电极与所述第二有源层的转接电极，所述转接电极的材料为透明导电材料。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述第二晶体管包括位于所述转接电极所在层与所述第二有源层之间的第一源极，所述多晶硅晶体管包括与所述第一源极同层、同材料的第二源极和第二漏极。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述第二晶 体管包括位于所述第一源极所在层与所述第二有源层之间的第一栅极，所述多晶硅晶体管包括与所述第一栅极同层、同材料的第二栅极。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括位于所述第一电极所在层与所述转接电极所在层之间的平坦层，所述平坦层包括连接所述第一电极与所述转接电极的第一过孔，所述第一过孔的至少部分在所述衬底基板上的正投影位于所述第一栅极在所述衬底基板上的正投影内。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括位于所述第一电极所在层与所述第一源极所在层之间的第一绝缘层、位于所述第一源极所在层与所述第一栅极所在层之间的层间介电层、以及位于所述第一栅极所在层与所述第二有源层之间的栅绝缘层，所述第一绝缘层、所述层间介电层和所述栅绝缘层包括相互贯通的第二过孔，所述转接电极通过所述第二过孔与所述第二有源层连接。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括位于所述第一电极所在层远离所述衬底基板一侧的第二电极。
另一方面，本公开实施例提供了一种显示面板，包括本公开实施例提供的上述显示基板。
在一些实施例中，在本公开实施例提供的上述显示面板中，还包括与所述显示基板相对而置的对向基板，以及位于所述显示基板与所述对向基板之间的液晶层。
另一方面，本公开实施例提供了一种显示装置，包括本公开实施例提供的上述显示面板。
附图说明
图1为本公开实施例提供的显示基板的一种结构示意图；
图2为本公开实施例提供的显示基板的又一种结构示意图；
图3为本公开实施例提供的显示基板的又一种结构示意图；
图4为本公开实施例提供的对遮光层掺杂处理的示意图；
图5为本公开实施例提供的显示基板在制作过程中的一种结构示意图；
图6为本公开实施例提供的显示基板在制作过程中的又一种结构示意图；
图7为本公开实施例提供的显示基板在制作过程中的又一种结构示意图；
图8为本公开实施例提供的显示基板在制作过程中的又一种结构示意图；
图9为本公开实施例提供的显示基板在制作过程中的又一种结构示意图；
图10为本公开实施例提供的显示基板在制作过程中的又一种结构示意图；
图11为本公开实施例提供的显示基板在制作过程中的又一种结构示意图；
图12为本公开实施例提供的显示基板在制作过程中的又一种结构示意图；
图13为本公开实施例提供的显示基板在制作过程中的又一种结构示意图；
图14为本公开实施例提供的显示基板在制作过程中的又一种结构示意图；
图15为本公开实施例提供的显示基板在制作过程中的又一种结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“内”、“外”、“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
目前液晶显示装置以晶体管(TFT)液晶显示装置为主，在一些实施例中，液晶显示装置在边框区内设置的晶体管，如栅极驱动电路(GOA)中的晶体管包括第一晶体管；在显示区(AA)的晶体管包括第二晶体管。然而，随着液晶显示装置分辨率(PPI)的不断提升，需要在显示区设置更多的第二晶体管，导致液晶显示装置的透过率逐渐降低。当分辨率超过1500PPI后，相关产品的透过率仅约1.5％。为了确保显示效果，白色背光亮度需要大于20000尼特，甚至超过30000尼特。晶体管中的有源层，示例性的，第二晶体管中的第二有源层对光照较敏感，因此高强度的光照，对于显示区内受背光照射的第二晶体管的光照稳定性要求更高，所以相关产品采用金属材质的遮光(LS)层进行遮光设计以保证晶体管的特性正常，但是较大面积的遮光层进一步降低了透过率。
为了改善相关技术中存在的上述技术问题，本公开实施例提供了一种显示基板，如图1和图2所示，包括：
衬底基板101，该衬底基板101包括显示区AA，以及位于显示区AA至少一侧的边框区BB；
第一晶体管102，位于边框区BB，第一晶体管102包括第一有源层21，可选地，第一有源层21的材料可以为多晶硅材料；
第二晶体管103，位于显示区AA，第二晶体管103包括位于第一有源层21远离衬底基板101一侧的第二有源层31，第二有源层31包括第一沟道区311；可选地，第二有源层31的材料可以为半导体氧化物材料，例如氧化铟镓锌(IGZO)、非晶态或多晶态的氧化锌(ZnO)、氧化铟锌(IZO)、氧化锌锡(ZTO)、氧化锡锌(IZTO)、氧化镓锌锡(IGZTO)、氧化铟镓(IGO)中的任意一种或多种；
遮光层104，位于显示区AA，遮光层104与第一有源层21所包含的元素相同，遮光层104的材料可吸收至少部分紫外光，并透过部分可见光；遮光层104在衬底基板101上的正投影覆盖第一沟道区311在衬底基板101上的正投影，即遮光层104在衬底基板101上的正投影面积大于等于第一沟道 区311在衬底基板101上的正投影面积，换言之，第一沟道区311在衬底基板101上的正投影位于遮光层104在衬底基板101上的正投影内，或者，第一沟道区311在衬底基板101上的正投影与遮光层104在衬底基板101上的正投影重合。
在本公开实施例提供的上述显示基板中，将显示区AA的遮光层104设置为与边框区BB的第一有源层21所包含的元素相同，且遮光层可吸收至少部分紫外光，并透过部分可见光，因此，在遮光层104遮挡第二有源层31的第一沟道区311的情况下，不仅可以利用遮光层104过滤掉背光中偏紫外波段的光线，改善光照对第二晶体管103稳定性的影响，同时相较于金属遮光层，可提高开口率，还可利用遮光层104在可见光波段的高透属性，提升产品的透过率。另外，由于第一晶体管102位于边框区BB内，背光仅照射显示区AA，因此，边框区BB内第一晶体管102的稳定性不会受背光影响。
低温多晶硅(LTPS)为紫红色，可吸收0nm～400nm波段的紫外光，并透过400nm～700nm波段的可见光，且低温多晶硅对0nm～400nm波段的紫外光吸收率为90％～100％，对400nm～700nm波段的可见光的透过率为10％～55％；而半导体氧化物(Oxide)受紫外光影响最大，受可见光的影响小；因此可使用LTPS作为遮光层104(即第一有源层21的材料可以为LTPS)，使得遮光层104可选择性透过部分可见光，同时吸收掉对第二有源层31(例如第二有源层31的材料为半导体氧化物)有影响的紫外光，相较于金属遮光层，可提高开口率且可节省单独制备遮光层104的工艺。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图1所示，第二晶体管103为多个，多个第二晶体管103可呈阵列排布，遮光层104包括与各个第二晶体管103一一对应且相互独立的第一遮光结构1041，各第一遮光结构1041在衬底基板101上的正投影覆盖对应第二晶体管103的第一沟道区311在衬底基板101上的正投影，避免背光对第一沟道区311产生不良影响。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图1和图2 所示，还可以包括位于第二有源层31远离遮光层104一侧的数据线105(与第一源极33同层)，可选地，每条数据线105可以与一列第二晶体管103的第一源极33复用。并且，由于第一遮光结构1041吸收偏紫外波段的光线后，会在第一遮光结构1041内部产生电流，若电流波动较大，则会因第一遮光结构1041与其相互交叠的导体之间具有寄生电容，而对与其相互交叠导体上的信号造成干扰。因此，为了避免第一遮光结构1041干扰数据线105上的信号，本公开设置数据线105在衬底基板101上的正投影与第一遮光结构1041在衬底基板101上的正投影互不交叠。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图3所示，遮光层104包括与各行第二晶体管103一一对应的第二遮光结构1042，每个第二遮光结构1042在衬底基板101上的正投影对应覆盖一行第二晶体管103的第一沟道区311在衬底基板101上的正投影，避免背光对第一沟道区311产生不良影响。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图2和图3所示，还可以包括位于第二有源层31与数据线105(与第一源极33同层)之间的栅线106(与第一栅极32同层)，栅线106与数据线105交叉设置且相互绝缘，栅线106在衬底基板101上的正投影位于第二遮光结构1042在衬底基板101上的正投影内，数据线105在衬底基板101上的正投影与第二遮光结构1042在衬底基板101上的正投影部分交叠。由于第二遮光结构1042为条形结构，因此，便于通过边框区BB的外围电路为第二遮光结构1042加载电信号(例如加载固定电位、与栅线106加载相同信号、或与数据线105加载相同信号)，这样即使第二遮光结构1042吸收偏紫外波段的光线后在其内部产生电流，也可以通过外围电路维持第二遮光结构1042的电信号，从而避免第二遮光结构1042的电位波动而对栅线106和数据线105的信号造成干扰。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图2所示，第一有源层21包括第二沟道区211、源区212和漏区213，其中，第二沟道区211上方设置有第二栅极22，源区212连接第二源极23，漏区213连接第 二漏极24，第二沟道区211的材料为本征多晶硅，源区212和漏区213的材料为n型多晶硅，遮光层104的材料可以与第二沟道区211的材料相同，即遮光层104的材料可以为本征多晶硅；或者，遮光层104的材料可以与源区212和漏区213的材料相同，即遮光层104的材料还可以为n型多晶硅。由于本征多晶硅为半导体，n型多晶硅为导体，因此，在遮光层104的材料为n型多晶硅的情况下，更利于调节遮光层104的电位，同时n型多晶硅材质的遮光层可复用为第二晶体管103的底栅，而第一栅极32为第二栅极103的顶栅，使得第二晶体管103为双栅结构。可选地，第一栅极32的材料可以包括金属材料，例如由钼、铝、钛、铜、合金等形成的单层或多层结构，示例性地，第一栅极32为钛金属层/铝金属层/钛金属层构成的叠层结构，n型多晶硅的载流子迁移率小于第一栅极32的载流子迁移率。
在一些实施例中，如图4所示，可在形成第一有源层21和遮光层104的图案后，采用光刻胶(PR)遮挡第一有源层21的第二沟道区211，并对暴露出的源区212、漏区213和遮光层104进行n型掺杂，使得源区212、漏区213和遮光层104的材料由本质多晶硅转变为n型多晶硅。可选地，每立方厘米n型多晶硅所含硼(B)原子的个数约为10 19～10 20。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图2所示，还可以包括位于第二晶体管103所在层远离衬底基板101一侧的第一电极107、以及连接第一电极107与第二有源层31的转接电极108，该转接电极108复用为第二晶体管103的第一漏极34，可选地，为了提高透过率，转接电极108的材料为透明导电材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)等透明导电材料。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图2所示，第二晶体管103的第一栅极32可以位于转接电极108所在层与第二有源层31之间、第二晶体管103的第一源极33可以位于第一栅极32所在层与转接电极108所在层之间，第一晶体管102的第二栅极22与第一栅极32同层、同材料，第一晶体管102的第二源极23、第二漏极24与第一源极33同层、同 材料，以节约构图工艺，减少膜层数量，利于实现产品的轻薄设计。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图1至图3所示，还包括位于第一电极107所在层与转接电极108所在层之间的平坦层109，平坦层109设置有用于连接第一电极107与转接电极108的第一过孔V 1，第一过孔V 1在衬底基板101上的正投影至少部分位于第一栅极32在衬底基板101上的正投影内，以通过第一栅极32遮挡背光，避免第一过孔V 1处漏光。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图1至图3所示，还可以包括位于第一电极107所在层与第一源极33所在层之间的第一绝缘层110、位于第一源极33所在层与第一栅极32所在层之间的层间介电层111、以及位于第一栅极32所在层与第二有源层31之间的第一栅绝缘层112，第一绝缘层110、层间介电层111和第一栅绝缘层112包括相互贯通的第二过孔V 2，转接电极108通过第二过孔V 2与第二有源层31连接。可选地，第一绝缘层110、层间介电层111和第一栅绝缘层112的材料可以均为氧化硅、氮化硅、氮氧化硅等无机绝缘材料，使得可通过一次构图工艺形成贯穿第一绝缘层110、层间介电层111和第一栅绝缘层112的第二过孔V 2。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图2所示，还可以包括位于第一电极107所在层远离衬底基板101一侧的第二电极113，第三电极113在衬底基板101上的正投影与第一电极107在衬底基板101上的正投影至少部分交叠。可选地，本公开适用于液晶显示产品，此时，第一电极107为像素电极，第二电极113为公共电极，公共电极可为狭缝状电极，并且第一电极107与第二电极113之间还可以设置有第二绝缘层114。或者，本公开适用于有机发光显示产品，此时，第一电极107可以为阳极，第二电极113为阴极，且第一电极107和第二电极113之间设置有发光功能层，使得第一电极107、第二电极113和发光功能层共同构成发光器件(例如有机发光器件OLED)，其中，发光功能层包括但不限于空穴注入层、空穴传输层、电子阻挡层、发光材料层、空穴阻挡层、电子传输层和电子注入层。
相应地，本公开实施例还针对上述显示基板提供了制作方法，具体制作过程如下：
第一步，在衬底基板101上依次形成缓冲层115和非晶硅层21’，如图5所示。
第二步，对非晶硅层21’进行结晶化，使得非晶硅层21’转化为本征多晶硅层后，对本征多晶硅层进行图案化，形成位于边框区BB的第一有源层21、以及在显示区AA的遮光层104，如图6所示。
第三步，如图4所示，采用光刻胶(PR)遮挡第一有源层21的第二沟道区211，并对暴露出的第一有源层21的源区212和漏区213进行n型掺杂，使得源区212和漏区213的本征多晶硅转变为导电的n型多晶硅；在一些实施例中，可以同时对遮光层104进行n型掺杂，使得遮光层104也具有导电性。当然，也可以不对遮光层104进行n型掺杂，在此不做具体限定。
第四步，在第一有源层21和遮光层104上依次形成第二栅绝缘层116和氧化物层，并对氧化物层进行图案化后，形成位于遮光层104上方的第二有源层31，如图7所示。
第五步，在第二有源层31上依次形成第一栅绝缘层112和栅金属层，并对栅金属层进行图案化后，形成位于第二有源层31上方的第一栅极32、以及位于第一有源层21上方的第二栅极22，如图8所示。
第六步，在第一栅极32和第二栅极22所在层上形成层间介电层111，并在对层间介电层111图案化后形成在源区212和漏区213分别贯穿层间介电层111、第一栅绝缘层110和第二栅绝缘层116的第三过孔V 3和第四过孔V 4，以及贯穿层间介电层111和第一栅绝缘层110第五过孔V 5，如图9所示。
第七步，在层间介电层111上形成源漏金属层，并对源漏金属层进行图案化，形成与源区212通过第三过孔V 3连接的第二源极23、与漏区213通过第四过孔V 4连接的第二漏极24，以及通过第五过孔V 5与第二有源层31连接的第一源极33，如图10所示。
第八步，在第一源极33、第二源极23和第二漏极24所在层上形成第一 绝缘层110，并形成用于连接第二有源层31与后续制作的转接电极108的第二过孔V 2，且第二过孔V 2贯穿第一绝缘层110、层间介电层111和第一栅绝缘层112，如图11所示。
第九步，在第一绝缘层110上形成透明导电层，并对透明导电层进行图案化后，形成转接电极108，使得转接电极108通过第二过孔V 2与第二有源层31相连，该转接电极108可复用为第二晶体管103的漏极34，如图12所示。
第十步，在转接电极108所在层上形成平坦层109，该平坦层109具有与第一栅极32至少部分交叠的第一过孔V 1，如图13所示。
第十一步，在平坦层109上形成透明导电层，并对透明导电层进行图案化后形成第一电极107，使得第一电极107通过第一过孔V 1与转接电极108连接，如图14所示。
第十二步，在第一电极107所在层上依次形成第二绝缘层114和透明导电层，并对透明导电层进行图案化后，形成与第一电极107相互交叠的第二电极113，如图15所示。
第十三步，在第一过孔V 1处形成填充结构117，以提高第一过孔V 1处的平坦度，如图2所示。
基于同一发明构思，本公开实施例还提供了一种显示面板，包括本公开实施例提供的上述显示基板。由于该显示面板解决问题的原理与上述显示基板解决问题的原理相似，因此，本公开实施例提供的该显示面板的实施可以参见上述显示基板的实施，重复之处不再赘述。
在一些实施例中，本公开实施例提供的上述显示面板可为有机发光显示面板，也可为液晶显示面板。其中，液晶显示面板可包括相对而置的显示基板和对向基板，以及位于显示基板和对向基板之间的液晶层。本公开中以第一电极107和第二电极113均设置在显示基板上为例进行说明，在一些实施例中，第二电极113也可以设置在对向基板上。
基于同一发明构思，本公开实施例还提供了一种显示装置，包括本公开 实施例提供的上述显示面板。由于该显示装置解决问题的原理与上述显示面板解决问题的原理相似，因此，本公开实施例提供的该显示装置的实施可以参见上述显示面板的实施，重复之处不再赘述。
在一些实施例中，本公开实施例提供的上述显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、智能手表、健身腕带、个人数字助理等任何具有显示功能的产品或部件。该显示装置包括但不限于：射频单元、网络模块、音频输出&输入单元、传感器、显示单元、用户输入单元、接口单元、存储器、处理器、以及电源等部件。另外，本领域技术人员可以理解的是，上述结构并不构成对本公开实施例提供的上述显示装置的限定，换言之，在本公开实施例提供的上述显示装置中可以包括上述更多或更少的部件，或者组合某些部件，或者不同的部件布置。
尽管本公开已描述了优选实施例，但应当理解的是，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样，倘若本公开实施例的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (16)

  1. 一种显示基板，其中，包括：
    衬底基板，所述衬底基板包括显示区，以及位于所述显示区至少一侧的边框区；
    第一晶体管，位于所述边框区，所述第一晶体管包括第一有源层；
    第二晶体管，位于所述显示区，所述第二晶体管包括位于所述第一有源层远离所述衬底基板一侧的第二有源层，所述第二有源层包括第一沟道区；
    遮光层，位于所述显示区，所述遮光层与所述第一有源层所包含的元素相同，所述遮光层的材料可吸收至少部分紫外光，并透过部分可见光；所述遮光层在所述衬底基板上的正投影覆盖所述第一沟道区在所述衬底基板上的正投影。
  2. 如权利要求1所述的显示基板，其中，所述第二晶体管为多个，所述遮光层包括与各个所述第二晶体管一一对应且相互独立的第一遮光结构。
  3. 如权利要求1所述的显示基板，其中，所述第一有源层为多晶硅材料，所述第二有源层为半导体氧化物材料。
  4. 如权利要求2所述的显示基板，其中，还包括位于所述第二有源层远离所述遮光层一侧的数据线，所述数据线在所述衬底基板上的正投影与所述第一遮光结构在所述衬底基板上的正投影互不交叠。
  5. 如权利要求1所述的显示基板，其中，所述第二晶体管为多个，多个所述第二晶体管呈阵列排布，所述遮光层包括与各行所述第二晶体管一一对应的第二遮光结构。
  6. 如权利要求5所述的显示基板，其中，还包括在所述第二有源层远离所述遮光层的一侧依次设置且相互绝缘的栅线和数据线，所述栅线在所述衬底基板上的正投影位于所述第二遮光结构在所述衬底基板上的正投影内，所述数据线在所述衬底基板上的正投影与所述第二遮光结构在所述衬底基板上的正投影部分交叠。
  7. 如权利要求1～6任一项所述的显示基板，其中，所述第一有源层包括第二沟道区，所述第二沟道区的材料为本征多晶硅；所述遮光层的材料为本征多晶硅。
  8. 如权利要求1～7任一项所述的显示基板，其中，所述第一有源层包括源区和漏区，所述源区、所述漏区的材料为n型多晶硅；所述遮光层的材料为n型多晶硅。
  9. 如权利要求1～8任一项所述的显示基板，其中，还包括位于所述第二晶体管所在层远离所述衬底基板一侧的第一电极、以及连接所述第一电极与所述第二有源层的转接电极，所述转接电极的材料为透明导电材料。
  10. 如权利要求9所述的显示基板，其中，所述第二晶体管包括位于所述转接电极所在层与所述第二有源层之间的第一源极，所述多晶硅晶体管包括与所述第一源极同层、同材料的第二源极和第二漏极。
  11. 如权利要求10所述的显示基板，其中，所述第二晶体管包括位于所述第一源极所在层与所述第二有源层之间的第一栅极，所述多晶硅晶体管包括与所述第一栅极同层、同材料的第二栅极。
  12. 如权利要求11所述的显示基板，其中，还包括位于所述第一电极所在层与所述转接电极所在层之间的平坦层，所述平坦层包括连接所述第一电极与所述转接电极的第一过孔，所述第一过孔的至少部分在所述衬底基板上的正投影位于所述第一栅极在所述衬底基板上的正投影内。
  13. 如权利要求11或12所述的显示基板，其中，还包括位于所述第一电极所在层与所述第一源极所在层之间的第一绝缘层、位于所述第一源极所在层与所述第一栅极所在层之间的层间介电层、以及位于所述第一栅极所在层与所述第二有源层之间的栅绝缘层，所述第一绝缘层、所述层间介电层和所述栅绝缘层包括相互贯通的第二过孔，所述转接电极通过所述第二过孔与所述第二有源层连接。
  14. 如权利要求9～13任一项所述的显示基板，其中，还包括位于所述第一电极所在层远离所述衬底基板一侧的第二电极。
  15. 一种显示面板，其中，包括如权利要求1～14任一项所述的显示基板。
  16. 一种显示装置，其中，包括如权利要求15所述的显示面板。
CN202280001866.7A 2022-06-23 2022-06-23 显示基板、显示面板及显示装置 Pending CN117642874A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/100678 WO2023245539A1 (zh) 2022-06-23 2022-06-23 显示基板、显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN117642874A true CN117642874A (zh) 2024-03-01

Family

ID=89378832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280001866.7A Pending CN117642874A (zh) 2022-06-23 2022-06-23 显示基板、显示面板及显示装置

Country Status (3)

Country Link
US (1) US20240264497A1 (zh)
CN (1) CN117642874A (zh)
WO (1) WO2023245539A1 (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195140B1 (en) * 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region
JP2000321601A (ja) * 1999-05-11 2000-11-24 Sony Corp 液晶表示装置の製造方法
JP4628693B2 (ja) * 2004-03-31 2011-02-09 富士通株式会社 液晶表示装置用基板及びその製造方法並びにそれを備えた液晶表示装置
JP4197016B2 (ja) * 2006-07-24 2008-12-17 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2009128520A (ja) * 2007-11-21 2009-06-11 Sharp Corp 表示装置およびその製造方法
KR102276146B1 (ko) * 2013-09-10 2021-07-13 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN104282696B (zh) * 2014-10-22 2018-07-13 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102515002B1 (ko) * 2015-12-28 2023-03-28 엘지디스플레이 주식회사 어레이 기판 및 이를 갖는 디스플레이 패널
CN106098699B (zh) * 2016-06-23 2019-04-05 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及其制作方法
CN105911787B (zh) * 2016-07-05 2019-06-04 厦门天马微电子有限公司 一种阵列基板以及显示面板
JP2018054675A (ja) * 2016-09-26 2018-04-05 株式会社ジャパンディスプレイ 表示装置
CN206618932U (zh) * 2017-03-14 2017-11-07 厦门天马微电子有限公司 显示面板及显示装置
CN107123656B (zh) * 2017-07-03 2019-12-03 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN108321159B (zh) * 2018-02-01 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN111781777B (zh) * 2020-07-23 2022-02-22 武汉华星光电技术有限公司 阵列基板、显示面板及电子设备

Also Published As

Publication number Publication date
WO2023245539A1 (zh) 2023-12-28
US20240264497A1 (en) 2024-08-08

Similar Documents

Publication Publication Date Title
CN107316873B (zh) 一种阵列基板及显示装置
US11271049B2 (en) Array substrate, preparation method thereof and related device
US11615719B2 (en) Display panel and display device
US20220344432A1 (en) Display substrate and display apparatus
CN104865762B (zh) 像素结构及显示面板
CN108321159B (zh) 一种阵列基板及其制备方法、显示装置
US12078902B2 (en) Display device, display module, and electronic device
KR20240037904A (ko) 표시 장치
EP4068384A1 (en) Display substrate and display apparatus
US12039952B2 (en) Display apparatus and electronic device
US20200388708A1 (en) Semiconductor device
CN114420763A (zh) 显示基板、显示基板的制造方法及显示装置
US11798492B2 (en) Display device and electronic device
US20240162247A1 (en) Displaying base plate and manufacturing method thereof, and displaying device
WO2024017060A1 (zh) 显示基板及显示装置
CN116224666A (zh) 阵列基板及其制备方法、显示面板和显示装置
WO2023272505A1 (zh) 显示基板及其制备方法、显示装置
WO2023245539A1 (zh) 显示基板、显示面板及显示装置
US20240373689A1 (en) Display substrate and electronic device
US12237340B2 (en) Display substrate, display panel and display apparatus
JP6815189B2 (ja) 情報端末
CN114420705A (zh) 显示基板、显示基板的制造方法及显示装置
WO2023122875A1 (zh) 薄膜晶体管及其制作方法、显示基板
US12235554B2 (en) Display substrate, display panel and display apparatus
US20240243136A1 (en) Display Substrate and Display Apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination