[go: up one dir, main page]

CN117043932A - 具有嵌入式蚀刻停止件以控制其中的玻璃层中的腔深度的电子基板 - Google Patents

具有嵌入式蚀刻停止件以控制其中的玻璃层中的腔深度的电子基板 Download PDF

Info

Publication number
CN117043932A
CN117043932A CN202280023768.3A CN202280023768A CN117043932A CN 117043932 A CN117043932 A CN 117043932A CN 202280023768 A CN202280023768 A CN 202280023768A CN 117043932 A CN117043932 A CN 117043932A
Authority
CN
China
Prior art keywords
glass
glass layer
layer
conductive
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280023768.3A
Other languages
English (en)
Inventor
J·埃克顿
B·马林
S·皮耶塔姆巴拉姆
S·纳德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN117043932A publication Critical patent/CN117043932A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电子基板可以被制造成具有被蚀刻停止层分隔的至少两个玻璃层，其中，电桥嵌入所述玻璃层之一内。为了嵌入电桥而形成的腔的深度受到玻璃层厚度的控制，而不是通过控制用于形成腔的蚀刻工艺来控制，这样允许在制造电子基板时有更大的精度。在本说明书的实施例中，可以利用电子基板形成集成电路封装，其中，至少两个集成电路器件可以附接到电子基板，使得电桥在所述至少两个集成电路器件之间提供器件至器件互连。在另一实施例中，集成电路封装可以电附接到电子板。

Description

具有嵌入式蚀刻停止件以控制其中的玻璃层中的腔深度的电 子基板
相关申请的交叉引用
本申请要求2021年4月29日提交的标题为“AN ELECTRONIC SUBSTRATE HAVING ANEMBEDDED ETCH STOP TO CONTROL CAVITY DEPTH IN GLASS LAYERS THEREIN”的美国专利申请No.17/243,784的优先权的权益，并且出于所有目的通过引用将美国专利申请的全文并入。
技术领域
本说明书的实施例总体上涉及集成电路封装制作领域，并且更具体而言，涉及包括具有用于集成电路器件之间的电信号连接的电桥的电子基板的集成电路组件，其中，所述电桥嵌入所述电子基板的玻璃层中。
背景技术
集成电路行业不断地争取制造出更快、更小并且更薄的集成电路封装，以便用于各种电子产品中，这些电子产品包括但不限于计算机服务器和便携式产品，例如便携式计算机、电子平板电脑、蜂窝电话、数字照相机等。
作为这一努力的部分，已经开发出了含有多个集成电路器件(例如，微电子管芯)的集成电路封装。这些多集成电路器件封装在本领域被称为多器件、多芯片封装(MCP)或分区器件，并且提供了以降低的成本实现提高的架构灵活性的可能，但是要这样做就必须提供适当的集成电路器件至集成电路器件互连密度。本领域技术人员将理解，互连密度是一项重要的考量，因为集成电路器件连接的数量不足将会限制受影响的集成电路器件接口的带宽能力，并因而降低集成电路器件之间的通信效率和能力。
为了解决互连问题，可以将电桥嵌入基板中，集成电路器件附接到该基板。这些电桥支持密集的集成电路器件至集成电路器件互连(例如，从第一集成电路器件边缘至第二集成电路器件边缘)，并且可以通过电桥本身支持一定数量的信号线。替代使用具有穿硅过孔的昂贵硅内插器，电桥可以是嵌入基板中的无源硅结构或有源硅器件，其仅在需要的情况下实现密集的集成电路器件至集成电路器件互连。可以使用标准的倒装芯片工艺来将集成电路器件连接到基板以实现鲁棒的功率递送，并且将集成电路器件连接到基板内的电桥。因而，所得到的集成电路封装可以显著小于仅借助于基板内的导电布线进行互连的集成电路封装。
附图说明
在本说明书的结束部分具体指出了本公开的主题并且明确要求对其予以保护。通过结合附图理解的下述说明和所附权利要求，本公开的前述和其他特征将变得更加完全显而易见。应当理解，附图仅描绘了根据本公开的几个实施例，并且因此不应被视为对本公开的范围构成限制。将通过使用附图以额外的确切性和细节描述本公开，从而能够更加容易地确定本公开的优势，在附图中：
图1是根据本说明书的一个实施例的集成电路封装的侧视截面图。
图2-12是根据本说明书的实施例的用于制作电子基板的过程的侧视截面图。
图13是根据本说明书的实施例的玻璃层堆叠体的侧视截面图。
图14是根据本说明书的另一实施例的玻璃层配置的俯视平面图。
图15是根据本说明书的另一实施例的集成电路封装的侧视截面图。
图16-31是根据本说明书的另一实施例的用于制作电子基板的过程的侧视截面图。
图32是根据本说明书的一个实施例的电子系统。
具体实施方式
在下文的详细描述中，将参考以举例说明方式示出了可以实践所要求保护的主题的具体实施例的附图。将对这些实施例予以充分详细的描述，从而使本领域技术人员能够实践所述主题。应当理解，各种实施例尽管是不同的，但未必是互斥的。例如，可以在其他实施例中实施在文中结合一个实施例描述的特定特征、结构或特性，而不脱离所主张保护的主题的实质和范围。本说明书中提到的“一个实施例”或“实施例”是指结合实施例所描述的特定特征、结构或特性被包括在本说明书涵盖的至少一个实施方式中。因此，短语“一个实施例”或“在实施例中”的使用未必是指同一实施例。此外，应当理解，可以对所公开的每一实施例中的各个元件的位置或布置做出修改，而不脱离所要求保护的主题的精神和范围。因此，不应从限定的意义上考虑下文的详细描述，并且本主题的范围仅由适当解释的所附权利要求连同为所附权利要求赋予权利的等同物的完整范围来限定。在附图中，贯穿各图以类似的附图标记指代相同或类似的元件或功能，并且其中描绘的元件未必相互成比例，相反，各个元件可能被放大或缩小，以便于在本说明书的语境下更容易地理解所述元件。
本文所使用的术语“在...之上”、“到”、“在...之间”和“在...上”可以指一层相对于其他层的相对位置。一层在另一层“之上”或“上”或者接合“到”另一层可以与该另一层直接接触，或者可以具有一个或多个居间层。位于层“之间”的一层可以与这些层直接接触，或者可以具有一个或多个居间层。
术语“封装”一般是指具有一个或多个管芯的自包含载体，其中，管芯附接到封装基板，并且可以被包封以受到保护，其中，在管芯与位于封装基板的外部部分上的引线、引脚或凸块之间具有集成互连或引线接合互连。封装可以含有单个管芯或者多个管芯，从而提供具体的功能。封装通常安装在印刷电路板上，以实现与其他封装集成电路和分立部件的互连，从而形成更大的电路。
这里，术语“有核心的”一般是指集成电路封装的基板构建在包括非柔性硬挺材料的板、卡或晶片上。典型地，小的印刷电路板被用作核心，集成电路器件和分立无源部件可以被焊接到其上。典型地，核心具有从一侧延伸到另一侧的过孔，从而允许位于核心一侧上的电路系统直接耦合到核心的相对侧上的电路系统。核心还可以充当构建导体层和电介质材料层的平台。
这里，术语“无核心的”一般是指集成电路封装的基板没有核心。没有核心允许实现更高密度的封装架构，因为与高密度互连相比，贯穿过孔具有相对较大的尺寸和间距。
这里，术语“连接盘侧”(如果本文使用的话)一般是指集成电路封装的基板的最接近与印刷电路板、母板或其他封装附接的平面的一侧。这与术语“管芯侧”形成了对照，管芯侧是集成电路封装的基板的被附接了一个或多个管芯的一侧。
这里，术语“电介质”一般是指构成封装基板的结构的任何数量的非导电材料。出于本公开的目的，电介质材料可以作为层压膜层或者作为被模制到安装在基板上的集成电路管芯之上的树脂而被结合到集成电路封装中。
这里，术语“金属化”一般是指形成于封装基板的电介质材料之上并且贯穿所述电介质材料的金属层。这些金属层一般被图案化，以形成诸如迹线和接合焊盘的金属结构。封装基板的金属化可以被局限到单层或者通过电介质层分开的多个层中。
这里，术语“接合焊盘”一般是指终结集成电路封装和管芯中的集成迹线和过孔的金属化结构。术语“焊料焊盘”可以偶尔代替“接合焊盘”，并且表达相同含义。
这里，术语“焊料凸块”一般是指形成于接合焊盘上的焊料层。焊料层通常具有圆化形状，因而得名“焊料凸块”。
这里，术语“基板”一般是指包括电介质和金属化结构的平面平台。基板机械地支撑并电耦合单个平台上的一个或多个IC管芯，由可模制的电介质材料包封一个或多个IC管芯。基板一般包括焊料凸块作为两侧上的接合互连。基板的一般被称为“管芯侧”的那一侧包括用于芯片或管芯接合的焊料凸块。基板的一般被称为“连接盘侧”的相对侧包括用于将封装接合到印刷电路板的焊料凸块。
这里，术语“组件”一般是指将各部分分组到单个功能单元中。这些部分可以是分开的，并且被机械组装到功能单元中，其中，这些部分可以是可移除的。在另一种情况下，这些部分可以被永久性地接合到一起。在一些情况下，这些部分被集成到一起。
在说明书中通篇中以及在权利要求中，术语“连接”是指被连接的事物之间的直接连接，例如，电、机械或磁连接，而没有任何中间装置。
术语“耦合”表示直接或间接连接，例如被连接的事物之间的直接电、机械、磁或流体连接，或通过一个或多个无源或有源居间器件的间接连接。
术语“电路”或“模块”可以指被布置成彼此协作以提供期望功能的一个或多个无源和/或有源部件。术语“信号”可以指至少一个电流信号、电压信号、磁信号或者数据/时钟信号。“一”和“所述”的含义包括复数个引述对象。“在……中”的含义包括“在……中”和“在……上”。
垂直取向在z方向上，并且要理解的是，对“顶部”、“底部”、“上方”和“下方”的引述是指具有通常含义的在z维度中的相对位置。然而，应当理解，实施例未必局限于附图所示的取向或配置。
术语“基本上”、“接近”、“大致”、“近于”和“大约”一般是指处于目标值的+/-10％以内(除非另行指出)。除非另行指出，否则使用“第一”、“第二”、“第三”等序数形容词描述共同对象只是表明正在提及的类似对象的不同实例，并且不旨在暗示如此描述的对象必须在时间上、空间上、排序上或以任何其他方式处于给定的顺序。
出于本公开的目的，短语“A和/或B”以及“A或B”是指(A)、(B)或者(A和B)。出于本公开的目的，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C)。
标记为“截面”、“剖面”和“平面”的视图对应于笛卡尔坐标系内的正交平面。因而，截面图和剖面图是沿x-z平面截取的，并且平面图是沿x-y平面截取的。典型地，x-z平面内的剖面图是截面图。在适当情况下，附图标有轴，以指示该图的取向。
如前所述，为了减小集成电路封装和部件的尺寸，集成电路行业正在利用电子基板内嵌入的电桥，例如内插器和贴片，以在分区的集成电路器件之间形成互连。对于未来各代的此类集成器件分区而言，需要多个电桥，这些电桥能够按照比技术当前能够提供的凸块间距精细得多的凸块间距(25微米或更小)连接集成器件。将要理解，嵌入式电桥的当前方法受到高的累积凸块厚度变化(BTV)的困扰，并且随着要嵌入的电桥的数量增大，嵌入的成本和成品率也将受到影响。替代的架构和方案已被提出并且正在研究当中。不过，在替代方案方面，出现了翘曲问题。为了解决这些问题，可以向电子基板中并入至少一个基本刚性的玻璃层，这实现了翘曲的显著减小。不过，这种方案依赖于玻璃的湿法蚀刻以限定用于电桥的腔，其表现出显著的且不可接受的腔深度变化(+/-10％)。
本说明书的实施例包括一种具有至少两个被蚀刻停止层分隔的玻璃层的电子基板，其中，电桥嵌入玻璃层之一内。为了嵌入电桥而形成的腔的深度受到玻璃层厚度的控制，而不是通过控制用于形成腔的蚀刻工艺来控制，这样在制造电子基板时允许更大精度。在本说明书的实施例中，可以利用电子基板形成集成电路封装，其中，至少两个集成电路器件可以附接到电子基板，使得电桥在至少两个集成电路器件之间提供器件至器件互连。在另一实施例中，集成电路封装可以电附接到电子板或封装内插器。
如图1所示，集成电路封装100可以是通过首先形成诸如内插器或贴片的电子基板110而形成的。电子基板110可以包括至少两个玻璃层，被示为第一玻璃层120和第二玻璃层130，第一玻璃层120具有第一表面122和相对的第二表面124，第二玻璃层130具有第一表面132和相对的第二表面134，在第一玻璃层120的第一表面122和第二玻璃层130的第一表面132之间具有蚀刻停止层140。
第一玻璃层120和第二玻璃层130可以是任何适当的玻璃材料，包括但不限于基于硅酸盐的玻璃(锂硅酸盐、硅酸硼、硅酸铝等)，以及较低质量碱石灰和高质量熔融石英。本领域技术人员将理解，集成电路封装将包括具有各种厚度和热膨胀系数(CTE)的材料，尤其是对于用于形成集成电路封装的集成电路器件、模制材料层乃至刚性载体。材料之间的大的CTE失配可能引起单元级别的和/或面板级别的翘曲。第一玻璃层120和第二玻璃层130可以提供刚性以缓解这种翘曲。
蚀刻停止层140可以是相对于在制造电子基板110时用于在第一玻璃层120和第二玻璃层130内形成开口的诸如氢氟酸的蚀刻剂的任何适当材料，如将要论述的。在本说明书的一个实施例中，蚀刻停止层140为电介质材料。在本说明书的实施例中，蚀刻停止层140可以包括光吸收材料。在具体实施例中，如将要论述的，尤其是在利用激光诱发的深蚀刻(LIDE)处理方法时，蚀刻停止层140可以吸收紫外线。蚀刻停止层140可以包括但不限于聚合物(例如，聚四氟乙烯、聚乙烯、聚氯乙烯、聚偏二氟乙烯、和超高分子量聚乙烯)和金属氧化物(例如，氧化铝)。尽管蚀刻停止层140被示为单层，但本说明书的实施例不受此限制，因为蚀刻停止层140可以具有不同或相似材料的多个层。
可以在第一玻璃层120和第二玻璃层130中的至少一个中形成至少一个电桥开口142。如图1所示，电桥开口142可以由从第一玻璃层120的第一表面122延伸到第一玻璃层120的第二表面124的至少一个侧壁144限定。至少一个电桥150可以设置于电桥开口142内。如图所示，至少一个电桥150可以包括第一表面152、相对的第二表面154以及在第一表面152和第二表面154之间延伸的至少一个侧面156。电桥150可以包括在至少一个电桥150的第一表面152中或上的相关联的一对接合焊盘162之间延伸的至少一个器件至器件互连布线160(如虚线所示)，并且可以包括多个贯穿电桥导电过孔158，其中，多个贯穿电桥导电过孔158中的每者在电桥150的第一表面152中或上的一个接合焊盘162和电桥150的第二表面154中或上的接合焊盘164之间延伸。至少一个电桥150可以利用处于电桥150的第二表面154和蚀刻停止层140之间的粘合剂层166附接于电桥开口142内，所述粘合剂层例如是热接合膜。要指出的是，如将要论述的，可以在电桥150的第二表面154处的接合焊盘164上形成互连层168，以辅助后续的电连接。
在一个实施例中，电桥150可以包括含有硅的部件。本领域技术人员将理解，硅电桥可以是优选的，因为硅处理技术相对较为先进，并且与使用当前可用的用于聚合物层中的铜信号线的技术(电子基板制作中常见的)可能实现的结果相比，使用现有硅处理技术可实现的器件至器件互连布线160的互连间距和线宽度可以明显更小，并且因而更密集。
如图1进一步所示，电桥150可以至少部分利用设置于电桥开口142内的诸如环氧树脂的模制材料170包封。模制材料可以在电桥150的第一表面152之上和第一玻璃层120的第二表面124之上延伸。在一个实施例中，至少一个高密度贯穿模制物导电过孔172可以延伸穿过模制材料170，并且电附接到电桥150的第一表面152中或上的接合焊盘162。
如图1所示，至少一个第一贯穿玻璃导电过孔182可以延伸穿过第一玻璃层120、第二玻璃层130和蚀刻停止层140。至少一个第一贯穿玻璃导电过孔182可以包括至少一个贯穿玻璃导电布线180。至少一个第一贯穿玻璃导电过孔182可以电附接到邻近第一玻璃层120的第二表面124的对应的贯穿模制物导电过孔174。至少一个第二贯穿玻璃导电过孔184可以延伸穿过第二玻璃层130、蚀刻停止层140和粘合剂层166的一部分，其中，至少一个第二贯穿玻璃导电过孔184可以电附接到电桥150的第二表面154处的对应接合焊盘164上的互连层168。
如图1进一步所示，电子基板110可以包括形成于模制材料170上的第一信号布线层210。第一信号布线层210可以包括位于模制材料170上并且与相应的贯穿模制物导电过孔174电耦合的多个导电迹线212(包括布线和接合焊盘)，以及位于模制材料170上并且与相应的高密度贯穿模制物导电过孔172电附接的多个高密度导电迹线214(包括布线和接合焊盘)。第一信号布线层210还可以包括位于多个导电迹线212、多个高密度导电迹线214和模制材料170上的至少一个电介质层216，例如阻焊剂层。多个导电过孔222可以形成为延伸穿过至少一个电介质层216并且电附接到相应的导电迹线212，并且多个高密度导电过孔224可以形成为延伸穿过至少一个电介质层216并且电附接到相应的高密度导电迹线214。多个器件至基板接合焊盘232可以形成于至少一个电介质层216上并且电附接到相应的导电过孔222，并且多个高密度器件至基板接合焊盘234可以形成于至少一个电介质层216上并且电附接到相应的高密度导电过孔224。
如图1进一步所示，电子基板110可以包括形成于第二玻璃层130的第二表面134上的第二信号布线层250。第二信号布线层250可以包括至少一个电介质层256，例如阻焊剂层、与第一贯穿玻璃导电过孔182和第二贯穿玻璃导电过孔184中的至少一个电耦合的多个导电迹线258，以及与相应导电迹线258电耦合的多个导电过孔252。多个基板至板接合焊盘260可以形成于至少一个电介质层256上并且电附接到相应导电过孔252。外部互连262(例如，焊料)可以附接到基板至板接合焊盘260。外部互连262可以用于将集成电路封装100附接到外部基板(未示出)，例如，母板。第一信号布线层210和/或第二信号布线层250可以包括多个电介质材料层，其可以包括堆积膜和/或阻焊剂层，并且可以由适当的电介质材料构成，所述电介质材料包括但不限于双马来酰亚胺三嗪树脂、阻燃4级材料、聚酰亚胺材料、填充了二氧化硅的环氧树脂材料、玻璃强化环氧树脂材料、以及它们的层合物或多层等等，以及低k和超低k电介质(介电常数小于大约3.6)，包括但不限于掺碳电介质、掺氟电介质、多孔电介质、有机聚合物电介质等等。导电迹线212、214、258、接合焊盘232、260和导电过孔222、224和225可以由任何适当导电材料制成，包括但不限于诸如铜、银、镍、金、铝的金属、它们的合金等等。
进一步如图1所示，可以将多个集成电路器件(被示为第一集成电路器件2701和第二集成电路器件2702)电附接到电子基板110。第一集成电路器件2701和第二集成电路器件2702(以及可以采用的任何其他集成电路器件)可以是任何适当器件，包括但不限于微处理器、芯片组、图形器件、无线器件、存储器件、专用集成电路器件、它们的组合以及它们的堆叠体等。第一集成电路器件2701和第二集成电路器件2702可以采用一般被称为倒装芯片的构造或者受控塌陷芯片连接(C4)构造通过多个器件至基板互连280附接到电子基板110，所述器件至基板互连280例如是可回流焊料凸块或焊料球。器件至基板互连280可以在第一集成电路器件2701的第一表面2741上的接合焊盘2721和对应的器件至基板接合焊盘232之间延伸，以及在第一集成电路器件的接合焊盘2721和对应的高密度器件至基板接合焊盘234之间延伸，从而在其间形成电连接。器件至基板互连280还可以在第二集成电路器件2702的第一表面2742上的接合焊盘2722和对应的器件至基板接合焊盘232之间延伸，以及在第二集成电路器件接合焊盘2722和对应的高密度器件至基板接合焊盘234之间延伸，从而在其间形成电连接。应当理解，第一集成电路器件接合焊盘2721可以与第一集成电路器件2701内的集成电路系统(未示出)电通信，并且第二集成电路器件接合焊盘2722可以与第二集成电路器件2702内的集成电路系统(未示出)电通信。电桥150可以借助于在电桥150的电连接到第一集成电路器件2701的一个接合焊盘164和电桥150的电连接到第二集成电路器件2702的另一接合焊盘164之间延伸的至少一个器件至器件互连布线160在第一集成电路器件2701和第二集成电路器件2702之间建立电信号连接。在本说明书的实施例中，电桥150可以是微处理器，并且第一集成电路器件2701和第二集成电路器件2702可以均是存储器器件。
器件至基板互连280可以是任何适当的导电材料或结构，包括但不限于焊料球、金属凸块或柱、填充了金属的环氧树脂或其组合。在本说明书的一个实施例中，器件至基板互连280可以是由锡、铅/锡合金(例如，63％锡/37％铅焊料)和高锡含量合金(例如，90％或更高含量的锡，例如，锡/铋合金、共晶锡/银合金、三元锡/银/铜合金、共晶锡/铜合金和类似合金)形成的焊料球。在本说明书的另一实施例中，器件至基板互连280可以是铜凸块或柱。在本说明书的又一实施例中，器件至基板互连280可以是涂覆有焊料材料的金属凸块或柱。
在本说明书的一个实施例中，诸如环氧树脂材料的底部填充材料292可以设置在电子基板110与集成电路器件2701和2702之间并且包围多个器件至基板互连280。本领域技术人员应当理解，底部填充材料292可以作为粘滞液体被分别分配到集成电路器件2701、2702的第一表面2721、2722与电子基板110之间，并且之后借助于固化工艺而被硬化。底部填充材料292还可以是模制的底部填充材料。底部填充材料292可以提供结构完整性，并且可以防止污染，这是本领域技术人员将理解的。包封材料294可以设置于集成电路器件2701、2702之上和之间，以实现进一步的结构完整性和污染防止。
图2-12示出了制造图1的电子基板110的一个实施例。如图2所示，第一玻璃层120可以附接到第二玻璃层130，其间具有蚀刻停止层140。如图3所示，可以在第一玻璃层120中形成至少一个开口302，其中，至少一个开口302可以从第一玻璃层120的第二表面124延伸到第一玻璃层120的第一表面122，以暴露蚀刻停止层140的一部分。如图3进一步所示，可以在第二玻璃层130中形成至少一个开口304，其中，至少一个开口304可以从第二玻璃层130的第二表面134延伸到第二玻璃层130的第一表面132，以暴露蚀刻停止层140的一部分。第一玻璃层120中的开口302可以与第二玻璃层130中的对应开口304配对，使得它们跨过蚀刻停止层140彼此基本对准。
第一玻璃层120中的开口302和第二玻璃层130中的开口304可以通过任何已知工艺形成。在本说明书的一个实施例中，第一玻璃层120中的开口302和第二玻璃层130中的开口304可以通过激光诱发的深蚀刻(LIDE)工艺形成。LIDE工艺是现有技术中公知的，因而将不会详细描述，而是出于清晰简洁的原因仅简要描述。LIDE工艺是在玻璃中创建深的高纵横比结构的两步工艺。第一步包括利用激光脉冲以期望的图案对玻璃进行改性。第二步包括利用湿法化学蚀刻去除经改性的玻璃，因为相较于未改性的玻璃，蚀刻化学试剂将更快地去除改性的玻璃。于是，利用LIDE工艺，在本说明书的一个实施例中，可以由既吸收例如来自紫外激光器的对玻璃进行改性的光，又对蚀刻改性玻璃以形成开口的湿法蚀刻化学试剂有抵抗力的材料制成。
如图4所示，可以例如通过蚀刻去除蚀刻停止层140在第一玻璃层120中的开口302和第二玻璃层130中的对应开口304之间的部分，并且可以例如通过镀敷沉积导电材料，以形成延伸穿过第一玻璃层120、第二玻璃层130和蚀刻停止层140的至少一个第一贯穿玻璃导电过孔182。
如图5中所示，如前所述，可以在第一玻璃层120中形成电桥开口142，其暴露蚀刻停止层140的一部分。在本说明书的一个实施例中，如前所述，第一玻璃层120中的电桥开口142可以通过LIDE工艺形成。
如图5进一步所示，可以在第二玻璃层130中形成至少一个开口306，其中，至少一个开口306可以从第二玻璃层130的第二表面134延伸到第二玻璃层130的第一表面132，以暴露蚀刻停止层140。第二玻璃层130中的开口306可以形成为与第一玻璃层120中的电桥开口142对准。在本说明书的一个实施例中，如前所述，第二玻璃层130中的开口306可以通过LIDE工艺形成。
如图6中所示，如前所述，至少一个电桥150可以设置于电桥开口142内，并且利用粘合剂层166附接到蚀刻停止层140。要指出的是，可以在就电桥150沉积在电桥开口142中之前，在电桥150上形成高密度的贯穿模制物导电过孔172。如图7所示，模制材料170可以沉积于第二玻璃层120的第二表面124和电桥150之上。在本说明书的一个实施例中，模制材料170的一部分可以延伸到开口142中。
如图8所示，如前所述，可以通过蚀刻穿过蚀刻停止层140和粘合剂层166来扩展开口306以暴露电桥150的互连层168。如图9所示，可以例如通过化学机械抛光来对模制材料170进行平面化，以暴露电桥150的高密度贯穿模制物导电过孔172。如图10所示，可以例如通过蚀刻而穿过模制材料170形成至少一个贯穿模制物开口308，以暴露每个第一贯穿玻璃导电过孔182的至少一部分。
如图11所示，可以利用导电材料同时填充第二玻璃层120中的贯穿模制物开口308和开口306，以分别形成贯穿模制物导电过孔174和第二贯穿玻璃导电过孔184。如图11进一步所示，可以在贯穿模制物导电过孔174上形成导电迹线212，并且可以在第一贯穿玻璃导电过孔182和第二贯穿玻璃导电过孔184上形成导电迹线258。如图12所示，如前所述，可以形成第一信号布线层210和第二信号布线层250以形成电子基板110。
尽管图1-12中所示的实施例示出第一玻璃层120和第二玻璃层130具有基本相似的厚度，但本说明书的实施例不受此限制。例如，在图13中，第一玻璃层120具有的厚度T1可以小于第二玻璃层130的厚度T2。将要理解，更厚的第二玻璃层130可以减少翘曲。此外，第一玻璃层120和第二玻璃层130可以具有不同的形状因子。例如，如图14所示，第一玻璃层(图示为元件120A、120B、120C和120D)可以是接合到完整面板的第二玻璃层130的四分之一面板。
在本说明书的另一个实施例中，如图15所示，制造过程可以允许在蚀刻停止层140内制造玻璃间导电迹线264。于是，图15所示的实施例包含图1所示实施例的所有部件，只是每个贯穿玻璃导电布线180包括延伸穿过第一玻璃层120的导电布线第二部分284、延伸穿过第二玻璃层130的导电布线第一部分282，以及相关联的玻璃间导电迹线264。
图16-31示出了制造图15的电子基板110的一个实施例。如图16所示，可以形成第二玻璃层130，其具有从第二玻璃层130的第一表面132延伸到第二表面134的至少一个导电布线第一部分282。导电布线第一部分282可以通过现有技术已知的任何方法形成，包括但不限于例如利用LIDE工艺穿过第二玻璃层130蚀刻出开口，接着利用导电材料填充开口，例如在其中镀敷金属。如图17所示，可以在第二玻璃层130的第一表面132上形成至少一个玻璃间导电迹线264，其中，每个玻璃间导电迹线264可以电附接到对应的导电布线第一部分282。如现有技术已知的，玻璃间导电迹线264可以是扇出迹线。如图17进一步所示，可以在玻璃间导电迹线264和第二玻璃层130的第一表面132之上形成蚀刻停止层140。在一个实施例中，蚀刻停止层140可以具有超过一个层，例如，与玻璃间导电迹线264相邻的电介质材料层，在电介质层上具有抗蚀剂层/光吸收层。将要理解，玻璃间导电迹线264可以实现放松的中级互连间距。
如图18所示，第一玻璃层120可以附接到蚀刻停止层140，并且可以在第一玻璃层120中形成至少一个开口402，其中，至少一个开口402可以从第一玻璃层120的第二表面124延伸到第一玻璃层120的第一表面122，以暴露蚀刻停止层140的一部分。如前所述，可以通过任何已知工艺，包括但不限于LIDE工艺，形成开口402。
如图19所示，可以通过蚀刻，例如干法蚀刻，穿过蚀刻停止层140扩展开口402，以暴露对应的玻璃间导电迹线264的一部分。如图20所示，可以利用导电材料填充第一玻璃层120中的开口402(参见图19)以形成至少一个导电布线第二部分284。于是，每个贯穿玻璃导电布线180可以包括对应的导电布线第二部分284、对应的玻璃间导电迹线264和对应的导电布线第一部分282的组合。
如图21所示，图21是图20的小图A的特写，如图19所示的穿过蚀刻停止层140的蚀刻可能导致具有显著倾斜轮廓的底切，使得导电布线第二部分284可以具有与玻璃间导电迹线264相邻的凸缘286。
如图22中所示，如前所述，可以在第二玻璃层130中形成电桥开口142，其暴露蚀刻停止层140的一部分。如图23中所示，至少一个电桥150可以设置于电桥开口142内，并且利用粘合剂层166附接到蚀刻停止层140，如前所述。如图24所示，模制材料170可以沉积于第二玻璃层120的第二表面124和电桥150之上。在本说明书的一个实施例中，模制材料170的一部分可以延伸到电桥开口142中。要指出的是，可以在将电桥150沉积在电桥开口142中之前，在电桥150上形成高密度贯穿模制物导电过孔172。
如图25所示，可以穿过第二玻璃层130形成至少一个开口404，其中，至少一个开口404可以从第二玻璃层130的第二表面134延伸到第二玻璃层130的第一表面132，以暴露蚀刻停止层140的一部分。第二玻璃层130中的开口404可以形成为与电桥150的第二表面154处的对应接合焊盘164和互连层168对准。如图26所示，如前所述，可以通过蚀刻穿过蚀刻停止层140和粘合剂层166来扩展开口404以暴露电桥150的互连层168。如图27所示，可以利用导电材料填充第二玻璃层130中的开口404(参见图26)以形成第二贯穿玻璃导电过孔184。
如图28所示，可以例如通过化学机械抛光来对模制材料170进行平面化，以暴露电桥150的高密度贯穿模制物导电过孔172。如图29所示，可以例如通过蚀刻而穿过模制材料170形成至少一个贯穿模制物开口406，以暴露每个导电布线第二部分284的至少一部分。
如图30所示，可以利用导电材料填充贯穿模制物开口406以形成贯穿模制物导电过孔174。如图31所示，可以在贯穿模制物导电过孔174上形成导电迹线212，并且可以在导电布线第一部分282和第二贯穿玻璃导电过孔184上形成导电迹线258。如图31所示，如前所述，可以形成第一信号布线层210和第二信号布线层250以形成电子基板110。
图32示出了根据本说明书的一种实施方式的电子或计算装置500。计算装置500可以包括具有设置于其中的板502的外壳501。计算装置500可以包括若干集成电路部件，其包括但不限于处理器504、至少一个通信芯片506A、506B、易失性存储器508(例如，DRAM)、非易失性存储器510(例如，ROM)、闪速存储器512、图形处理器或CPU 514、数字信号处理器(未示出)、密码处理器(未示出)、芯片组516、天线、显示器(触摸屏显示器)、触摸屏控制器、电池、音频编译码器(未示出)、视频编译码器(未示出)、功率放大器(AMP)、全球定位系统(GPS)装置、罗盘、加速度计(未示出)、陀螺仪(未示出)、扬声器、相机和大容量存储装置(未示出)(例如，硬盘驱动器、紧凑盘(CD)和数字通用盘(DVD)等)。集成电路部件中的任何部件可以物理和电耦合到板502。在一些实施方式中，集成电路部件中的至少一个可以是处理器504的部分。
通信芯片实现用于向和从计算装置传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过非固体介质通过使用经调制的电磁辐射来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示相关联的装置不包含任何导线，尽管在一些实施例中它们可能不包含。通信芯片可以实施若干无线标准或协议中的任何标准或协议，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物，以及被指定为3G、4G、5G和更高版本的任何其他无线协议。计算装置可以包括多个通信芯片。例如，第一通信芯片可以专用于较短范围的无线通信，例如，Wi-Fi和蓝牙，并且第二通信芯片可以专用于较长范围的无线通信，例如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。
术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储于寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。
集成电路部件中的至少一个可以包括集成电路封装，该集成电路封装包括电子基板，该电子基板包括具有第一表面和相对的第二表面的第一玻璃层、具有第一表面和相对的第二表面的第二玻璃层，以及邻接第一玻璃层的第一表面并且邻接第二玻璃层的第一表面的蚀刻停止层，其中，第一玻璃层包括从第一玻璃层的位于蚀刻停止层处的第一表面延伸到第一玻璃层的第二表面的开口。
在各种实施方式中，计算装置可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(PDA)、超级移动PC、手机、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字视频录像机。在其他实施方式中，计算装置可以是任何其他处理数据的电子装置。
应当理解，本说明书的主题未必局限于图1-32所示的具体应用。所述主题可以应用于其他集成电路器件和组件应用以及任何适当的电子应用，如本领域技术人员将理解的。
以下示例涉及其他实施例，并且可以在一个或多个实施例中的任何地方使用示例中的细节，其中，示例1是一种设备，该设备包括具有第一表面和相对的第二表面的第一玻璃层、具有第一表面和相对的第二表面的第二玻璃层，以及邻接第一玻璃层的第一表面并且邻接第二玻璃层的第一表面的蚀刻停止层，其中，第一玻璃层包括从第一玻璃层的位于蚀刻停止层处的第一表面延伸到第一玻璃层的第二表面的开口。
在示例2中，示例1的主题可以任选地包括：蚀刻停止层包括光吸收材料。
在示例3中，示例1到2中任一项的主题可以任选地包括：设置于所述第一玻璃层的开口内的电桥，其中，所述电桥附接到所述蚀刻停止层。
在示例4中，示例3的主题可以任选地包括：延伸穿过所述第二玻璃层和所述蚀刻停止层的贯穿玻璃导电过孔，其中，所述贯穿玻璃导电过孔电附接到所述电桥。
在示例5中，示例3和4中任一项的主题可以任选地包括：所述电桥包括至少一个贯穿电桥导电过孔。
在示例6中，示例3到5的主题可以任选地包括：所述电桥包括至少一个互连布线。
在示例7中，示例1到6中任一项的主题可以任选地包括：从所述第一玻璃层的所述第二表面延伸到所述第二玻璃层的所述第二表面的至少一个导电布线。
在示例8中，示例7的主题可以任选地包括：所述至少一个导电布线包括所述蚀刻停止层内的玻璃间导电迹线、延伸穿过所述第二玻璃层并且电附接到所述玻璃间导电迹线的导电布线第一部分，以及延伸穿过所述第一玻璃层并且电附接到所述玻璃间导电迹线的导电布线第二部分。
示例9是一种设备，所述设备包括电子基板，其中，所述电子基板包括：具有第一表面和相对的第二表面的第一玻璃层、具有第一表面和相对的第二表面的第二玻璃层，邻接所述第一玻璃层的所述第一表面并且邻接所述第二玻璃层的所述第一表面的蚀刻停止层，其中，所述第一玻璃层包括从所述第一玻璃层的位于所述蚀刻停止层处的所述第一表面延伸到所述第一玻璃层的所述第二表面的开口；以及设置于所述第一玻璃层的所述开口内的电桥，其中，所述电桥附接到所述蚀刻停止层；以及电附接到所述电子基板的至少一个集成电路器件。
在示例10中，示例9的主题可以任选地包括：所述蚀刻停止层包括光吸收材料。
在示例11中，示例9到10中任一项的主题可以任选地包括：从所述第一玻璃层的所述第二表面延伸到所述第二玻璃层的所述第二表面的至少一个导电布线。
在示例12中，示例11的主题可以任选地包括：所述至少一个导电布线包括所述蚀刻停止层内的玻璃间导电迹线、延伸穿过所述第二玻璃层并且电附接到所述玻璃间导电迹线的导电布线第一部分，以及延伸穿过所述第一玻璃层并且电附接到所述玻璃间导电迹线的导电布线第二部分。
在示例13中，示例9到12中任一项的主题可以任选地包括：延伸穿过所述第二玻璃层和所述蚀刻停止层的贯穿玻璃导电过孔，其中，所述贯穿玻璃导电过孔电附接到所述电桥。
在示例14中，示例13的主题可以任选地包括：所述电桥包括贯穿电桥导电过孔，并且其中，所述贯穿玻璃导电过孔电附接到所述贯穿电桥导电过孔。
在示例15中，示例9到14中任一项的主题可以任选地包括：所述电桥包括至少一个互连布线，其中，所述至少一个集成电路器件包括第一集成电路器件和第二集成电路器件，并且所述至少一个互连布线电耦合第一集成电路器件和第二集成电路器件。
示例16是一种电子系统，包括：板；以及电附接到所述板的集成电路封装，其中，所述集成电路封装包括：电子基板，其中，所述电子基板包括：具有第一表面和相对的第二表面的第一玻璃层、具有第一表面和相对的第二表面的第二玻璃层，邻接所述第一玻璃层的所述第一表面并且邻接所述第二玻璃层的所述第一表面的蚀刻停止层，其中，所述第一玻璃层包括从所述第一玻璃层的位于所述蚀刻停止层的所述第一表面延伸到所述第一玻璃层的所述第二表面的开口；设置于所述第一玻璃层的所述开口内的电桥，其中，所述电桥附接到所述蚀刻停止层；并且其中，所述电桥包括至少一个互连布线；从所述第一玻璃层的所述第二表面延伸到所述第二玻璃层的所述第二表面的多个导电布线；以及电附接到所述电子基板的所述多个导电布线中的一个导电布线和所述电子基板的所述至少一个互连布线的第一集成电路器件；以及电附接到所述电子基板的所述多个导电布线中的另一导电布线和所述电子基板的所述至少一个互连布线的第二集成电路器件，其中，所述至少一个互连布线电连接第一集成电路器件和第二集成电路器件。
在示例17中，示例16的主题可以任选地包括：所述蚀刻停止层包括光吸收材料。
在示例18中，示例16到17中任一项的主题可以任选地包括：所述至少一个导电布线包括所述蚀刻停止层内的玻璃间导电迹线、延伸穿过所述第二玻璃层并且电附接到所述玻璃间导电迹线的导电布线第一部分，以及延伸穿过所述第一玻璃层并且电附接到所述玻璃间导电迹线的导电布线第二部分。
在示例19中，示例14到16中任一项的主题可以任选地包括：延伸穿过所述第二玻璃层和所述蚀刻停止层的贯穿玻璃导电过孔，其中，所述贯穿玻璃导电过孔电附接到所述电桥。
在示例20中，示例19的主题可以任选地包括：电桥包括至少一个贯穿电桥导电过孔，并且其中，所述贯穿玻璃导电过孔电附接到所述贯穿电桥导电过孔。
因而，已经详细描述了本发明的实施例，应当理解由所附权利要求限定的本发明不受上文的描述中阐述的具体细节的限制，因为可能存在其很多显见的变型，而不脱离本发明的精神或范围。

Claims (22)

1.一种设备，包括：
具有第一表面和相对的第二表面的第一玻璃层；
具有第一表面和相对的第二表面的第二玻璃层，以及
邻接所述第一玻璃层的所述第一表面并且邻接所述第二玻璃层的所述第一表面的蚀刻停止层，其中，所述第一玻璃层包括从所述第一玻璃层的位于所述蚀刻停止层处的所述第一表面延伸到所述第一玻璃层的所述第二表面的开口。
2.根据权利要求1所述的设备，其中，所述蚀刻停止层包括光吸收材料。
3.根据权利要求1和2中任一项所述的设备，还包括设置于所述第一玻璃层的所述开口内的电桥，其中，所述电桥附接到所述蚀刻停止层。
4.根据权利要求3所述的设备，还包括延伸穿过所述第二玻璃层和所述蚀刻停止层的贯穿玻璃导电过孔，其中，所述贯穿玻璃导电过孔电附接到所述电桥。
5.根据权利要求3所述的设备，其中，所述电桥包括贯穿电桥导电过孔。
6.根据权利要求3所述的设备，其中，所述电桥包括至少一个互连布线。
7.根据权利要求1和2中任一项所述的设备，还包括从所述第一玻璃层的所述第二表面延伸到所述第二玻璃层的所述第二表面的至少一个导电布线。
8.根据权利要求7所述的设备，其中，所述至少一个导电布线包括所述蚀刻停止层内的玻璃间导电迹线、延伸穿过所述第二玻璃层并且电附接到所述玻璃间导电迹线的导电布线第一部分，以及延伸穿过所述第一玻璃层并且电附接到所述玻璃间导电迹线的导电布线第二部分。
9.一种设备，包括：
电子基板，其中，所述电子基板包括：
具有第一表面和相对的第二表面的第一玻璃层；
具有第一表面和相对的第二表面的第二玻璃层；
邻接所述第一玻璃层的所述第一表面并且邻接所述第二玻璃层的所述第一表面的蚀刻停止层，其中，所述第一玻璃层包括从所述第一玻璃层的位于所述蚀刻停止层处的所述第一表面延伸到所述第一玻璃层的所述第二表面的开口；以及
设置于所述第一玻璃层的所述开口内的电桥，其中，所述电桥附接到所述蚀刻停止层；以及
电附接到所述电子基板的至少一个集成电路器件。
10.根据权利要求9所述的设备，其中，所述蚀刻停止层包括光吸收材料。
11.根据权利要求9和10中任一项所述的设备，还包括从所述第一玻璃层的所述第二表面延伸到所述第二玻璃层的所述第二表面的至少一个导电布线，其中，所述至少一个集成电路器件电附接到所述至少一个导电布线。
12.根据权利要求11所述的设备，其中，所述至少一个导电布线包括所述蚀刻停止层内的玻璃间导电迹线、延伸穿过所述第二玻璃层并且电附接到所述玻璃间导电迹线的导电布线第一部分，以及延伸穿过所述第一玻璃层并且电附接到所述玻璃间导电迹线的导电布线第二部分。
13.根据权利要求9和10中任一项所述的设备，还包括延伸穿过所述第二玻璃层和所述蚀刻停止层的贯穿玻璃导电过孔，其中，所述贯穿玻璃导电过孔电附接到所述电桥。
14.根据权利要求13所述的设备，其中，所述电桥包括贯穿电桥导电过孔，并且其中，所述贯穿玻璃导电过孔电附接到所述贯穿电桥导电过孔。
15.根据权利要求9或10中任一项所述的设备，其中，所述电桥包括至少一个互连布线，其中，所述至少一个集成电路器件包括第一集成电路器件和第二集成电路器件，并且所述至少一个互连布线电耦合所述第一集成电路器件和所述第二集成电路器件。
16.一种电子系统，包括：
板；以及
电附接到所述板的集成电路封装，其中，所述集成电路封装包括：
电子基板，其中，所述电子基板包括：
具有第一表面和相对的第二表面的第一玻璃层；
具有第一表面和相对的第二表面的第二玻璃层；
邻接所述第一玻璃层的所述第一表面并且邻接所述第二玻璃层的所述第一表面的蚀刻停止层，其中，所述第一玻璃层包括从所述第一玻璃层的位于所述蚀刻停止层处的所述第一表面延伸到所述第一玻璃层的所述第二表面的开口；
设置于所述第一玻璃层的所述开口内的电桥，其中，所述电桥附接到所述蚀刻停止层，
并且其中，所述电桥包括至少一个互连布线；
多个导电布线，其从所述第一玻璃层的所述第二表面延伸到所述第二玻璃层的所述第二表面；以及
第一集成电路器件，其电附接到所述电子基板的所述多个导电布线中的一个导电布线和所述电子基板的所述至少一个互连布线；以及
第二集成电路器件，其电附接到所述电子基板、附接到所述电子基板的所述多个导电布线中的另一导电布线和所述电子基板的所述至少一个互连布线，其中，所述至少一个互连布线电连接所述第一集成电路器件和所述第二集成电路器件。
17.根据权利要求16所述的电子系统，其中，所述蚀刻停止层包括光吸收材料。
18.根据权利要求16和17中任一项所述的电子系统，其中，所述至少一个导电布线包括所述蚀刻停止层内的玻璃间导电迹线、延伸穿过所述第二玻璃层并且电附接到所述玻璃间导电迹线的导电布线第一部分，以及延伸穿过所述第一玻璃层并且电附接到所述玻璃间导电迹线的导电布线第二部分。
19.根据权利要求16和17中任一项所述的电子系统，还包括延伸穿过所述第二玻璃层和所述蚀刻停止层的贯穿玻璃导电过孔，其中，所述贯穿玻璃导电过孔电附接到所述电桥。
20.根据权利要求19所述的电子系统，其中，所述电桥包括贯穿电桥导电过孔，并且其中，所述贯穿玻璃导电过孔电附接到所述贯穿电桥导电过孔。
21.根据权利要求16和17中任一项所述的电子系统，还包括从所述第一玻璃层的所述第二表面延伸到所述第二玻璃层的所述第二表面的至少一个导电布线。
22.根据权利要求21所述的电子系统，其中，所述至少一个导电布线包括所述蚀刻停止层内的玻璃间导电迹线、延伸穿过所述第二玻璃层并且电附接到所述玻璃间导电迹线的导电布线第一部分，以及延伸穿过所述第一玻璃层并且电附接到所述玻璃间导电迹线的导电布线第二部分。
CN202280023768.3A 2021-04-29 2022-03-15 具有嵌入式蚀刻停止件以控制其中的玻璃层中的腔深度的电子基板 Pending CN117043932A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/243,784 US12255147B2 (en) 2021-04-29 2021-04-29 Electronic substrate having an embedded etch stop to control cavity depth in glass layers therein
US17/243,784 2021-04-29
PCT/US2022/020302 WO2022231712A1 (en) 2021-04-29 2022-03-15 An electronic substrate having an embedded etch stop to control cavity depth in glass layers therein

Publications (1)

Publication Number Publication Date
CN117043932A true CN117043932A (zh) 2023-11-10

Family

ID=83807793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280023768.3A Pending CN117043932A (zh) 2021-04-29 2022-03-15 具有嵌入式蚀刻停止件以控制其中的玻璃层中的腔深度的电子基板

Country Status (4)

Country Link
US (1) US12255147B2 (zh)
CN (1) CN117043932A (zh)
TW (1) TW202245199A (zh)
WO (1) WO2022231712A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12051632B2 (en) * 2021-08-30 2024-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure and method for forming semiconductor package structure
US12142481B2 (en) * 2022-01-05 2024-11-12 Polar Semiconductor, Llc Forming passivation stack having etch stop layer
US20240213170A1 (en) * 2022-12-21 2024-06-27 Intel Corporation Glass substrate device with embedded components

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6120942A (en) 1997-02-18 2000-09-19 Micron Technology, Inc. Method for making a photomask with multiple absorption levels
US6566258B1 (en) * 2000-05-10 2003-05-20 Applied Materials, Inc. Bi-layer etch stop for inter-level via
US6399512B1 (en) * 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
CN1543298A (zh) * 2000-06-27 2004-11-03 ���µ�����ҵ��ʽ���� 陶瓷叠层器件
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
KR100731085B1 (ko) 2005-09-28 2007-06-22 동부일렉트로닉스 주식회사 듀얼 다마신 공정을 이용한 구리 배선 형성 방법
KR100802226B1 (ko) 2006-12-21 2008-02-11 주식회사 하이닉스반도체 듀얼 다마신 패턴 형성 방법
KR102619466B1 (ko) * 2016-06-13 2024-01-02 삼성전자주식회사 팬 아웃 패널 레벨 패키지의 제조 방법 및 그에 사용되는 캐리어 테이프 필름
TWI595607B (zh) * 2016-06-30 2017-08-11 欣興電子股份有限公司 封裝載板及封裝載板的製造方法
WO2018013121A1 (en) * 2016-07-14 2018-01-18 Intel Corporation Systems and methods for semiconductor packages using photoimageable layers
US10510667B2 (en) * 2016-12-21 2019-12-17 Intel Corporation Conductive coating for a microelectronics package
US11088020B2 (en) 2017-08-30 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of interconnection structure of semiconductor device
US10757809B1 (en) * 2017-11-13 2020-08-25 Telephonics Corporation Air-cooled heat exchanger and thermal arrangement for stacked electronics
KR102503726B1 (ko) * 2017-12-27 2023-02-24 삼성디스플레이 주식회사 양면 테이프 및 이를 포함하는 표시 장치
US12142567B2 (en) * 2019-04-17 2024-11-12 Intel Corporation Coreless architecture and processing strategy for EMIB-based substrates with high accuracy and high density
US12119326B2 (en) * 2020-12-18 2024-10-15 Intel Corporation Microelectronic structures including bridges
US12125820B2 (en) * 2021-02-12 2024-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Through-dielectric vias for direct connection and method forming same

Also Published As

Publication number Publication date
US20220352076A1 (en) 2022-11-03
WO2022231712A1 (en) 2022-11-03
TW202245199A (zh) 2022-11-16
US12255147B2 (en) 2025-03-18

Similar Documents

Publication Publication Date Title
US12142568B2 (en) Multi-die ultrafine pitch patch architecture of interconnect bridge over glass layer and method of making
US11935857B2 (en) Surface finishes with low RBTV for fine and mixed bump pitch architectures
CN117043932A (zh) 具有嵌入式蚀刻停止件以控制其中的玻璃层中的腔深度的电子基板
US11721632B2 (en) Hybrid core substrate architecture for high speed signaling and FLI/SLI reliability and its making
US20240331921A1 (en) Electronic substrates having embedded inductors
US20240088052A1 (en) Patternable die attach materials and processes for patterning
CN112310061A (zh) 半导体封装结构
CN116964737A (zh) 具有嵌入式电感器的无芯电子衬底
US12159844B2 (en) Electronic substrates having embedded inductors
TWI862754B (zh) 積體電路封裝之模具材料層內的高導熱性、高模數結構
TW202215634A (zh) 具有嵌入式電感器之電子基體
EP4092732A1 (en) Hybrid conductive vias for electronic substrates
TW202249212A (zh) 具有由間隔之中介件所提供之嵌入式裝置空腔的封裝體
CN107251207B (zh) 微电子互连适配器
US20220399307A1 (en) Electronic substrate core having an embedded laser stop to control depth of an ultra-deep cavity
US12266581B2 (en) Electronic substrates having heterogeneous dielectric layers
US12165983B2 (en) Stepped electronic substrate for integrated circuit packages
US12027466B2 (en) Conductive route patterning for electronic substrates
US20220139792A1 (en) Electronic substrates having heterogeneous dielectric layers
CN112103253A (zh) 具有用于翘曲控制的泡沫结构的多封装组件
CN116529866A (zh) 用于集成电路封装的通用无电活性装置
CN116314134A (zh) 用于集成电路封装的边缘对准模板结构
CN116314093A (zh) 用于集成电路封装的边缘对准模板结构
CN114597177A (zh) 用于集成电路组件的穿衬底空隙填充

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination