[go: up one dir, main page]

CN116964737A - 具有嵌入式电感器的无芯电子衬底 - Google Patents

具有嵌入式电感器的无芯电子衬底 Download PDF

Info

Publication number
CN116964737A
CN116964737A CN202280020471.1A CN202280020471A CN116964737A CN 116964737 A CN116964737 A CN 116964737A CN 202280020471 A CN202280020471 A CN 202280020471A CN 116964737 A CN116964737 A CN 116964737A
Authority
CN
China
Prior art keywords
magnetic element
dielectric material
level
layer
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280020471.1A
Other languages
English (en)
Inventor
S·加内桑
S·C·J·查瓦利
R·L·赞克曼
A·奥古斯丁
K·拉达克里希南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN116964737A publication Critical patent/CN116964737A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H01F27/26—Fastening parts of the core together; Fastening or mounting the core on casing or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

电感器可以形成在无芯电子衬底中，使得制造工艺不会导致电感器中使用的磁性材料浸出到镀覆和/或蚀刻溶液/化学物质中，并且导致独特的电感器结构。这可以通过用光刻工艺而不是标准激光工艺形成导电过孔，结合面板平坦化以防止磁性材料暴露于镀覆和/或蚀刻溶液/化学物质来实现。

Description

具有嵌入式电感器的无芯电子衬底
优先权要求
本申请要求享有于2021年3月11日提交的题为“CORELESS ELECTRONICSUBSTRATES HAVING EMBEDDED INDUCTORS”的美国专利申请No.17/199,005的优先权，其通过引用的方式整体并入本文。
技术领域
本说明书的实施例总体上涉及电子衬底领域，更具体而言，涉及将磁性材料集成到无芯电子衬底中以形成电感器。
背景技术
集成电路工业不断努力生产更快和更小的集成电路设备，以用于各种服务器和移动电子产品，包括但不限于计算机服务器产品和便携式产品，例如可穿戴集成电路系统、便携式计算机、电子平板电脑、蜂窝电话、数码相机等。然而，实现这些目标增加了集成电路设备的功率输送需求。
这些功率输送需求由电感器支持，所述电感器用于稳定集成电路设备中的电流。如本领域技术人员将理解的，电感器是电附接到电子衬底的无源电气部件，集成电路设备电附接到该电子衬底。这些电感器将能量存储在由磁性材料产生的磁场中，并且通常是电附接到集成电路设备的独立部件。为了生产更快和更小的集成电路设备，这些电感器应该具有高电感密度和高Q因子以改善功率转换。如本领域技术人员已知的，当前的解决方案包括焊盘侧附接的电感器模块、嵌入电子衬底中的电感器模块、和硅上磁芯电感器。然而，这些解决方案中的每一种都需要相对厚的或有芯的电子衬底和/或导致对于一些应用来说太高的Z高度，并且它们不适用于无芯电子衬底。
对于无芯封装来说，一种可能更适合选择的解决方案是使用磁性树脂来形成电感器。磁性树脂由嵌入有机介电环氧树脂基质中的磁性填料组成，所述磁性填料可以制成层压膜或可印刷糊料。然而，这些磁性树脂可能仅提供磁性能(例如磁导率)有限的改善。此外，这些磁性树脂可能与标准制造工艺(诸如湿法镀覆和蚀刻(例如，去污、无电铜晶种形成、晶种蚀刻、金属粗糙化浴等))不兼容，因为磁性树脂中的磁性填料可能浸出到镀覆和/或蚀刻溶液/化学物质中。磁性树脂中的磁性填料(即使在低百万分率下)浸出到镀覆和/或蚀刻溶液/化学物质中可能对溶液/化学物质的质量、工艺稳定性和使用寿命具有不利影响。因此，磁性树脂的配方可能必须定制以适合标准的制造工艺，这可能对磁性树脂的磁性能有害。
附图说明
在说明书的结论部分中特别指出并清楚地要求保护本公开内容的主题。结合附图，根据以下描述和所附权利要求，本公开内容的前述和其他特征将变得更完全显而易见。应当理解，附图仅示出了根据本公开内容的若干实施例，并因此不应被认为是对其范围的限制。将通过使用附图以附加的特点和细节来描述本公开内容，使得可以更容易地确定本公开内容的优点，其中：
图1-14是根据本描述的实施例的用于在电子衬底中制造电感器的过程的侧截面图。
图15和图16是根据本描述的一个实施例的用于在电子衬底中制造电感器的替代过程的侧截面图。
图17-19是根据本描述的各种实施例的电子衬底中的电感器线圈沿着图14的线17-17的俯视平面图。
图20-26是根据本描述的另一个实施例的用于在电子衬底中制造电感器的过程的侧截面图。
图27是根据本描述的实施例的集成电路封装的侧截面图，所述集成电路封装具有包含至少一个电感器的电子衬底。
图28是根据本描述的实施例的用于形成电感器的过程的流程图。
图29是根据本描述的一个实施例的电子系统。
具体实施方式
在以下具体实施方式中，参考了附图，附图以说明的方式示出了其中可以实践所要求保护的主题的具体实施例。这些实施例被足够详细地描述以使本领域技术人员能够实施本主题。应当理解，尽管各种实施例不同，但它们不一定是相互排斥的。例如，在不脱离所要求保护的主题的精神和范围的情况下，本文结合一个实施例描述的特定特征、结构或特性可在其他实施例中实现。在本说明书中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本描述内所包含的至少一个实施方式中。因此，短语“一个实施例”或“在实施例中”的使用不一定是指相同的实施例。另外，应当理解，在不脱离所要求保护的主题的精神和范围的情况下，可以修改每个所公开的实施例内的各个元件的位置或布置。因此，以下具体实施方式不应被理解为限制性的，并且本主题的范围仅由适当解释的所附权利要求以及所附权利要求所享有的等同方案的全部范围来限定。在附图中，在全部若干视图中，相同的附图标记表示相同或相似的元件或功能，并且其中所示的元件不一定彼此按比例绘制，而是可以放大或缩小各个元件以便更容易地理解本描述的上下文中的元件。
如本文所使用的，术语“在……之上”、“到”、“在……之间”和“在……上”可指一层相对于其他层的相对位置。在另一层“之上”或“上”或接合“到”另一层的一层可以直接与另一层接触或可以具有一个或多个中间层。层“之间”的一层可以直接与这些层接触或者可以具有一个或多个中间层。
术语“封装”通常是指一个或多个管芯的自含式载体，其中所述管芯附接到封装衬底，且可被包封以用于保护，其中管芯与位于封装衬底的外部部分上的引线、引脚或凸块之间具有集成或引线接合的互连。封装可以包含单个管芯或多个管芯，从而提供特定功能。封装通常安装在印刷电路板上，用于与其他封装的集成电路和分立部件互连，从而形成更大的电路。
此处，术语“有芯(cored)”通常指构建在包括非柔性刚性材料的板、卡或晶圆上的集成电路封装的衬底。通常，使用小的印刷电路板作为芯，集成电路设备和分立无源部件可以焊接在该印刷电路板上。通常，该芯具有从一侧延伸到另一侧的过孔，从而允许该芯的一侧上的电路系统直接耦接到该芯的相反侧上的电路系统。该芯也可以用作用于构建导体层和电介质材料层的平台。
此处，术语“无芯”通常指不具有芯的集成电路封装的衬底。由于与高密度互连相比，通孔具有相对大的尺寸和间距，所以芯的缺少允许更高密度的封装架构。
此处，术语“焊盘侧”，如果在本文中使用，通常是指集成电路封装的衬底的最靠近印刷电路板、母板或其他封装的附接平面的一侧。这与术语“管芯侧”形成对比，“管芯侧”是集成电路封装的衬底的附接有一个或多个管芯的一侧。
此处，术语“电介质”通常指构成封装衬底结构的任何数量的非导电材料。为了本公开内容的目的，电介质材料可以作为层压膜层或作为模制在安装在衬底上的集成电路管芯之上的树脂而并入集成电路封装中。
此处，术语“金属化部”通常指在封装衬底的电介质材料之上形成并穿过该电介质材料的金属层。金属层通常被图案化以形成诸如迹线和接合焊盘的金属结构。封装衬底的金属化部可以被限制在单层或由电介质的层分隔的多层中。
此处，术语“接合焊盘”通常是指终止集成电路封装和管芯中的集成迹线和过孔的金属化结构。术语“焊盘”可以偶尔替代“接合焊盘”，并且具有相同的含义。
此处，术语“焊料凸块”通常是指形成在接合焊盘上的焊料层。焊料层通常具有圆形形状，因此称为术语“焊料凸块”。
此处，术语“衬底”通常是指包括电介质和金属化结构的平面平台。衬底机械地支撑并电耦接单个平台上的一个或多个IC管芯，其中一个或多个IC管芯由可模制的电介质材料包封。衬底通常包括在两侧作为接合互连的焊料凸块。衬底的一侧，通常称为“管芯侧”，包括用于芯片或管芯接合的焊料凸块。衬底的相反侧，通常称为“焊盘侧”，包括用于将封装接合到印刷电路板的焊料凸块。
此处，术语“组件”通常指将部件分组为单个功能单元。这些部件可以是分离的，并且机械地组装成功能单元，其中这些部件可以是可移除的。在另一实例中，部件可以永久地接合在一起。在一些实例中，这些部件被集成在一起。
在整个说明书和权利要求书中，术语“连接”表示在被连接的事物之间的直接连接，例如电、机械或磁连接，而没有任何中间设备。
术语“耦接”表示直接或间接连接，例如被连接的事物之间的直接电、机械、磁或流体连接或通过一个或多个无源或有源中间设备的间接连接。
术语“电路”或“模块”可以指被布置为彼此协作以提供期望功能的一个或多个无源和/或有源部件。术语“信号”可以指至少一个电流信号、电压信号、磁信号、或数据/时钟信号。“一(a)”、“一个(an)”和“该(the)”的含义包括复数引用。“在……中”的含义包括“在……中”和“在……上”。
垂直取向是在z方向上，并且应当理解，对“顶部”、“底部”、“上方”和“下方”的叙述是指具有通常含义的z维度上的相对位置。然而，应当理解，实施例不必限于图中所示的取向或配置。
术语“基本上”、“接近”、“近似”、“附近”和“大约”通常指在目标值的+/-10％内(除非具体指明)。除非另有说明，否则使用序数形容词“第一”、“第二”和“第三”等来描述共同对象仅指示正被引用的类似对象的不同实例，且不旨在暗示如此描述的对象必须在时间上、空间上、在等级上或以任何其他方式处于给定序列中。
为了本公开内容的目的，短语“A和/或B”和“A或B”表示(A)、(B)或(A和B)。为了本公开内容的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
标记为“截面”、“轮廓”和“平面”的视图对应于笛卡尔坐标系内的正交平面。因此，截面图和轮廓图是在x-z平面中截取的，并且平面图是在x-y平面中截取的。通常，在x-z平面中的轮廓图是截面图。在适当的情况下，附图用轴标记以指示图的取向。
本描述的实施例涉及用于集成电路设备中的电感器，并且涉及在无芯电子衬底内形成这种电感器，其中制造工艺不会导致电感器中使用的磁性材料浸出到镀覆和/或蚀刻溶液/化学物质中。这可以通过用光刻工艺而不是标准激光工艺形成无芯电子衬底的导电过孔，结合面板平坦化以防止磁性材料暴露于镀覆和/或蚀刻溶液/化学物质来实现。本描述的实施例可以允许制造相对厚的电感器线圈，这减小了电阻并改善了电感器的性能。
图1-11示出了根据本描述的实施例的用于在电子衬底中制造电感器的过程。图1示出了其上形成有电子衬底100的第一层级110的载体衬底102。载体衬底102可以包括基本上平面的结构104，其中可选的释放层106形成在平面结构104上。平面结构104可以包括任何适当的基本上刚性的材料，包括但不限于玻璃、陶瓷、金属等。释放层106可以是允许在电子衬底100制造之后有效去除电子衬底100的材料。在一个实施例中，释放层106可以包括铜箔。电子衬底100的第一层级110可以包括在释放层106上的至少一条第一层级导电迹线112、在至少一条第一层级导电迹线112上和在释放层106上的第一层级电介质材料层114、以及延伸穿过第一层级电介质材料层114的至少一个第一层级导电过孔116，其中至少一个第一层级导电过孔116与至少一条第一层级导电迹线112接触。
至少一个第一层级电介质材料层114可以包括任何适当的电介质材料(包括但不限于双马来酰亚胺三嗪树脂、阻燃4级材料、聚酰亚胺材料、二氧化硅填充的环氧材料、玻璃增强的环氧材料、低温共烧陶瓷材料等)、以及低k和超低k电介质(介电常数小于约3.6)，所述低k和超低k电介质包括但不限于碳掺杂的电介质、氟掺杂的电介质、多孔电介质、有机聚合物电介质、含氟聚合物等。(一条或多条)第一层级导电迹线112和(一条或多条)第一层级导电过孔116可由任何适当的导电材料制成，所述导电材料包括但不限于金属，例如铜、银、镍、金和铝、其合金等。在本描述的一个实施例中，(一条或多条)第一层级导电迹线112可具有在约5微米与40微米之间的厚度112T。在本描述的另一个实施例中，第一层级110可以具有在约10微米与50微米之间的厚度110T。
如图1进一步所示，至少一条第二层级导电迹线122可以形成在第一层级电介质材料层114上，其中至少一条第二层级导电迹线122与至少一个第一层级导电过孔116接触。与(一条或多条)第一层级导电迹线112一样，至少一条第二层级导电迹线122可以通过任何已知的工艺和材料形成。在本描述的一个实施例中，(一条或多条)第二层级导电迹线122可具有在约5微米与45微米之间的厚度122T。
电子衬底100的第二层级(参见图8的元件120)可以用光刻工艺形成，其中在形成第二层级电介质材料层(参见图7的元件124)之前形成第二层级导电过孔(参见图4的元件126)。如图2所示，光致抗蚀剂材料层142可以形成在(一个或多个)第一层级电介质材料层114和第二层级导电迹线122上。可以通过任何已知的掩模/光刻/蚀刻工艺在光致抗蚀剂材料层142中形成至少一个开口144，以暴露相关联的第二层级导电迹线122的至少一部分，如图3所示。这些工艺在本领域中是公知的，并且为了清楚和简明的目的，将不详细描述。如图4中所示，可通过任何已知工艺在每个开口144(参见图3)中形成第二层级导电过孔126。在本描述的一个实施例中，(一个或多个)第二层级导电过孔126可以通过镀覆技术来形成。如图5所示，可以通过本领域已知的任何技术来去除光致抗蚀剂材料142(参见图4)，所述技术包括但不限于等离子体灰化、蚀刻等。(一条或多条)第二层级导电迹线122和(一个或多个)第二层级导电过孔126可以由任何适当的导电材料制成，所述导电材料包括但不限于金属，诸如铜、银、镍、金、铝、其合金等。
如图6所示，可以在第一电介质材料层114上形成第一磁性元件150。第一磁性元件150可以包括邻接第一电介质材料层114的第一表面152、相反的第二表面154、以及在第一磁性元件150的第一表面152和第二表面154之间延伸的至少一个侧面156。第一磁性元件150可以通过本领域已知的任何工艺形成，包括但不限于印刷、层压等。在一个实施例中，第一磁性元件150可以包括嵌入树脂中的磁性填料。磁性填料可以包括但不限于铁、镍、钴、稀土金属、其合金、其复合物等。树脂可以包括但不限于有机介电环氧树脂基质。第一磁性元件150将形成为具有小于至少一个第二层级导电过孔126和相关联的第二层级导电迹线122的组合的高度H1的厚度150T。
如图7所示，第二层级电介质材料层124可以形成在第一层级电介质材料层114上，使得其覆盖第一磁性元件150和(一个或多个)第二层级导电过孔126。第二层级电介质材料层124可以通过任何已知的方法并且由任何适当的材料形成，诸如先前关于第一层级电介质材料层114描述的那些。在本描述的一个实施例中，第二层级电介质材料层124可以通过将其层压到第一层级电介质材料层114上来形成。
如图8所示，可以去除第二层级电介质材料层124的一部分以暴露(一个或多个)第二层级导电过孔126，从而形成电子衬底100的第二层级120。第二层级电介质材料层124的该部分的去除可以通过本领域已知的任何技术来实现，所述技术包括但不限于研磨、平坦化、蚀刻等。在本描述的一个实施例中，如本领域中已知的，可以通过化学机械平坦化来去除第二层级电介质材料层124的该部分。如图8中进一步所示，第二层级电介质材料层124的一部分可以保留在第一磁性元件150的第二表面154上，并且在下文中可以被称为电介质覆盖层158。在本实施例的一个实施例中，第一磁性元件150可以基本上由第一层级电介质材料层和包括其构成电介质覆盖层158的部分的第二层级电介质材料层来包封。
应当理解，电介质覆盖层158的厚度T是以下两者之间的折衷：必须足够厚以防止第一磁性元件150的材料浸出到可能在后续处理步骤中使用的沉积化学物质/镀覆溶液中，但又足够薄而不会不可接受地损害所形成的电感器的效率。应当理解，可以利用各种技术和材料(诸如蚀刻停止层)来确保电介质覆盖层158的期望厚度T。在本描述的一个实施例中，电介质覆盖层158的厚度T可以在约5与15之间。应当理解，厚度T可以根据在形成电介质覆盖层158中使用的材料而变化。在本描述的另一个实施例中，第二层级120可以具有在约10微米与45微米之间的厚度120T。
如图9所示，电感器线圈160可以形成在电介质覆盖层158上，并且至少一条第三层级导电迹线132可以形成在第二层级电介质材料层124上，其中至少一条第三层级导电迹线132与至少一个第二层级导电过孔126接触。电感器线圈160和至少一条第三层级导电迹线132可以通过任何已知的工艺和材料形成。在一个实施例中，电感器线圈160和至少一条第三层级导电迹线132可通过去污工艺(例如，清洁和粗糙化)、随后进行无电晶种层镀覆、随后进行半增材镀覆工艺来形成。这些工艺在本领域中是公知的，并且为了清楚和简明的目的，本文将不详细描述。在本描述的实施例中，(一条或多条)第三层级导电迹线132可具有在约15微米与70微米之间的厚度132T。在本描述的一个实施例中，电感器线圈160可具有在约15微米与70微米之间的厚度160T。
如图10所示，至少一个第三层级导电过孔136可以形成在至少一条第三层级导电迹线132上并与其接触。至少一个第三层级导电过孔136可以以关于图2-5描述的方式来形成，并且为了清楚和简明的目的，本文将不详细描述。(一条或多条)第三层级导电迹线132和(一个或多个)第三层级导电过孔136可以由任何适当的导电材料制成，所述导电材料包括但不限于金属，例如铜、银、镍、金、铝、其合金等。
如图11所示，第二磁性元件170可以形成在第二电介质材料层124的电介质覆盖层158和电感器线圈160上。第二磁性元件170可以包括邻接电介质覆盖层158的第一表面172和相反的第二表面174、以及在第二磁性元件170的第一表面172和第二表面174之间延伸的至少一个侧面176。第二磁性元件170将形成为具有小于至少一个第三层级导电过孔136和相关联的第三层级导电迹线132的组合的高度H2的厚度170T。在一个实施例中，第二磁性元件170结合电介质覆盖层158可以基本上包封电感器线圈160。第二磁性元件170可以通过本领域已知的任何工艺来形成，所述工艺包括但不限于印刷、层压等。在一个实施例中，第二磁性元件170可以包括嵌入树脂中的磁性填料。磁性填料可以包括但不限于铁、镍、钴、稀土金属、其合金、其复合物等。树脂可以包括但不限于有机介电环氧树脂基质。
如图12所示，第三层级电介质材料层134可以形成在第二层级电介质材料层124上，使得其覆盖第二磁性元件170和(一个或多个)第三层级导电过孔136。第三层级电介质材料层134可以通过任何已知的方法并且由任何适当的材料形成，诸如先前关于第一层级电介质材料层114描述的那些。在本描述的一个实施例中，可以通过将第三层级电介质材料层134层压到第二层级电介质材料层124上来形成第三层级电介质材料层134。
如图13所示，可以去除第三层级电介质材料层134的一部分以暴露(一个或多个)第三层级导电过孔136，从而形成电子衬底100的第三层级130。可以通过本领域已知的任何技术来实现第三层级电介质材料层134的该部分的去除，所述技术包括但不限于平坦化、蚀刻等。在本描述的一个实施例中，如本领域中已知的，可以通过化学机械平坦化来去除第三层级电介质材料层134的该部分。如图13中进一步所示，第三层级电介质材料层134的一部分可以保留在第二磁性元件170的第二表面174上，以防止第二磁性元件170的材料在后续处理中浸出。如图13中还进一步示出的，第三层级导电过孔136可以诸如通过快速蚀刻来凹陷，以用于后续处理的目的，如本领域技术人员将理解的。在本描述的另一个实施例中，第一层级130可以具有在约40微米与80微米之间的厚度130T。
如图14所示，可以从载体102去除电子衬底100(参见图13)。在本描述的一个实施例中，如图14中虚线框内所示的电感器180可以被限定为包括第一磁性元件150、第二磁性元件170、第一磁性元件150和第二磁性元件170之间的电感器线圈160、以及第一磁性元件150和第二磁性元件170之间的电介质覆盖层158。尽管电子衬底100被示出为具有三个层级(例如，第一层级110、第二层级120和第三层级130)，但是本描述的实施例不限于此，因为电子衬底100可以具有任何适当数量的层级。
如本领域技术人员将理解的，导电迹线(例如，第一层级导电迹线112、第二层级导电迹线122和第三层级导电迹线132)和导电过孔(例如，第一层级导电过孔116、第二层级导电过孔126和第三层级导电过孔136)形成延伸穿过电子衬底110的导电布线190或“金属化部”。
在本描述的另一个实施例中，从图6开始，阻挡层168可以形成在第一磁性元件150上，如图15所示。因此，当平坦化第二层级电介质材料层124时，诸如关于图8所描述的，所得到的电介质覆盖层158和阻挡层168的厚度TC可以显著减小，或者第二层级电介质材料层124可以向下平坦化到阻挡层168，使得它成为电介质覆盖层158，这可以导致电感器180(参见图14)的操作的改善，如本领域技术人员将理解的。
如本领域技术人员将进一步理解的，根据电子衬底100的要求，电感器线圈160可以具有任何适当的平面配置。在图17所示的一个实施例中，电感器线圈160可以包括螺旋正方形。如本领域技术人员将理解的，电感器线圈160的第一端162电连接到至少一个第一导电布线190a(示出为虚线)，并且电感器线圈160的第二端164电连接到至少一个第二导电布线190b(示出为虚线)。在图18中的另一个实施例中，电感器线圈160可以包括圆形螺旋。应当理解，为了实现特定的性能特性，电感器线圈160可以被设计成具有变化的宽度W和厚度160T(参见图9)，如图19所示，其示出了电感器线圈160的宽度W的变化。
在本描述的另一个实施例中，如图8所示，第二层级电介质材料层124的平坦化可能不是充分可控的，使得第一磁性元件150的第二表面154可能被暴露。在这种情况下，第一磁性元件150的材料可以浸出到沉积化学物质/镀覆溶液中。因此，在本描述的一个实施例中，电介质覆盖层158可以形成在第一磁性元件150的与第二层级电介质材料层124分离开的第二表面154上。从图7开始，可以去除第二层级电介质材料层124的一部分以暴露(一个或多个)第二层级导电过孔126，从而形成电子衬底100的第二层级120，如图20所示。第二层级电介质材料层124的该部分的去除可以通过本领域已知的任何技术来实现，所述技术包括但不限于研磨、平坦化、蚀刻等。在本描述的一个实施例中，如本领域中已知的，可以通过化学机械平坦化来去除第二层级电介质材料层124的该部分。如图20中进一步所示，去除第二层级电介质材料层124的该部分可以暴露第一磁性元件150的第二表面154的至少一部分。
如图21所示，为了保护第一磁性元件150，可以在第一磁性元件150的第二表面154上形成与第二电介质材料层124分离开的电介质覆盖层158。电介质覆盖层158的形成可以通过任何已知的工艺来实现，所述工艺包括但不限于层压、沉积等。在本实施例的一个实施例中，第一磁性元件150可以基本上由第一层级电介质材料层114、第二层级电介质材料层124和电介质覆盖层158包封。
如图22所示，电感器线圈160可以形成在电介质覆盖层158上，并且至少一条第三层级导电迹线132可以形成在第二层级电介质材料层124上，其中至少一条第三层级导电迹线132与至少一个第二层级导电过孔126接触。电感器线圈160和至少一条第三层级导电迹线132可以通过任何已知的工艺并且由任何已知的材料形成。
如图23所示，至少一个第三层级导电过孔136可以形成在至少一条第三层级导电迹线132上并与其接触。至少一个第三层级导电过孔136可以以关于图2-5描述的方式形成，并且为了清楚和简明的目的，本文将不详细描述。
如图24所示，第二磁性元件170可以形成在电介质覆盖层158上和电感器线圈160上。第二磁性元件170可以包括邻接电介质覆盖层158的第一表面172和相反的第二表面174、以及在第二磁性元件170的第一表面172和第二表面174之间延伸的至少一个侧面176。在一个实施例中，第二磁性元件170结合电介质覆盖层158可以基本上包封电感器线圈160。第二磁性元件170可以通过本领域已知的任何工艺形成，所述工艺包括但不限于印刷、层压等。在一个实施例中，第二磁性元件170可以包括嵌入树脂中的磁性填料。磁性填料可以包括但不限于铁、镍、钴、稀土金属、其合金、其复合物等。树脂可以包括但不限于有机介电环氧树脂基质。
如图25所示，第三层级电介质材料层134可以以关于图12和图13讨论的方式形成。如图24所示，可以从载体102去除电子衬底100(参见图23)。在本描述的一个实施例中，如图26中虚线框内所示的电感器180可以被限定为包括第一磁性元件150、第二磁性元件170、第一磁性元件150和第二磁性元件170之间的电感器线圈160、以及第一磁性元件150和第二磁性元件170之间的电介质覆盖层158。
图27示出了根据本描述实施例的具有至少一个集成电路设备220的集成电路组件200，集成电路设备220以通常称为倒装芯片或受控塌陷芯片连接(“C4”)配置的配置电附接到电子衬底210。
电子衬底210可以是任何适当的结构，包括但不限于中介层。电子衬底210可以具有第一表面212和相反的第二表面214。电子衬底210可以包括多个电介质材料层(未示出)，其可以包括堆积膜和/或阻焊层，并且可以由适当的电介质材料(包括但不限于双马来酰亚胺三嗪树脂、阻燃4级材料、聚酰亚胺材料、二氧化硅填充的环氧材料、玻璃增强的环氧材料等)、以及低k和超低k电介质(介电常数小于约3.6)(包括但不限于碳掺杂的电介质、氟掺杂的电介质、多孔电介质、有机聚合物电介质等)组成。
电子衬底210还可以包括延伸穿过电子衬底210的导电布线218或“金属化部”(虚线所示)。如本领域技术人员将理解的，导电布线218可以是延伸穿过多个电介质材料层(未示出)的导电迹线(未示出)和导电过孔(未示出)的组合。电子衬底210可以以针对图1-26的电子衬底100描述的方式制造，并且可以包括本描述的至少一个电感器180。
集成电路设备220可以是任何适当的设备，包括但不限于微处理器、芯片组、图形设备、无线设备、存储器设备、专用集成电路、收发器设备、输入/输出设备、其组合、其堆叠体等。如图27所示，集成电路设备220可以具有第一表面222、相反的第二表面224、以及在第一表面222和第二表面224之间延伸的至少一个侧面226。集成电路设备220可以是单片硅管芯或多个模制复合管芯。
在本描述的实施例中，第一集成电路设备220可以利用多个设备到衬底互连232电附接到电子衬底210。在本描述的一个实施例中，设备到衬底互连232可以在电子衬底210的第一表面212上的接合焊盘236与集成电路设备220的第一表面222上的接合焊盘234之间延伸。设备到衬底互连232可以是任何适当的导电材料或结构，包括但不限于焊球、金属凸块或柱、金属填充环氧树脂、或其组合。在一个实施例中，设备到衬底互连232可以是由锡、铅/锡合金(例如，63％锡/37％铅焊料)和高锡含量合金(例如，90％或更多的锡-诸如锡/铋、共晶锡/银、三元锡/银/铜、共晶锡/铜、和类似合金)形成的焊球。在另一实施例中，设备到衬底互连232可以是铜凸块或柱。在进一步的实施例中，设备到衬底互连232可以是涂覆有焊料材料的金属凸块或柱。
接合焊盘234可以与集成电路设备220内的集成电路系统(未示出)电通信。电子衬底210的第一表面212上的接合焊盘236可以与导电布线218电接触。导电布线218可以延伸穿过电子衬底210并且连接到电子衬底210的第二表面214上的接合焊盘238。如本领域技术人员将理解的，电子衬底210可以将集成电路设备接合焊盘236的精细间距(接合焊盘之间的中心到中心距离)重新布线到电子衬底210的第二表面214上的接合焊盘238的相对较宽的间距。在本描述的一个实施例中，外部互连240可以设置在电子衬底210的第二表面214上的接合焊盘238上。外部互连240可以是任何适当的导电材料，包括但不限于金属填充的环氧树脂和焊料，诸如锡、铅/锡合金(例如，63％锡/37％铅焊料)和高锡含量合金(例如，90％或更多的锡-诸如锡/铋、共晶锡/银、三元锡/银/铜、共晶锡/铜、和类似合金)。外部互连240可以用于将集成电路组件200附接到外部衬底(未示出)，例如母板。
图28是制造电感器的过程300的流程图。如框310中所阐述，可以形成第一磁性元件。如框320中所阐述，可以在第一磁性元件上形成电介质覆盖层。如框330中所阐述，可以在电介质覆盖层上形成电感器线圈，如框330中所阐述。如框340中所阐述，可以在电感器线圈和电介质覆盖层上形成第二磁性元件。
图29示出了根据本描述的一个实施方式的电子或计算设备400。计算设备400可以包括外壳401，外壳401具有设置在其中的板402。计算设备400可以包括多个集成电路部件，包括但不限于处理器404、至少一个通信芯片406A、406B、易失性存储器408(例如，DRAM)、非易失性存储器410(例如，ROM)、闪存412、图形处理器或CPU 414、数字信号处理器(未示出)、密码处理器(未示出)、芯片组416、天线、显示器(触摸屏显示器)、触摸屏控制器、电池、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(AMP)、全球定位系统(GPS)设备、罗盘、加速度计(未示出)、陀螺仪(未示出)、扬声器、相机、和大容量存储设备(未示出)(诸如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。任何集成电路部件可以物理和电耦接到板402。在一些实施方式中，集成电路部件中的至少一个可以是处理器404的一部分。
通信芯片实现用于向和从计算设备传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射经由非固态介质来通信数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。通信芯片可以实现多种无线标准或协议中的任何一种，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物，以及被指定为3G、4G、5G及以上的任何其他无线协议。计算设备可以包括多个通信芯片。例如，第一通信芯片可以专用于较短距离无线通信，诸如Wi-Fi和蓝牙，并且第二通信芯片可以专用于较长距离无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换为可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。
至少一个集成电路部件可以包括嵌入有电感器的电子衬底，其中电感器可以包括第一磁性元件、第二磁性元件、在第一磁性元件和第二磁性元件之间的电介质覆盖层、以及在第一磁性元件和第二磁性元件之间的电感器线圈。
在各种实施方式中，计算设备可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数字视频记录器。在进一步的实施方式中，计算设备可以是处理数据的任何其他电子设备。
应当理解，本描述的主题不必限于图1-29中所示的具体应用。本主题可以应用于其他集成电路设备和组件应用、以及任何适当的电子应用，如本领域技术人员将理解的。
以下示例涉及进一步的实施例，并且示例中的细节可以在一个或多个实施例中的任何地方使用，其中示例1是一种装置，包括第一磁性元件、第二磁性元件、在第一磁性元件和第二磁性元件之间的电介质覆盖层、以及在第一磁性元件和第二磁性元件之间的电感器线圈。
在示例2中，示例1的主题可以可选地包括所述电感器线圈至少部分地嵌入所述第二磁性元件中。
在示例3中，示例1至2中任一个的主题可以可选地包括所述电感器线圈基本上被所述第二磁性元件和所述电介质覆盖层包封。
在示例4中，示例1至3中任一个的主题可以可选地包括电介质材料层，其中，所述第一磁性元件至少部分地嵌入所述电介质材料层中，并且其中，所述电介质覆盖层包括所述电介质材料层的一部分。
在示例5中，示例1至3中任一个的主题可以可选地包括电介质材料层，其中，所述第一磁性元件至少部分地嵌入所述电介质材料层中，并且其中，所述电介质覆盖层包括与所述电介质材料层分离开的电介质材料。
示例6是一种装置，包括电子衬底，其中，所述电子衬底包括第一层级电介质材料层、形成在所述第一层级电介质材料层上的第一磁性元件、第二层级电介质材料层，其中，第二层级电介质材料层邻接所述第一磁性元件、所述第一磁性元件上的电介质覆盖层、电介质覆盖层上的第二磁性元件、所述第一磁性元件和所述第二磁性元件之间的所述电介质覆盖层上的电感器线圈、以及所述电子衬底内的多个导电布线；以及至少一个集成电路设备，所述至少一个集成电路设备附接到所述电子衬底。
在示例7中，示例6的主题可以可选地包括所述电感器线圈至少部分地嵌入所述第二磁性元件中。
在示例8中，示例6的主题可以可选地包括所述电感器线圈基本上被所述第二磁性元件和所述电介质覆盖层包封。
在示例9中，示例6至8中的任一个的主题可以可选地包括所述第一磁性元件至少部分地嵌入所述第二层级电介质材料层中，并且其中，所述电介质覆盖层包括所述第二层级电介质材料层的一部分。
在示例10中，示例6至8中任一个的主题可以可选地包括所述第一磁性元件至少部分地嵌入所述第二电介质材料层中，并且其中，所述电介质覆盖层包括与所述第一电介质材料层分离开的电介质材料。
在示例11中，示例6至8中任一个的主题可以可选地包括所述第一磁性元件基本上被所述第一层级电介质层、所述第二层级电介质材料层和所述电介质覆盖层包封。
在示例12中，示例6至11中任一个的主题可以可选地包括在所述第二磁性元件和所述第一层级电介质材料层上的第二层级电介质材料层，其中，所述第二磁性元件基本上被所述电介质覆盖层和所述第二层级电介质材料层包封。
在示例13中，示例6至12中任一个的主题可以可选地包括所述电感器线圈电附接到所述多个导电布线中的至少两个导电布线。
在示例14中，示例6至13中任一个的主题可以可选地包括电子板，其中，所述电子衬底附接到所述电子板。
示例15是一种制造电子衬底的方法，包括：形成第一磁性元件，在所述第一磁性元件上形成电介质覆盖层，在所述电介质覆盖层上形成电感器线圈，以及在所述电感器线圈和所述电介质覆盖层上形成第二磁性元件。
在示例16中，示例15的主题可以可选地包括形成所述第二磁性元件，所述第二磁性元件至少部分地将所述电感器线圈嵌入其中。
在示例17中，示例16的主题可以可选地包括形成所述第二磁性元件，由所述第二磁性元件和所述电介质覆盖层基本上包封所述电感器线圈。
在示例18中，示例16的主题可以可选地包括形成至少一条第一层级导电迹线；在所述至少一条第一层级导电迹线上形成第一层级电介质材料层；形成至少一个第一层级导电过孔，所述至少一个第一层级导电过孔延伸穿过所述第一层级电介质材料层并与所述至少一条第一层级导电迹线接触；在所述第一层级电介质材料层上形成至少一条第二层级导电迹线，并且所述至少一条第二层级导电迹线与所述至少一个第一层级导电过孔接触；在所述第一层级导电迹线上形成至少一个第二层级导电过孔；其中，形成所述第一磁性元件包括在形成所述第二层级导电过孔之后在所述第一层级电介质材料层上形成所述第一磁性元件；以及在所述第一层级电介质层上形成第二层级电介质材料层，其中，第二层级电介质材料层邻接所述第一磁性元件。
在示例19中，示例18的主题可以可选地包括平坦化所述第二层级电介质材料层，其中，所述第二层级电介质材料层的一部分保留在所述第一磁性元件上以形成所述电介质覆盖层。
在示例20中，示例18的主题可以可选地包括形成所述电介质覆盖层包括形成与所述第一电介质材料层分离开的电介质材料。
在示例21中，示例18至20中任一个的主题可以可选地包括所述第一磁性元件基本上由所述第一层级电介质材料层、所述第二层级电介质材料层和所述电介质覆盖层包封。
在示例22中，示例18至21中任一个的主题可以可选地包括所述第二磁性元件基本上由所述电介质覆盖层和所述第二层级电介质材料层包封。
已经如此详细描述了本发明的实施例，应当理解，由所附权利要求限定的本发明不受以上描述中阐述的特定细节的限制，因为在不脱离其精神或范围的情况下，其许多明显的变化是可能的。

Claims (22)

1.一种装置，包括：
第一磁性元件；
第二磁性元件；
电介质覆盖层，在所述第一磁性元件和所述第二磁性元件之间；以及
电感器线圈，在所述第一磁性元件和所述第二磁性元件之间。
2.根据权利要求1所述的装置，其中，所述电感器线圈至少部分地嵌入所述第二磁性元件中。
3.根据权利要求1所述的装置，其中，所述电感器线圈基本上由所述第二磁性元件和所述电介质覆盖层包封。
4.根据权利要求1至3中任一项所述的装置，还包括电介质材料层，其中，所述第一磁性元件至少部分地嵌入所述电介质材料层中，并且其中，所述电介质覆盖层包括所述电介质材料层的一部分。
5.根据权利要求1至3中任一项所述的装置，还包括电介质材料层，其中，所述第一磁性元件至少部分地嵌入所述电介质材料层中，并且其中，所述电介质覆盖层包括与所述电介质材料层分离开的电介质材料。
6.一种装置，包括：
电子衬底，其中，所述电子衬底包括：
第一层级电介质材料层；
形成在所述第一层级电介质材料层上的第一磁性元件；
第二层级电介质材料层，其中，第二层级电介质材料层邻接所述第一磁性元件；
在所述第一磁性元件上的电介质覆盖层；
在电介质覆盖层上的第二磁性元件；
电感器线圈，在所述第一磁性元件和所述第二磁性元件之间的所述电介质覆盖层上；以及
所述电子衬底内的多个导电布线；以及
至少一个集成电路设备，所述至少一个集成电路设备附接到所述电子衬底。
7.根据权利要求6所述的装置，其中，所述电感器线圈至少部分地嵌入所述第二磁性元件中。
8.根据权利要求6所述的装置，其中，所述电感器线圈基本上由所述第二磁性元件和所述电介质覆盖层包封。
9.根据权利要求6至8中任一项所述的装置，其中，所述第一磁性元件至少部分地嵌入所述第二层级电介质材料层中，并且其中，所述电介质覆盖层包括所述第二层级电介质材料层的一部分。
10.根据权利要求6至8中任一项所述的装置，其中，所述第一磁性元件至少部分地嵌入所述第二层级电介质材料层中，并且其中，所述电介质覆盖层包括与所述第一层级电介质材料层分离开的电介质材料。
11.根据权利要求6至8中任一项所述的装置，其中，所述第一磁性元件基本上由所述第一层级电介质层、所述第二层级电介质材料层和所述电介质覆盖层包封。
12.根据权利要求6至8中任一项所述的装置，还包括在所述第二磁性元件和所述第一层级电介质材料层上的第二层级电介质材料层，其中，所述第二磁性元件基本上由所述电介质覆盖层和所述第二层级电介质材料层包封。
13.根据权利要求6至8中任一项所述的装置，其中，所述电感器线圈电附接到所述多个导电布线中的至少两个导电布线。
14.根据权利要求6至8中任一项所述的装置，还包括电子板，其中，所述电子衬底附接到所述电子板。
15.一种方法，包括：
形成第一磁性元件；
在所述第一磁性元件上形成电介质覆盖层；
在所述电介质覆盖层上形成电感器线圈；以及
在所述电感器线圈和所述电介质覆盖层上形成第二磁性元件。
16.根据权利要求15所述的装置，其中，形成所述第二磁性元件，所述第二磁性元件至少部分地将所述电感器线圈嵌入其中。
17.根据权利要求16所述的装置，其中，形成所述第二磁性元件，由所述第二磁性元件和所述电介质覆盖层基本上包封所述电感器线圈。
18.根据权利要求15至17中任一项所述的方法，还包括：
形成至少一条第一层级导电迹线；
在所述至少一条第一层级导电迹线上形成第一层级电介质材料层；
形成至少一个第一层级导电过孔，所述至少一个第一层级导电过孔延伸穿过所述第一层级电介质材料层并与所述至少一条第一层级导电迹线接触；
在所述第一层级电介质材料层上形成至少一条第二层级导电迹线，并且所述至少一条第二层级导电迹线与所述至少一个第一层级导电过孔接触；
在所述第一层级导电迹线上形成至少一个第二层级导电过孔；
其中，形成所述第一磁性元件包括在形成所述第二层级导电过孔之后在所述第一层级电介质材料层上形成所述第一磁性元件；以及
在所述第一层级电介质层上形成第二层级电介质材料层，其中，第二层级电介质材料层邻接所述第一磁性元件。
19.根据权利要求18所述的装置，还包括平坦化所述第二层级电介质材料层，其中，所述第二层级电介质材料层的一部分保留在所述第一磁性元件上以形成所述电介质覆盖层。
20.根据权利要求18所述的装置，其中，形成所述电介质覆盖层包括形成与所述第一电介质材料层分离开的电介质材料。
21.根据权利要求18所述的装置，其中，所述第一磁性元件基本上由所述第一层级电介质材料层、所述第二层级电介质材料层和所述电介质覆盖层包封。
22.根据权利要求18所述的装置，其中，所述第二磁性元件基本上由所述电介质覆盖层和所述第二层级电介质材料层包封。
CN202280020471.1A 2021-03-11 2022-02-09 具有嵌入式电感器的无芯电子衬底 Pending CN116964737A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/199,005 US12334242B2 (en) 2021-03-11 2021-03-11 Coreless electronic substrates having embedded inductors
US17/199,005 2021-03-11
PCT/US2022/015770 WO2022191944A1 (en) 2021-03-11 2022-02-09 Coreless electronic substrates having embedded inductors

Publications (1)

Publication Number Publication Date
CN116964737A true CN116964737A (zh) 2023-10-27

Family

ID=83195089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280020471.1A Pending CN116964737A (zh) 2021-03-11 2022-02-09 具有嵌入式电感器的无芯电子衬底

Country Status (4)

Country Link
US (1) US12334242B2 (zh)
EP (1) EP4305668A4 (zh)
CN (1) CN116964737A (zh)
WO (1) WO2022191944A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4093162A1 (en) * 2021-05-18 2022-11-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft A component carrier with a magnetic element, and manufacturing method
EP4093163A1 (en) * 2021-05-18 2022-11-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with inductive element included in layer build-up, and manufacturing method
US12354883B2 (en) * 2021-09-24 2025-07-08 Intel Corporation Omni directional interconnect with magnetic fillers in mold matrix
JP7701234B2 (ja) * 2021-09-30 2025-07-01 ラピスセミコンダクタ株式会社 半導体装置、および半導体装置の製造方法
US20230207406A1 (en) * 2021-12-24 2023-06-29 Intel Corporation Ultra low loss and high-density routing between cores

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014032978A (ja) * 2012-07-31 2014-02-20 Ibiden Co Ltd インダクタ部品、インダクタ部品の製造方法及び配線板
US9461355B2 (en) 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
JP6170790B2 (ja) * 2013-09-13 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法
US9230944B1 (en) * 2014-08-20 2016-01-05 Intel Corporation Techniques and configurations associated with a capductor assembly
US9781834B1 (en) * 2016-03-29 2017-10-03 Ferric Inc. Magnetically-coupled inductors on integrated passive devices and assemblies including same
US10325860B2 (en) * 2016-04-26 2019-06-18 Intel Corporation Microelectronic bond pads having integrated spring structures
WO2018110054A1 (ja) * 2016-12-12 2018-06-21 株式会社村田製作所 Ｌｃデバイス、ｌｃデバイスの製造方法
US10950555B2 (en) * 2017-03-30 2021-03-16 Intel Corporation Ultra-low profile package shielding technique using magnetic and conductive layers for integrated switching voltage regulator
US10396046B2 (en) * 2017-12-29 2019-08-27 Intel Corporation Substrate assembly with magnetic feature
US11270959B2 (en) * 2018-03-23 2022-03-08 Intel Corporation Enabling magnetic films in inductors integrated into semiconductor packages
US20200005990A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Structures within a substrate layer to cure magnetic paste
US20200013533A1 (en) * 2018-07-03 2020-01-09 Intel Corporation Magnetic solder mask on package substrate above magnetic inductor array

Also Published As

Publication number Publication date
EP4305668A4 (en) 2024-09-18
US20220293327A1 (en) 2022-09-15
EP4305668A1 (en) 2024-01-17
WO2022191944A1 (en) 2022-09-15
US12334242B2 (en) 2025-06-17

Similar Documents

Publication Publication Date Title
US12334242B2 (en) Coreless electronic substrates having embedded inductors
US11728077B2 (en) Magnetic material having coated ferromagnetic filler particles
US20240331921A1 (en) Electronic substrates having embedded inductors
CN117043932A (zh) 具有嵌入式蚀刻停止件以控制其中的玻璃层中的腔深度的电子基板
US12159844B2 (en) Electronic substrates having embedded inductors
WO2022186937A1 (en) Coreless electronic substrates having embedded inductors
EP4092732A1 (en) Hybrid conductive vias for electronic substrates
NL2028989B1 (en) Electronic substrates having embedded inductors
TWI862754B (zh) 積體電路封裝之模具材料層內的高導熱性、高模數結構
US12027466B2 (en) Conductive route patterning for electronic substrates
US12266581B2 (en) Electronic substrates having heterogeneous dielectric layers
US12327814B2 (en) Electronic substrate core having an embedded laser stop to control depth of an ultra-deep cavity
US12165983B2 (en) Stepped electronic substrate for integrated circuit packages
CN116529866A (zh) 用于集成电路封装的通用无电活性装置
CN116314134A (zh) 用于集成电路封装的边缘对准模板结构
CN116314093A (zh) 用于集成电路封装的边缘对准模板结构
CN112103253A (zh) 具有用于翘曲控制的泡沫结构的多封装组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination