CN116964753A - 场效应晶体管 - Google Patents

Abstract

一种场效应晶体管(10)，其具有多个p型深层(36)。所述p型深层从体层(34)向下侧突出，以在从上侧观察半导体基板(12)时与沟槽(14)交叉的方式延伸，且在位于所述体层的下侧的所述沟槽的侧面及底面与栅极绝缘膜(16)相接。所述各p型深层具有低浓度区域(36a)和高浓度区域(36b)。所述各低浓度区域从下侧与所述体层相接，且在位于所述体层的下侧的所述沟槽的所述侧面与所述栅极绝缘膜相接。各高浓度区域从下侧与对应的所述低浓度区域相接。

Description

场效应晶体管

关联申请的相互参照

本申请是2021年3月11日申请的日本专利申请特愿2021-039305的关联申请，主张基于该日本专利申请的优先权，引用该日本专利申请所记载的全部内容来作为构成本说明书的内容。

技术领域

本说明书所公开的技术涉及一种场效应晶体管。

背景技术

在日本特开2009-194065号公报(以下称为专利文献1)中公开了沟槽栅极型的场效应晶体管。该场效应晶体管具有从体层向下侧突出的多个p型深层。各p型深层以在从上侧观察半导体基板时相对于沟槽交叉的方式延伸。各p型深层从体层延伸至比沟槽的底面靠下侧的位置。在专利文献1所公开的场效应晶体管的一例中，各p型深层在位于体层的下侧的沟槽的侧面及沟槽的底面与栅极绝缘膜相接。各p型深层具有与体层相比高的p型杂质浓度。另外，场效应晶体管具有与体层及各p型深层相接的n型的漂移层。当该场效应晶体管截止时，耗尽层从体层向漂移层内扩展。通过在漂移层内扩展的耗尽层，源极-漏极间的电压被保持。另外，当该场效应晶体管截止时，耗尽层还从各深p层向漂移层内扩展。由于各深p层在沟槽的底面与栅极绝缘膜相接，因此通过从各深p层扩展的耗尽层，沟槽的底面的周边的漂移层被耗尽化。这样，通过从各深p层向沟槽的底面的周边扩展的耗尽层，抑制在沟槽的底面的周边的栅极绝缘膜及漂移层发生电场集中。因而，该场效应晶体管具有高的耐压。

发明内容

在专利文献1的场效应晶体管中，当对栅极电极施加阈值以上的电位时，在栅极绝缘膜附近的体层形成沟道，通过沟道而使源极层与漂移层连接。因而，电子从源极层经由沟道流向漂移层。在深层被设于体层的下侧的范围内，深层与栅极绝缘膜相接。由于深层具有与体层相比高的p型杂质浓度，因此在深层中不形成沟道。因而，在形成于体区域的沟道内流动的电子避开深层而向漂移层流动。这样，在专利文献1的场效应晶体管中，存在形成沟道的范围窄、沟道电阻高这样的问题。在本说明书中，提出在具有p型深层的场效应晶体管中降低沟道电阻的技术。

本说明书所公开的场效应晶体管具有：半导体基板，在上表面设置有沟槽；栅极绝缘膜，覆盖所述沟槽的内表面；以及栅极电极，配置于所述沟槽内，通过所述栅极绝缘膜而与所述半导体基板绝缘。所述半导体基板具有：n型的源极层，在所述沟槽的侧面与所述栅极绝缘膜相接；p型的体层，在位于所述源极层的下侧的所述沟槽的所述侧面与所述栅极绝缘膜相接；多个p型深层；以及漂移层。所述多个p型深层分别从所述体层向下侧突出，以在从上侧观察所述半导体基板时与所述沟槽交叉的方式延伸，从所述体层延伸至比所述沟槽的底面靠下侧的位置，在位于所述体层的下侧的所述沟槽的所述侧面及所述沟槽的所述底面与所述栅极绝缘膜相接。所述漂移层跨所述多个p型深层之间的间隔区域和所述多个p型深层的下侧的区域而分布，是与所述多个p型深层的下表面相接的n型层。所述间隔区域内的所述漂移层与所述体层的下表面及所述多个p型深层的侧面相接，所述间隔区域内的所述漂移层在位于所述体层的下侧的所述沟槽的所述侧面及所述沟槽的所述底面与所述栅极绝缘膜相接。各所述p型深层具有低浓度区域以及与所述低浓度区域及所述体层相比p型杂质浓度高的高浓度区域。各所述低浓度区域从下侧与所述体层相接，各所述低浓度区域在位于所述体层的下侧的所述沟槽的所述侧面与所述栅极绝缘膜相接。各所述高浓度区域从下侧与对应的所述低浓度区域相接。

该场效应晶体管的各p型深层具有低浓度区域和高浓度区域。高浓度区域配置于比低浓度区域靠下侧(即，接近漂移层的一侧)的位置。因此，当该场效应晶体管截止时，耗尽层从高浓度区域向漂移层扩展。通过从高浓度区域扩展的耗尽层而使沟槽的底面的周边耗尽化。由此，抑制在沟槽的底面的周边的栅极绝缘膜和漂移层发生电场集中。因而，在该场效应晶体管中，可得到高的耐压。另外，低浓度区域在体层的下侧与栅极绝缘膜相接。因而，在场效应晶体管导通时，不仅在体层、还在p型杂质浓度低的低浓度区域(即，p型深层的一部分)形成沟道。这样，通过在低浓度区域形成沟道，沟道变宽。因而，在该场效应晶体管中，可得到低的沟道电阻。如以上说明的那样，根据该场效应晶体管的构造，能够在通过p型深层实现高的耐压的同时通过低浓度区域实现低的沟道电阻。

附图说明

图1是MOSFET 10的截面立体图(表示不包括p型深层36的xz截面的图)。

图2是省略了源极电极22和层间绝缘膜20的MOSFET 10的截面立体图。

图3是表示在从上方观察半导体基板12时的沟槽14和p型深层36的配置的平面图。

图4是MOSFET 10的截面立体图(表示包括p型深层36的xz截面的图)。

图5是表示在施加了最大额定电压时的p型深层36内的耗尽层的分布的截面图。

图6是沟槽14与p型深层36的交叉部的截面立体图。

图7是变形例的MOSFET的截面立体图(表示包括p型深层36的xz截面的图)。

具体实施方式

在本说明书所公开的一例的场效应晶体管中，所述各低浓度区域也可以在所述沟槽的所述底面与所述栅极绝缘膜相接。

根据该结构，在沟槽的底面也形成沟道，因此能够进一步降低沟道电阻。

在本说明书所公开的一例的场效应晶体管中，所述沟槽的下侧的所述各低浓度区域的厚度也可以是200nm以上。

根据该结构，即使在形成沟槽和低浓度区域时产生误差，也能够可靠地在沟槽的下侧形成低浓度区域。

在本说明书所公开的一例的场效应晶体管中，所述各低浓度区域的p型杂质浓度也可以比所述体层的p型杂质浓度低。

体层的p型杂质浓度影响栅极阈值，另一方面，各低浓度区域的p型杂质浓度几乎不影响栅极阈值。因而，即使使各低浓度区域的p型杂质浓度比体层的p型杂质浓度低，也不会产生问题。另外，通过使各低浓度区域的p型杂质浓度比体层的p型杂质浓度低，能够降低在各低浓度区域形成的沟道的电阻。

在本说明书所公开的一例的场效应晶体管中，也可以是：在截止状态的所述场效应晶体管被施加了最大额定电压时，在所述各低浓度区域残留非耗尽化区域，通过所述非耗尽化区域而使所述各高浓度区域与所述体层连接。

根据该结构，在截止状态下各高浓度区域不浮动。因而，在场效应晶体管从截止状态切换为导通状态时，从各高浓度区域向漂移层延伸的耗尽层迅速地缩小。因而，场效应晶体管能够迅速地导通。

图1、图2所示的实施方式的MOSFET 10(metal-oxide-semiconductor fieldeffect transistor：金属氧化物半导体场效应晶体管)具有半导体基板12。以下，将半导体基板12的厚度方向称为z方向，将与半导体基板12的上表面12a平行的一个方向(与z方向正交的一个方向)称为x方向，将与x方向及z方向正交的方向称为y方向。半导体基板12由碳化硅(即，SiC)构成。此外，半导体基板12也可以由硅、氮化镓等其它半导体材料构成。在半导体基板12的上表面12a设置有多个沟槽14。如图2所示，多个沟槽14在上表面12a沿着y方向较长地延伸。多个沟槽14在x方向上隔开间隔地配置。

如图1、图2所示，各沟槽14的内表面(即，侧面和底面)被栅极绝缘膜16覆盖。在各沟槽14内配置有栅极电极18。各栅极电极18通过栅极绝缘膜16而与半导体基板12绝缘。如图1所示，各栅极电极18的上表面被层间绝缘膜20覆盖。在半导体基板12的上部设置有源极电极22。源极电极22覆盖各层间绝缘膜20。源极电极22通过层间绝缘膜20而与栅极电极18绝缘。源极电极22在不存在层间绝缘膜20的位置处与半导体基板12的上表面12a相接。在半导体基板12的下部配置有漏极电极24。漏极电极24与半导体基板12的下表面12b的整个区域相接。

如图1、图2所示，半导体基板12具有多个源极层30、多个接触层32、体层34、多个p型深层36、漂移层38以及漏极层40。

各源极层30是具有高的n型杂质浓度的n型层。各源极层30配置于部分地包含半导体基板12的上表面12a的范围。各源极层30与源极电极22进行欧姆接触。各源极层30在沟槽14的侧面的最上部与栅极绝缘膜16相接。各源极层30隔着栅极绝缘膜16而与栅极电极18相向。各源极层30沿着沟槽14的侧面在y方向上较长地延伸。

各接触层32是具有高的p型杂质浓度的p型层。各接触层32配置于部分地包含半导体基板12的上表面12a的范围。各接触层32配置于对应的2个源极层30之间。各接触层32与源极电极22进行欧姆接触。各接触层32在y方向上较长地延伸。

体层34是具有比接触层32低的p型杂质浓度的p型层。体层34配置于多个源极层30和多个接触层32的下侧。体层34从下侧与多个源极层30和多个接触层32相接。体层34在位于源极层30的下侧的沟槽14的侧面与栅极绝缘膜16相接。体层34隔着栅极绝缘膜16而与栅极电极18相向。

各p型深层36是从体层34的下表面向下侧突出的p型层。如图3所示，在从上侧观察半导体基板12时，各p型深层36在x方向上较长地延伸，与沟槽14正交。多个p型深层36在y方向上隔开间隔地配置。如图4所示，各p型深层36从体层34的下表面延伸至比各沟槽14的底面靠下侧的深度。各p型深层36在位于体层34的下侧的沟槽14的侧面与栅极绝缘膜16相接。另外，各p型深层36在沟槽14的底面与栅极绝缘膜16相接。各p型深层36隔着栅极绝缘膜16而与栅极电极18相向。

各p型深层36具有低浓度区域36a和高浓度区域36b。各低浓度区域36a的p型杂质浓度比体层34的p型杂质浓度低。各高浓度区域36b的p型杂质浓度比体层34的p型杂质浓度高。例如，各高浓度区域36b的p型杂质浓度也可以是各低浓度区域36a的p型杂质浓度的2倍以上。

各低浓度区域36a从下侧与体层34相接。各低浓度区域36a从体层34的下表面延伸至比各沟槽14的底面靠下侧的深度。各低浓度区域36a在位于体层34的下侧的沟槽14的侧面与栅极绝缘膜16相接。另外，各低浓度区域36a在沟槽14的底面与栅极绝缘膜16相接。各低浓度区域36a隔着栅极绝缘膜16而与栅极电极18相向。各沟槽14的下部的各低浓度区域36a的厚度为200nm以上。

各高浓度区域36b从下侧与对应的低浓度区域36a相接。即，各高浓度区域36b与体层34之间通过对应的低浓度区域36a连接。各高浓度区域36b不与栅极绝缘膜16相接。

漂移层38是具有比源极层30低的n型杂质浓度的n型层。漂移层38配置于体层34和p型深层36的下侧。如图1、图2所示，漂移层38从多个p型深层36之间的间隔区域39跨多个p型深层36的下侧的区域地分布。漂移层38在各间隔区域39内与体层34的下表面相接。漂移层38在各间隔区域39内与各p型深层36的侧面(即，低浓度区域36a的侧面和高浓度区域36b的侧面)相接。漂移层38在各间隔区域39内与栅极绝缘膜16相接。即，各间隔区域39内的漂移层38在位于体层34的下侧的沟槽14的侧面及沟槽14的底面与栅极绝缘膜16相接。漂移层38与各p型深层36的下表面(即，高浓度区域36b的下表面)相接。

漏极层40是具有比漂移层38高的n型杂质浓度的n型层。漏极层40从下侧与漂移层38相接。漏极层40配置于包含半导体基板12的下表面12b的范围。漏极层40与漏极电极24进行欧姆接触。

MOSFET 10在漏极电极24被施加了与源极电极22相比高的电位的状态下使用。当各栅极电极18被施加栅极阈值以上的电位时，在栅极绝缘膜16的附近的体层34形成沟道。通过沟道而使源极层30与漂移层38连接。因此，电子从源极层30经由沟道和漂移层38流向漏极层40。即，MOSFET 10导通。当将各栅极电极18的电位从栅极阈值以上的值降低到小于栅极阈值的值时，沟道消失，电子的流动停止。即，MOSFET 10截止。

接着，更详细地说明使MOSFET 10截止时的动作。当沟道消失时，体层34与漂移层38的界面的pn结被施加反向电压。因而，耗尽层从体层34向漂移层38扩展。另外，各p型深层36与体层34相连，具有与体层34大致相同的电位。因而，当沟道消失时，各p型深层36与漂移层38的界面的pn结也被施加反向电压。因而，耗尽层从各p型深层36向漂移层38扩展。特别是，由于构成各p型深层36的下部的高浓度区域36b具有高的p型杂质浓度，因此耗尽层迅速地从各高浓度区域36b向漂移层38大范围地扩展。在各p型深层36与沟槽14的交叉部，如图4所示，在沟槽14的下侧存在p型深层36(特别是，高浓度区域36b)。因而，耗尽层迅速地从沟槽14的下侧的各高浓度区域36b向沟槽14的底面的周边的漂移层38(即，间隔区域39内的漂移层38)扩展。由此，可在沟槽14的底面附近抑制电场集中。另外，通过从体层34和各p型深层36向漂移层38扩展的耗尽层，漂移层38几乎整体被耗尽化。通过被耗尽化的漂移层38，施加到漏极电极24与源极电极22之间的高电压被保持。

另外，在MOSFET 10截止时，耗尽层从各p型深层36与漂移层38的各界面向各p型深层36内扩展。图5表示MOSFET 10截止时的p型深层36内的耗尽层的分布。在图5中，用斜线加了阴影的区域是耗尽层50，未加阴影的区域是未被耗尽化的区域(以下，称为非耗尽化区域52)。如图5所示，耗尽层50在p型杂质浓度高的高浓度区域36b内不那么延伸，在p型杂质浓度低的低浓度区域36a内广泛地延伸。即使在对于截止状态的MOSFET 10向漏极电极24与源极电极22之间施加最大额定电压的情况下，也如图5所示那样在低浓度区域36a内残留非耗尽化区域52，通过低浓度区域36a内的非耗尽化区域52而维持体层34与高浓度区域36b被连接的状态。因而，在MOSFET 10的截止状态下，高浓度区域36b不会浮动，高浓度区域36b的电位稳定。

接着，更详细地说明使MOSFET 10导通时的动作。如上所述，当使栅极电极18的电位上升至栅极阈值以上的值时，通过形成于体层34的沟道而使源极层30与漂移层38连接。于是，体层34与漂移层38之间的电位差变小。于是，空穴从接触层32流入体层34，并且空穴从接触层32经由体层34流入高浓度区域36b。通过空穴流入体层34，从体层34向漂移层38延伸的耗尽层缩小。通过空穴流入高浓度区域36b，从高浓度区域36b向漂移层38延伸的耗尽层缩小。这样，通过向漂移层38延伸的耗尽层缩小，漂移层38的电阻下降。因此，电子从源极层30经由沟道和漂移层38流向漏极层40。即，MOSFET 10导通。在此，如上面使用图5所述那样，在MOSFET 10截止的状态下，通过低浓度区域36a内的非耗尽化区域52而使高浓度区域36b与体层34连接。即，在MOSFET 10截止的状态下，高浓度区域36b不浮动。因而，在MOSFET10导通时，空穴容易从体层34经由低浓度区域36a内的非耗尽化区域52流入高浓度区域36b。因此，从高浓度区域36b向漂移层38延伸的耗尽层在短时间内缩小，在漂移层38内在短时间内形成电子的流通路径。因此，MOSFET 10的导通速度快。

另外，如上所述，当使栅极电极18的电位上升至栅极阈值以上的值时，在体层34形成沟道。在实施方式的MOSFET 10中，低浓度区域36a具有低的p型杂质浓度。另外，低浓度区域36a与栅极绝缘膜16相接。因而，在低浓度区域36a的与栅极绝缘膜16相接的范围也形成沟道。这样，不仅在体层34、还在低浓度区域36a形成沟道，因此沟道宽大。因此，MOSFET 10的沟道电阻低。特别是，低浓度区域36a不仅在沟槽14的侧面、还在沟槽14的底面与栅极绝缘膜16相接。因而，在低浓度区域36a内，不仅在沿着沟槽14的侧面的范围内、还在沿着沟槽14的底面的范围内形成沟道。当这样在低浓度区域36a内形成沟道时，在沟槽14与p型深层36的交叉部如图6所示那样流动电子。即，在体层34内，如箭头100所示，电子沿着在沟槽14的侧面形成的沟道向下侧方向流动。流入低浓度区域36a的电子如箭头102所示那样沿着在沟槽14的侧面形成的沟道在低浓度区域36a内向下侧方向流动。在低浓度区域36a内到达至沟槽14的下端的电子如箭头104所示那样沿着在沟槽14的底面形成的沟道向y方向流动，流向间隔区域39内的漂移层38。这样，根据MOSFET 10的构造，由于沿着沟槽14的底面形成沟道，因此电子流动的路径扩大，能够有效地降低沟道电阻。

另外，在MOSFET 10中，低浓度区域36a的p型杂质浓度比体层34的p型杂质浓度低。体层34的p型杂质浓度与MOSFET 10的栅极阈值具有相关性。因此，难以使体层34的p型杂质浓度低至规定值以上。另一方面，低浓度区域36a的p型杂质浓度对MOSFET 10的栅极阈值几乎没有影响，因此即使使低浓度区域36a的p型杂质浓度比体层34的p型杂质浓度低，也不会产生问题。另外，如果使低浓度区域36a的p型杂质浓度比体层34的p型杂质浓度低，则形成于低浓度区域36a的沟道的电阻比形成于体层34的沟道的电阻低。因而，能够进一步降低MOSFET 10整体的沟道电阻。

如以上说明的那样，根据实施方式的MOSFET 10的构造，能够实现高的耐压，并且能够实现低的沟道电阻。对试制实施方式的MOSFET 10和比较例的MOSFET并测定其特性的结果进行说明。此外，在比较例的MOSFET中，p型深层36整体具有与高浓度区域36b相同程度的p型杂质浓度。在实施方式的MOSFET 10和比较例的MOSFET中，漏极-源极间耐压均为约1100V。另外，在实施方式的MOSFET 10中导通电阻为约1.00mΩcm²，与此相对，在比较例的MOSFET中导通电阻为约1.10mΩcm²。根据该结果进行计算可知，在实施方式的MOSFET 10中，相对于比较例的MOSFET而言能够将沟道电阻降低约50％。这样，根据实施方式的MOSFET10的构造，能够在维持与比较例的MOSFET同等的高耐压的同时与比较例的MOSFET相比降低沟道电阻。

另外，如上所述，在实施方式的MOSFET 10中，沟槽14的下侧的低浓度区域36a的厚度为200nm以上。根据形成低浓度区域36a时的误差和形成沟槽14时的误差，沟槽14的下侧的低浓度区域36a的厚度会产生-200nm～+200nm左右的偏差。因而，通过将沟槽14的下侧的低浓度区域36a的厚度设为200nm以上，即使在产生制造误差的情况下，也能够可靠地在沟槽14的下侧形成低浓度区域36a。

此外，在上述的实施方式中，低浓度区域36a的p型杂质浓度比体层34的p型杂质浓度低。然而，低浓度区域36a的p型杂质浓度只要比高浓度区域36b的p型杂质浓度低即可，也可以比体层34的p型杂质浓度高。即使低浓度区域36a的p型杂质浓度比体层34的p型杂质浓度高，如果在低浓度区域36a形成沟道，则也能够降低沟道电阻。

另外，在上述的实施方式中，低浓度区域36a从体层34的下表面延伸至比沟槽14的底面靠下侧的位置。然而，也可以如图7所示那样，低浓度区域36a的下端位于比沟槽14的底面靠上侧的位置。在该结构中，高浓度区域36b与沟槽14的底面相接，因此在沟槽14的底面不会形成沟道。然而，即使在该结构中，也会在低浓度区域36a的与沟槽14的侧面邻接的范围内形成沟道。因而，与以往的MOSFET(例如，上述的比较例的MOSFET)相比能够扩大沟道，能够降低沟道电阻。

另外，在上述的实施方式中，各p型深层36与各沟槽14正交，但是各p型深层36也可以与各沟槽14倾斜地交叉。

以上详细说明了实施方式，但这些只不过是例示，并不限定权利要求书。权利要求书所记载的技术中包括对以上例示的具体例进行了各种变形、变更的技术。本说明书或附图中说明的技术要素单独或通过各种组合发挥技术实用性，不限定于申请时记载的组合。另外，本说明书或附图中例示的技术同时达到多个目的，达到其中的一个目的本身具有技术实用性。

Claims (5)

1.一种场效应晶体管(10)，其特征在于，具有：

半导体基板(12)，在上表面设置有沟槽(14)；

栅极绝缘膜(16)，覆盖所述沟槽的内表面；以及

栅极电极(18)，配置于所述沟槽内，通过所述栅极绝缘膜而与所述半导体基板绝缘；

所述半导体基板具有：

n型的源极层(30)，在所述沟槽的侧面与所述栅极绝缘膜相接；

p型的体层(34)，在位于所述源极层的下侧的所述沟槽的所述侧面与所述栅极绝缘膜相接；

多个p型深层(36)，从所述体层向下侧突出，以在从上侧观察所述半导体基板时与所述沟槽交叉的方式延伸，从所述体层延伸至比所述沟槽的底面靠下侧的位置，在位于所述体层的下侧的所述沟槽的所述侧面及所述沟槽的所述底面与所述栅极绝缘膜相接；以及

n型的漂移层(38)，跨所述多个p型深层之间的间隔区域(39)和所述多个p型深层的下侧的区域而分布，与所述多个p型深层的下表面相接；

所述间隔区域内的所述漂移层与所述体层的下表面及所述多个p型深层的侧面相接，所述间隔区域内的所述漂移层在位于所述体层的下侧的所述沟槽的所述侧面及所述沟槽的所述底面与所述栅极绝缘膜相接，

各所述p型深层具有低浓度区域(36a)以及与所述低浓度区域及所述体层相比p型杂质浓度高的高浓度区域(36b)，

各所述低浓度区域从下侧与所述体层相接，各所述低浓度区域在位于所述体层的下侧的所述沟槽的所述侧面与所述栅极绝缘膜相接，

各所述高浓度区域从下侧与对应的所述低浓度区域相接。

2.根据权利要求1所述的场效应晶体管，其特征在于，

各所述低浓度区域在所述沟槽的所述底面与所述栅极绝缘膜相接。

3.根据权利要求2所述的场效应晶体管，其特征在于，

所述沟槽的下侧的各所述低浓度区域的厚度为200nm以上。

4.根据权利要求1～3中的任一项所述的场效应晶体管，其特征在于，

各所述低浓度区域的p型杂质浓度比所述体层的p型杂质浓度低。

5.根据权利要求1～4中的任一项所述的场效应晶体管，其特征在于，

在截止状态的所述场效应晶体管被施加了最大额定电压时，在各所述低浓度区域残留非耗尽化区域(52)，通过所述非耗尽化区域而使各所述高浓度区域与所述体层连接。