CN116449245A - 毛刺检测器 - Google Patents

Abstract

本发明提出一种毛刺检测器，包括第一逻辑电路、第二逻辑电路、第一电容器以及第二电容器。第一逻辑电路连接在电源电压和接地电压之间，并用于在第一节点处接收第一信号以生成第二信号至第二节点。第二逻辑电路连接在电源电压和接地电压之间，并用于在第二节点处接收第二信号以产生第一信号至第一节点。第一电容器的第一极耦接到电源电压，以及，第一电容器的第二极耦接到第一节点。第二电容器的第一极耦接到接地电压，以及，第二电容器的第二电极耦接到第二节点。本发明能够提高毛刺检测的准确度。

Description

毛刺检测器

技术领域

本发明实施例通常涉及检测技术，以及更特别地，涉及具有高可靠性(highreliability)的毛刺检测器。

背景技术

黑客向芯片(chip)注入电源毛刺(power glitches)以中断其运行，从而植入恶意软件以获得对芯片的控制。为了防止芯片不因电源毛刺等故障注入而遭到损坏，在芯片内部设计了一个或多个毛刺检测器来检测芯片是否出现电源毛刺，如果检测到电源毛刺，则芯片可以采取适当的行动来避免被植入恶意软件。然而，传统的毛刺检测器不能够准确地检测到毛刺(glitches)。

发明内容

有鉴于此，以下发明内容仅是说明性的，而无意于以任何方式进行限制。即，提供以下概述来介绍本文描述的新颖和非显而易见的技术的概念，重点，益处和优点。选择的实施方式在下面的详细描述中进一步描述。因此，以下发明内容既不旨在标识所要求保护的主题的必要特征，也不旨在用于确定所要求保护的主题的范围。

本发明的目的在于提供一种毛刺检测器，其能够提高检测毛刺的准确性。

第一方面，本发明提供了一种毛刺检测器，包括：第一逻辑电路，耦接在电源电压和接地电压之间，用于在第一节点处接收第一信号以产生第二信号至第二节点；第二逻辑电路，耦接在该电源电压和该接地电压之间，用于在该第二节点处接收该第二信号以产生该第一信号至该第一节点；第一电容器，该第一电容器的第一极耦接该电源电压，该第一电容器的第二极耦接该第一节点；以及，第二电容器，该第二电容器的第一极耦接该接地电压，该第二电容器的第二极耦接该第二节点。

在一些实施例中，该毛刺检测器还包括：警示信号产生器，耦接该第一节点或该第二节点，用于根据该第一信号的电压电平或该第二信号的电压电平确定该电源电压是否发生欠压毛刺，以决定是否输出警示信号。

在一些实施例中，当该电源电压未发生欠压毛刺时，该第一信号具有第一逻辑值，该第二信号具有不同于该第一逻辑值的第二逻辑值；以及，在该电源电压发生欠压毛刺过后，该警示信号产生器通过检测该第一信号是否改变为该第二逻辑值或检测该第二信号是否改变为该第一逻辑值来确定该电源电压是否发生过欠压毛刺。

在一些实施例中，该毛刺检测器还包括：至少一个第一放电路径，耦接该第一节点，用于选择性地对该第一节点的电荷进行充/放电；以及，至少一个第二放电路径，耦接该第二节点，用于选择性地对该第二节点的电荷进行充/放电。

在一些实施例中，当该电源电压发生欠压毛刺时，该至少一个第一放电路径对该第一节点的电荷进行充/放电，以及，该至少一个第二放电路径对该第二节点的电荷进行充/放电。

在一些实施例中，该至少一个第一放电路径包括第一P型晶体管和第一N型晶体管，该第一P型晶体管用于在该电源电压和该第一节点之间选择性地提供电流路径，以及，该第一N型晶体管用于在该接地电压和该第一节点之间选择性地提供电流路径。

在一些实施例中，该至少一个第二放电路径包括第二P型晶体管和第二N型晶体管，该第二P型晶体管用于在该电源电压和该第二节点之间选择性地提供电流路径，以及，该第二N型晶体管用于在该接地电压和该第二节点之间选择性地提供电流路径。

在一些实施例中，该第一P型晶体管、该第一N型晶体管、该第二P型晶体管和该第二N型晶体管中的每一个是二极管式连接的晶体管。

在一些实施例中，该第一逻辑电路和该第二逻辑电路包括反相器、与非门，和/或，或非门。

第二方面，本发明提供了一种毛刺检测器，包括：第一逻辑电路，耦接在电源电压和接地电压之间，用于在第一节点处接收第一信号以产生第二信号至第二节点；第二逻辑电路，耦接在该电源电压和该接地电压之间，用于在该第二节点处接收该第二信号以产生该第一信号至该第一节点；至少一个第一放电路径，耦接该第一节点，用于选择性地对该第一节点的电荷进行充/放电；以及，至少一个第二放电路径，耦接至该第二节点，用于选择性地对该第二节点的电荷进行充/放电。

在一些实施例中，该毛刺检测器还包括：警示信号产生器，耦接该第一节点或该第二节点，用于根据该第一信号的电压电平或该第二信号的电压电平确定该电源电压是否发生欠压毛刺，以决定是否输出警示信号。

在一些实施例中，当该电源电压未发生欠压毛刺时，该第一信号具有第一逻辑值，该第二信号具有不同于该第一逻辑值的第二逻辑值；以及，在该电源电压发生欠压毛刺过后，该警示信号产生器通过检测该第一信号是否改变为该第二逻辑值或检测该第二信号是否改变为该第一逻辑值来确定该电源电压是否发生过欠压毛刺。

在一些实施例中，当该电源电压发生欠压毛刺时，该至少一个第一放电路径对该第一节点的电荷进行充/放电，以及，该至少一个第二放电路径对该第二节点的电荷进行充/放电。

在一些实施例中，该至少一个第一放电路径包括第一P型晶体管和第一N型晶体管，该第一P型晶体管用于在该电源电压和该第一节点之间选择性地提供电流路径，以及，该第一N型晶体管用于在该接地电压和该第一节点之间选择性地提供电流路径。

在一些实施例中，该至少一个第二放电路径包括第二P型晶体管和第二N型晶体管，该第二P型晶体管用于在该电源电压和该第二节点之间选择性地提供电流路径，以及，该第二N型晶体管用于在该接地电压和该第二节点之间选择性地提供电流路径。

在一些实施例中，该第一P型晶体管、该第一N型晶体管、该第二P型晶体管和该第二N型晶体管中的每一个是二极管式连接的晶体管。

在一些实施例中，该第一逻辑电路和该第二逻辑电路包括反相器、与非门，和/或，或非门。

本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。

附图说明

附图(其中，相同的数字表示相同的组件)示出了本发明实施例。包括的附图用以提供对本公开实施例的进一步理解，以及，附图被并入并构成本公开实施例的一部分。附图示出了本公开实施例的实施方式，并且与说明书一起用于解释本公开实施例的原理。可以理解的是，附图不一定按比例绘制，因为可以示出一些部件与实际实施中的尺寸不成比例以清楚地说明本公开实施例的概念。

图1A是根据本发明一实施例示出的毛刺检测器的示意图。

图1B是根据本发明一实施例示出的毛刺检测器的示意图。

图1C是根据本发明一实施例示出的毛刺检测器的示意图。

图2示出了在欠压毛刺发生时毛刺检测器的放电路径能够缩短复位时间。

图3是根据本发明一实施例示出的毛刺检测器的示意图。

图4根据本发明一实施例示出了在欠压毛刺之后电容器能够拉高信号Vm并拉低信号Vmb。

图5是根据本发明一实施例示出的毛刺检测器的示意图。

在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。

具体实施方式

以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。

其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。

文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。

图1A是根据本发明一实施例示出的毛刺检测器(glitch detector)100的示意图。如图1A所示，毛刺检测器(例如，锁存器型毛刺检测器)100包括锁存器(latch)，其中，锁存器在节点N1和节点N2处分别产生信号Vm和Vmb，本发明可以根据锁存器的节点N1和/或节点N2处的信号Vm和/或Vmb来判断是否发生过电源毛刺，也就是说，锁存器用于呈现指示电源毛刺的检测结果。例如(请参见图2)，在出现电源毛刺之前，信号Vm具有低电平，信号Vmb具有高电平，而在发生电源毛刺(例如，毛刺使得电源电压VDD降低至接地电压VSS，如0V)时，信号Vmb将降低，在信号Vmb降低到接近Vm(即Vmb和Vm基本相同/相等)时，如果电源电压VDD恢复正常，则反相器310和320正常工作，Vm将概率性地(例如，50％)变为高电平，相应地，若Vm为高电平，则Vmb为低电平，从而，在电源电压VDD恢复正常时能够根据信号Vm和Vmb来获知刚刚是否发生过电源毛刺。在一示例中，锁存器包括两个逻辑电路(例如，以锁存器类型式连接的反相器110和120)，在本实施例中，这两个逻辑电路以反相器(非门，NOT gate)110和120为例进行示例描述，但本发明并不限于此。例如，如图1B和图1C所示，也可以通过与非门(NAND)、或非门(NOR)等逻辑电路来实现锁存器，在图1B和图1C的示例中，可以理解地，信号SET和RESET为复位/置位信号。在图1A的示例实施例中，反相器110和反相器120中的每一个可以通过使用连接在电源电压(supply voltage，亦可描述为“供电电压”)VDD和接地电压(ground voltage)VSS之间的P型晶体管和N型晶体管来实现，反相器110用于(isconfigured to，亦可描述为“被配置为”)接收节点N1处的信号Vm以在节点N2处产生信号Vmb，反相器120用于接收节点N2处的信号Vmb以在节点N1处产生信号Vm。此外，毛刺检测器100还包括多个(例如，图1A中示出“四个”)放电路径(discharging path)，以及，放电路径可以通过使用(例如，二极管式接法的，即晶体管的控制端(如栅极端)和源极端耦接在一起)P型晶体管MP1、MP2和(例如，二极管式接法的)N型晶体管MN1和MN2来实现，其中，P型晶体管MP1用于在电源电压VDD与节点N1之间选择性地提供电流路径(current path，亦可描述为“电流通路”)，P型晶体管MP2用于在电源电压VDD与节点N2之间选择性地提供电流路径，N型晶体管MN1用于在节点N1与接地电压之间选择性地提供电流路径，以及，N型晶体管MN2用于在节点N2与接地电压之间选择性地提供电流路径。例如，在正常情形中(例如，电源电压和接地电压上未发生电源毛刺时)，晶体管MP1、MP2、MN1和MN2是断开的，且这些晶体管内的寄生二极管(亦可描述为“体二极管”)也是未导通的，从而晶体管MP1、MP2、MN1和MN2未在相应的节点之间提供电流路径。当电源电压VDD和/或接地电压VSS处发生电源毛刺时(例如，电源电压VDD处发生欠压毛刺使得电源电压VDD下降，特别地，例如下降到低于接通晶体管的阈值电压Vth及以下)，此时，一方面，节点N2处的信号Vmb的电压由于锁存器中寄生二极管的作用(例如，反相器内晶体管的寄生二极管/体二极管)而降低，另一方面，节点N2处的信号Vmb的电压还由于P型晶体管MP2的漏极(drain)至源极(source)之间的寄生二极管/体二极管的作用而形成从第二节点至电源电压VDD的放电路径/电流路径/电流通路，使得第二节点N2的电压被更快地降低(从图2示出的曲线图可以看出：在具有MP1/MP2/MN1/MN2的实施例中，在电源电压VDD上出现欠压毛刺时，信号Vmb的电压下降速度更快)，即能够以更短的时间达到与Vm基本相同的电位，从而复位时间更短，进而能够更加准确地检测到毛刺的发生。应当说明的是，本发明并不限于检测电源电压VDD上的电源毛刺，还可以用于检测接地电压VSS上出现的毛刺(例如，使得接地电压VSS的电压上升的毛刺)，在一些情形中，毛刺甚至会使得接地电压VSS的电位高于电源电压VDD的电位，或者是欠压毛刺使得电源电压VDD下降很多甚至下降到低于接地电压VSS。可以理解地，如图2所示，一开始Vm＝0，因此，VDD与Vm之间的寄生电容有VDD的电压，Vm与VSS的寄生电容的电压为0；当出现毛刺使得VSS高于VDD时，Cvdd-vm(VDD与Vm之间的寄生电容)的电压会减小，Cvss-Vm(Vm与VSS的寄生电容)的电压会增加，从而，电压增加可表现为充电，电压减小可表现为放电。例如，在一些实施例中，当电源电压VDD处发生电源毛刺使得电源电压VDD降低和/或接地电压VSS处发生毛刺使得接地电压VSS上升时(例如，这些毛刺使得电源电压VDD处的电压电平低于接地电压VSS的电压电平时)，一方面，节点N2处的信号Vmb的电压由于锁存器中寄生二极管的作用(例如，反相器内晶体管的寄生二极管/体二极管)而降低，另一方面，节点N2处的信号Vmb的电压还由于P型晶体管MP2的漏极至源极之间的寄生二极管/体二极管而被更快地降低，而且由于毛刺的原因使得接地电压VSS的电压电平高于电源电压VDD的电压电平，从而，晶体管MP2导通(此时，晶体管MP2与节点N2连接的端子的电压高于其控制端的电压，从而，MP2导通，即晶体管MP2呈现为导通电阻)，因此节点N2处的信号Vmb的电压能够被更快地降低；与此同时，由于此时毛刺使得接地电压VSS的电压高于电源电压VDD的电压，从而晶体管MN2导通(即晶体管MN2呈现为导通电阻)，进而形成从接地电压VSS经由第二节点N2至电源电压VDD的放电路径，使得第二节点N2的信号Vmb能够被更快地接近第一节点N1的信号Vm；类似地，由于毛刺使得接地电压VSS的电压高于电源电压VDD的电压，从而，晶体管MN1和MP1均被导通，即形成接地电压VSS经由第一节点N1至电源电压VDD的电流路径，最终，Vm和Vmb将达到基本相同的电位。由此可见，晶体管MP1/MP2/MN1/MN2在电路操作中会根据电路的实际电压情况而表现为是断开还是提供电流路径(例如，晶体管内的寄生二极管接通和/或晶体管导通)，即能够自主地选择性提供电流路径，而无需控制信号和/或控制电路进行额外地控制就能够缩短复位时间，以能够更加准确地检测毛刺。例如，在没有电源毛刺发生时，电流路径是不接通的；在出现电源毛刺时，至少一条电流路径(如MP2所处的电流路径)被自动接通，例如，在出现电源毛刺但电源电压VDD的电位仍高于接地电压VSS的示例中，MP2所处的电流路径被自动接通(例如，经由MP2内的寄生二极管形成节点N2至电源电压VDD的电流通路)，再例如，在出现电源毛刺但接地电压VSS的电位变得高于电源电压VDD的示例中，MP1、MP2、MN1、MN2所处的电流路径均自动接通。因此，在本发明实施例中，如图1A所示的二极管式接法的晶体管MP1、MN1和MP2、MN2能够给节点N1和N2选择性地提供电流路径/电流通路，即能够选择性地对节点N1和N2进行充/放电。应当说明的是，本发明实施例并不应当受限于图中所示的四个放电路径，例如，在一些实施例中可以仅包括P型晶体管MP2，在另一些实施例中可以包括P型晶体管MP2及N型晶体管MN2等。

毛刺检测器100用于根据信号Vm或信号Vmb的电压电平(voltage level，亦可描述为“电压位准”)来检测欠压毛刺(under-voltage glitches)，即，使得电源电压VDD下降的毛刺，例如，使得电源电压VDD低于使晶体管导通的阈值电压Vth(亦可描述为“晶体管的阈值电压Vth”)的电源毛刺。特别地，当电源电压VDD具有正常(normal)电压电平(即，逻辑值“1”)时(即电源电压VDD上不存在毛刺时)，信号Vm被控制为具有低电压电平(即，逻辑值“0”)，而信号Vmb被控制为具有高电压电平(即，逻辑值“1”)。然后，当毛刺检测器100遭遇(suffer，亦可描述为“出现”、“遭受”、“遭遇”等)欠压毛刺时(例如，电源电压VDD发生毛刺使得电源电压下降时)，信号Vmb的电压电平将下降。最后，当电源电压VDD回到原始(original)的电压电平(即，正常情况下的正常电压电平，逻辑值“1”)时，信号Vm有一定的机率(例如，50％)为高电压电平。因此，一旦信号Vm具有高电压电平，毛刺检测器100就能够确定出芯片发生欠压毛刺，可选地，能够进一步触发警示信号发生器(warning signalgenerator)130，以通知处理电路电源电压VDD发生欠压毛刺，进而便于处理电路采取一些适当的行动(action)。在警示信号产生器130通知处理电路后，复位电路(reset circuit，未示出)能够分别控制信号Vm与Vmb具有低电压电平与高电压电平，以确定下一次的欠压毛刺。

在另一实施例中，警示信号产生器130可连接至节点N2，当信号Vmb变为逻辑值“0”后，警示信号产生器130被触发以输出警示信号。此替代设计应落入本发明的范围内。可以理解地，当电源电压VDD因电源毛刺而下降到逻辑值“0”时，理想情况下，信号Vmb将变为逻辑值“0”(即与Vm的电压相同)，此时，由于毛刺使得电源电压VDD为逻辑值0，通常，警示信号产生器130在毛刺存在的持续时间段内也无法正常工作，因此，等到毛刺消除后(即电源电压VDD恢复正常时，或者描述为“在电源电压发生毛刺过后”)，警示信号产生器130才能够根据信号Vm和/或Vmb获知刚刚是否已发生过毛刺。例如，如果检测到信号Vm为高电平和/或检测到Vmb为低电平则可以认为发生了毛刺。

传统的毛刺检测器检测毛刺的准确性不高，例如，不能够检测短毛刺(shortglitches，即持续时间较短的毛刺，例如，纳秒(10^-9S)级别的毛刺)。为了解决这个问题，在毛刺检测器100中使用P型晶体管MP1、MP2和N型晶体管MN1、MN2，以使得第二节点与第一节点的电压能够更快地接近于相同，即减少响应欠压毛刺的复位时间(reset time)，使得毛刺检测器100能够检测到短毛刺。特别地，参见图2，如果毛刺检测器100不具有P型晶体管MP1、MP2和N型晶体管MN1、MN2，则在电源电压VDD发生欠压毛刺时，毛刺检测器100需要更长的复位时间来使信号Vmb的电压电平接近/基本等于信号Vm的电压电平(假设电源电压VDD下降到接地电压)，然后，当电源电压VDD恢复到原始电压电平时，信号Vm能够具有一定的机率(例如，50％)表现为高电压电平。另一方面，如果毛刺检测器100具有P型晶体管MP1、MP2和N型晶体管MN1、MN2(这些晶体管用于在毛刺出现(如电源电压VDD发生欠压毛刺)时选择性地对节点N1、N2的电荷进行充/放电，或者描述为“选择性地形成经由节点N1、N2的电流通路”)，只需要短的复位时间就可以使信号Vmb的电压电平接近信号Vm的电压电平。因此，毛刺检测器100能够检测短毛刺，从而提高了检测毛刺的准确性。

图3是根据本发明一实施例示出的毛刺检测器300的示意图。如图3所示，毛刺检测器300包括锁存器，锁存器包括两个逻辑电路(例如，锁存器型连接的两个反相器)，在本实施例中，两个逻辑电路为反相器310和320。反相器310和反相器320中的每一个可以通过使用连接在电源电压VDD和接地电压之间的P型晶体管和N型晶体管来实现，反相器310用于在节点N1处接收信号Vm以在节点N2处产生信号Vmb，反相器320用于在节点N2处接收信号Vmb以在节点N1处产生信号Vm。此外，毛刺检测器300还包括电容器(capacitor)C1和C2。电容器C1耦接在电源电压VDD与节点N1之间，即电容器C1的一极(one electrode，亦可描述为“一端”)耦接电源电压VDD，电容器C1的另一极(另一端)耦接节点N1。电容器C2耦接在节点N2与接地电压之间，即电容器C2的一极耦接接地电压，电容器C2的另一极耦接节点N2，其中，电容器C1和C2被刻意(intentionally)设置在毛刺检测器300中，即电容器C1和C2不是寄生电容(parasitic capacitance)。

在一示例实施例中，毛刺检测器300用于根据信号Vm或信号Vmb的电压电平来检测欠压毛刺。特别地，当电源电压VDD具有正常电压电平时(例如，在未出现毛刺的正常情形中)，信号Vm被控制为具有低电压电平(即，逻辑值“0”)，而信号Vmb被控制为具有高电压电平(即，逻辑值“1”)。然后，当毛刺检测器300发生欠压毛刺时(例如，电源电压VDD处发生欠压毛刺)，信号Vmb将下降到接近电源电压VDD的电压电平(在电源电压VDD处发生毛刺的情形中)。最后，当电源电压VDD回到原始电压电平时，信号Vm将具有高电压电平，而信号Vmb具有低电压电平。因此，一旦信号Vm具有高电压电平，毛刺检测器300就能够确定出芯片发生欠压毛刺并触发警示信号发生器330以通知处理电路电源电压VDD发生欠压毛刺。在警示信号产生器330通知处理电路后，复位电路(未示出)能够分别控制信号Vm与Vmb具有低电压电平与高电压电平，以确定下一次的欠压毛刺。

在另一实施例中，警示信号产生器330可连接至节点N2，当信号Vmb变为逻辑值“0”后，警示信号产生器330被触发以输出警示信号。此替代设计应落入本发明的范围内。

如本发明背景中所描述的，传统的毛刺检测器在电源毛刺发生时并不总是输出警示信号，即信号Vm在欠压毛刺过后可能仍然具有低电压电平，即检测电源毛刺的准确性不高。在本发明实施例中，若欠压毛刺使得电源电压低于VDD/2，例如，更特别地，只要欠压毛刺使得电源电压低于反相器310/320中晶体管的阈值电压(即，该反相器不能够正常工作，也就是说，该欠压毛刺会改变反相器输出的逻辑值)，电容器C1和C2就能够确保信号Vm在该欠压毛刺过后始终具有高电压电平。特别地，参见图4，最初，电源电压VDD为正常电平(例如，1V，应当说明的是，1V仅为示例描述，本发明并不限于此)，信号Vm为低电压电平(例如，VSS，0V)，信号Vmb为高电压电平(例如，1V)，此时，电容器C1和C2中的每一个的跨电压(cross voltage)约为VDD(如1V)。当电源电压VDD发生欠压毛刺时，例如，电源电压下降至(1/3)*VDD(例如，0.3V)，信号Vmb的电压电平也因反相器310内的P型晶体管的缘故而下降至(1/3)*VDD(例如，0.3V)。此时，电容器C1和C2中的每一个的跨电压约为(1/3)*VDD(例如，0.3V)。然后，当电源电压VDD恢复到原始电压电平(例如，1V)时，由于电容器两端的电压不能突然改变，即电源电压VDD从降低的电压(例如，(1/3)*VDD，如0.3V)恢复至正常电压(例如，VDD，如1V)时，电容器C1两端的跨电压为(1/3)*VDD(例如，0.3V)，因此，电容器C1将信号Vm拉高(例如，从0V拉高至VDD减电容器C1两端的跨压)，使得信号Vm的电压电平约为(2/3)*VDD(例如，VDD-(1/3)*VDD)，此时，信号Vmb的电压电平仍然是(1/3)*VDD。另外，在电源电压VDD恢复正常时(反相器310与320能够正常工作)，由于信号Vm的电压电平高于信号Vmb的电压电平，反相器310与320形成正反馈回路，因此，当电源电压VDD恢复到原始电压电平时，信号Vm会被拉高(例如，拉高至接近电源电压VDD)而信号Vmb会被拉低(例如，拉低至接近接地电压VSS)。即，在欠压毛刺消失/消除(disappear)后，信号Vm等于逻辑值“1”，而信号Vmb等于逻辑值“0”。但是，在没有电容器C1和C2的情形中，在发生毛刺且电源电压VDD恢复正常前，信号Vm的电压电平为低电压电平(例如，VSS，0V)，信号Vmb的电压电平为(1/3)*VDD(例如，0.3V)，当电源电压VDD恢复正常时，由于，反相器310和320构成正反馈结构，因此，信号Vm和Vmb中的电位较高者迅速接近电源电压VDD，另一者则接近接地电压VSS，也就是说，在电源电压VDD恢复正常时，信号Vmb为高电压电平(例如，VDD)，信号Vm为低电压电平(例如，VSS)，从而通过信号Vmb和Vm无法检测到毛刺的发生。由此可见，通过刻意设置电容器C1和C2能够准确地检测到电源电压VDD处出现的毛刺，即提高了检测毛刺的准确性，而且，相较于不具有电容器C1和C2的方案也能够更加准确地检测到短毛刺。

参照图3和图4所示的实施例，当电源电压VDD发生重要的(meaningful)欠压毛刺(例如，使得电源电压VDD低于阈值电压Vth的毛刺)时，信号Vm将会一直为高电压电平，以触发警示信号产生器330通知处理电路，从而，毛刺检测器300将不会遗漏任何重要的欠压毛刺，进而提高了可靠性。

在替代实施例中，图1A所示的毛刺检测器100与图3所示的毛刺检测器300可以被组合，以便毛刺检测器能够检测较短的毛刺且不会遗漏任何重要的电源毛刺。也就是说，毛刺检测器100可以被修改为：添加图3中所示的电容器C1和C2；或者，毛刺检测器300可以被修改为：添加图1A所示的晶体管MP1、MP2、MN1和MN2。图5是根据本发明一实施例示出的毛刺检测器500的示意图。如图5所示，毛刺检测器500包括锁存器，例如，两个锁存型连接的逻辑电路，在本实施例中，这两个逻辑电路为反相器510和520。反相器510和反相器520中的每一个可以通过连接在电源电压VDD和接地电压之间的P型晶体管和N型晶体管来实现，反相器510用于在节点N1处接收信号Vm以在节点N2产生信号Vmb，反相器520用于在节点N2处接收信号Vmb以在节点N1处产生信号Vm。此外，毛刺检测器500还包括四个放电路径，以及，这些放电路径通过使用P型晶体管MP1、MP2和N型晶体管MN1、MN2来实现，其中，P型晶体管MP1用于在电源电压VDD和节点N1之间选择性地提供电流路径，P型晶体管MP2用于在电源电压VDD和节点N2之间选择性地提供电流路径，N型晶体管MN1用于在节点N1和接地电压之间选择性地提供电流路径，以及，N型晶体管MN2用于在节点N2和接地电压之间选择性地提供电流路径。毛刺检测器500还包括电容器C1和C2。电容器C1耦接在电源电压VDD与节点N1之间，以及，电容器C2耦接在节点N2与接地电压之间，其中，电容器C1与C2被有意设置于毛刺检测器500中，即电容器C1和C2不是寄生电容。毛刺检测器500还可以包括警示信号产生器530，其中，当信号Vm从低电压电平变至高电压电平时，警示信号产生器530将输出一警示信号。类似的描述请参考图1A和图3所示的实施例，为简洁起见，此处不再对相同部分进行赘述。

在本实施例中，P型晶体管MP1、MP2和N型晶体管MN1、MN2中的一部分或全部用于在毛刺(如欠压毛刺)发生时对节点N1、N2的电荷进行充/放电，以及，电容器C1、C2用于在毛刺(如欠压毛刺)消失时拉高信号Vm以及拉低信号Vmb。因此，毛刺检测器500能够检测到短毛刺，以及，检测毛刺的准确性提高而不会遗漏任何重要的欠压毛刺。

在权利要求书中使用诸如“第一”，“第二”，“第三”等序数术语来修改权利要求要素，其本身并不表示一个权利要求要素相对于另一个权利要求要素的任何优先权、优先级或顺序，或执行方法动作的时间顺序，但仅用作标记，以使用序数词来区分具有相同名称的一个权利要求要素与具有相同名称的另一个权利要求要素。

虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)，例如，不同实施例中的不同特征的组合或替换。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。

Claims (17)

1.一种毛刺检测器，包括：

第一逻辑电路，耦接在电源电压和接地电压之间，用于在第一节点处接收第一信号以产生第二信号至第二节点；

第二逻辑电路，耦接在该电源电压和该接地电压之间，用于在该第二节点处接收该第二信号以产生该第一信号至该第一节点；

第一电容器，该第一电容器的第一极耦接该电源电压，该第一电容器的第二极耦接该第一节点；以及，

第二电容器，该第二电容器的第一极耦接该接地电压，该第二电容器的第二极耦接该第二节点。

2.如权利要求1所述的毛刺检测器，其特征在于，该毛刺检测器还包括：

警示信号产生器，耦接该第一节点或该第二节点，用于根据该第一信号的电压电平或该第二信号的电压电平确定该电源电压是否发生欠压毛刺，以决定是否输出警示信号。

3.如权利要求2所述的毛刺检测器，其特征在于，当该电源电压未发生欠压毛刺时，该第一信号具有第一逻辑值，该第二信号具有不同于该第一逻辑值的第二逻辑值；以及，在该电源电压发生欠压毛刺过后，该警示信号产生器通过检测该第一信号是否改变为该第二逻辑值或检测该第二信号是否改变为该第一逻辑值来确定该电源电压是否发生过欠压毛刺。

4.如权利要求1所述的毛刺检测器，其特征在于，该毛刺检测器还包括：

至少一个第一放电路径，耦接该第一节点，用于选择性地对该第一节点的电荷进行充/放电；以及，

至少一个第二放电路径，耦接该第二节点，用于选择性地对该第二节点的电荷进行充/放电。

5.如权利要求4所述的毛刺检测器，其特征在于，当该电源电压发生欠压毛刺时，该至少一个第一放电路径对该第一节点的电荷进行充/放电，以及，该至少一个第二放电路径对该第二节点的电荷进行充/放电。

6.如权利要求4所述的毛刺检测器，其特征在于，该至少一个第一放电路径包括第一P型晶体管和第一N型晶体管，该第一P型晶体管用于在该电源电压和该第一节点之间选择性地提供电流路径，以及，该第一N型晶体管用于在该接地电压和该第一节点之间选择性地提供电流路径。

7.如权利要求6所述的毛刺检测器，其特征在于，该至少一个第二放电路径包括第二P型晶体管和第二N型晶体管，该第二P型晶体管用于在该电源电压和该第二节点之间选择性地提供电流路径，以及，该第二N型晶体管用于在该接地电压和该第二节点之间选择性地提供电流路径。

8.如权利要求7所述的毛刺检测器，其特征在于，该第一P型晶体管、该第一N型晶体管、该第二P型晶体管和该第二N型晶体管中的每一个是二极管式连接的晶体管。

9.如权利要求1所述的毛刺检测器，其特征在于，该第一逻辑电路和该第二逻辑电路包括反相器、与非门或或非门。

10.一种毛刺检测器，包括：

第一逻辑电路，耦接在电源电压和接地电压之间，用于在第一节点处接收第一信号以产生第二信号至第二节点；

第二逻辑电路，耦接在该电源电压和该接地电压之间，用于在该第二节点处接收该第二信号以产生该第一信号至该第一节点；

至少一个第一放电路径，耦接该第一节点，用于选择性地对该第一节点的电荷进行充/放电；以及，

至少一个第二放电路径，耦接至该第二节点，用于选择性地对该第二节点的电荷进行充/放电。

11.如权利要求10所述的毛刺检测器，其特征在于，该毛刺检测器还包括：

警示信号产生器，耦接该第一节点或该第二节点，用于根据该第一信号的电压电平或该第二信号的电压电平确定该电源电压是否发生欠压毛刺，以决定是否输出警示信号。

12.如权利要求11所述的毛刺检测器，其特征在于，当该电源电压未发生欠压毛刺时，该第一信号具有第一逻辑值，该第二信号具有不同于该第一逻辑值的第二逻辑值；以及，在该电源电压发生欠压毛刺过后，该警示信号产生器通过检测该第一信号是否改变为该第二逻辑值或检测该第二信号是否改变为该第一逻辑值来确定该电源电压是否发生过欠压毛刺。

13.如权利要求10所述的毛刺检测器，其特征在于，当该电源电压发生欠压毛刺时，该至少一个第一放电路径对该第一节点的电荷进行充/放电，以及，该至少一个第二放电路径对该第二节点的电荷进行充/放电。

14.如权利要求10所述的毛刺检测器，其特征在于，该至少一个第一放电路径包括第一P型晶体管和第一N型晶体管，该第一P型晶体管用于在该电源电压和该第一节点之间选择性地提供电流路径，以及，该第一N型晶体管用于在该接地电压和该第一节点之间选择性地提供电流路径。

15.如权利要求14所述的毛刺检测器，其特征在于，该至少一个第二放电路径包括第二P型晶体管和第二N型晶体管，该第二P型晶体管用于在该电源电压和该第二节点之间选择性地提供电流路径，以及，该第二N型晶体管用于在该接地电压和该第二节点之间选择性地提供电流路径。

16.如权利要求15所述的毛刺检测器，其特征在于，该第一P型晶体管、该第一N型晶体管、该第二P型晶体管和该第二N型晶体管中的每一个是二极管式连接的晶体管。

17.如权利要求10所述的毛刺检测器，其特征在于，该第一逻辑电路和该第二逻辑电路包括反相器、与非门，和/或，或非门。