JPH10135808A - パワーアップ検出器回路 - Google Patents
パワーアップ検出器回路Info
- Publication number
- JPH10135808A JPH10135808A JP9176803A JP17680397A JPH10135808A JP H10135808 A JPH10135808 A JP H10135808A JP 9176803 A JP9176803 A JP 9176803A JP 17680397 A JP17680397 A JP 17680397A JP H10135808 A JPH10135808 A JP H10135808A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- power
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 本発明の目的は、放電回路を含むパワーアッ
プ検出器回路を提示することにある。 【解決手段】 本発明による集積回路は、パワーアップ
検出器回路１００を含むが、この回路は、通常の動作の
際は、コンデンサ１０２によって充電された状態に保持
されるノード１０３を含む。このノード１０３上の電圧
が、典型的には、インバータ１０５、１０６から成る感
知回路によって検出されるが、この感知回路は、パワー
が最初に加えられたとき、パワーアップリセットパルス
を生成する。ただし、ノード１０３上の電圧は、短時間
の電源の中断の際の全てのケースにおいて適切に放電さ
れるとは限らない。このために、パワーアップ検出器の
信頼性を増加するために、放電回路２００が追加され、
これによって、電源電圧がある与えられたレベル以下に
落ちたときに、電源電圧感知回路によって検出される電
圧が、正しいレベルにあることが保障される。
プ検出器回路を提示することにある。 【解決手段】 本発明による集積回路は、パワーアップ
検出器回路１００を含むが、この回路は、通常の動作の
際は、コンデンサ１０２によって充電された状態に保持
されるノード１０３を含む。このノード１０３上の電圧
が、典型的には、インバータ１０５、１０６から成る感
知回路によって検出されるが、この感知回路は、パワー
が最初に加えられたとき、パワーアップリセットパルス
を生成する。ただし、ノード１０３上の電圧は、短時間
の電源の中断の際の全てのケースにおいて適切に放電さ
れるとは限らない。このために、パワーアップ検出器の
信頼性を増加するために、放電回路２００が追加され、
これによって、電源電圧がある与えられたレベル以下に
落ちたときに、電源電圧感知回路によって検出される電
圧が、正しいレベルにあることが保障される。
Description
【０００１】
【発明の属する技術分野】本発明は、パワーアップ検出
器回路に関する。
器回路に関する。
【０００２】
【従来の技術】パワーアップ検出器回路は、しばしば、
集積回路（ＩＣ）設計内に含まれ、ＩＣにパワーが加え
られたときに、回路のさまざまな部分を初期化するため
のリセット信号を提供する目的で使用される。例えば、
このリセット信号は、論理回路が、過剰な電力消費につ
ながる浮遊ゲートノードを持つことなく、初期化される
ことを確保するために使用される。さらに、ここでは、
総称して“デジタルプロセッサ”と呼ばれる、マイクロ
プロセッサ、デジタル信号プロセッサ、あるいは、マイ
クロコントローラも、しばしば、これら論理回路が、論
理入力信号を正当なソフトウエアインストラクションと
して受理するように初期化するために、パワーアップ検
出器を含む。様々な他の回路を、さらに別の目的で、初
期化することも考えられる。このパワーアップは、携帯
のバッテリ電力を使用する装置の場合のように、長期間
の停電の後であるかもしれないし、あるいは、電源電圧
の瞬間的な低下、中断の後であるかもしれないことに注
意する。さまざまなタイプの停電状態および低下、中断
に適応するために、パワーアップ検出器は、広範囲にわ
たる多様な状況下において、偽リセット信号を生成する
ことなく、リセット信号を、高信頼に生成することを要
望される。例えば、電源電圧レベルに関する変化、およ
び（パワーオンの際の）電圧上昇および（パワーダウン
の際の）電圧下降の速度に適応するべきである。
集積回路（ＩＣ）設計内に含まれ、ＩＣにパワーが加え
られたときに、回路のさまざまな部分を初期化するため
のリセット信号を提供する目的で使用される。例えば、
このリセット信号は、論理回路が、過剰な電力消費につ
ながる浮遊ゲートノードを持つことなく、初期化される
ことを確保するために使用される。さらに、ここでは、
総称して“デジタルプロセッサ”と呼ばれる、マイクロ
プロセッサ、デジタル信号プロセッサ、あるいは、マイ
クロコントローラも、しばしば、これら論理回路が、論
理入力信号を正当なソフトウエアインストラクションと
して受理するように初期化するために、パワーアップ検
出器を含む。様々な他の回路を、さらに別の目的で、初
期化することも考えられる。このパワーアップは、携帯
のバッテリ電力を使用する装置の場合のように、長期間
の停電の後であるかもしれないし、あるいは、電源電圧
の瞬間的な低下、中断の後であるかもしれないことに注
意する。さまざまなタイプの停電状態および低下、中断
に適応するために、パワーアップ検出器は、広範囲にわ
たる多様な状況下において、偽リセット信号を生成する
ことなく、リセット信号を、高信頼に生成することを要
望される。例えば、電源電圧レベルに関する変化、およ
び（パワーオンの際の）電圧上昇および（パワーダウン
の際の）電圧下降の速度に適応するべきである。
【０００３】図１には、一つの従来の技術によるパワー
アップ検出器（１００）が示されるが、これは、電源ノ
ードＶDDとアース電源ノードＶSSとの間の電源電圧差を
モニタする。初めに、電力が加えられると、ノード１０
３の所の電圧が、トランジスタ１０１を通じての導通の
ために上昇し、このために、コンデンサ接続トランジス
タ１０２上に電荷が蓄積される。この電圧が、トランジ
スタ１０５と１０６から構成される電圧感知インバータ
のスイッチング閾値に達すると、インバータ出力ノード
１０７上の電圧が低くなり、このために、トランジスタ
１０４が導通する。従って、トランジスタ１０４は、Ｖ
DDノードとＶSSノードの間に十分な電圧が存在するかぎ
り、ノード１０３を高電圧に保持する。理解できるよう
に、こうしてラッチされたノード１０３上の高電圧（お
よびノード１０７上の低電圧）のために、トランジスタ
１０８と１０９によって形成されるインバータの出力が
高値になり、このために、トランジスタ１１０と１１１
によって形成されるインバータの出力が低値になり、さ
らにこのために、トランジスタ１１２と１１３によって
形成されるインバータの出力ノード１１４が高値にな
る。こうして、信号JPURAが、リセット機能を制御する
ため、あるいは、必要に応じてさらに別の目的（例え
ば、アラームを鳴らす）に使用される。
アップ検出器（１００）が示されるが、これは、電源ノ
ードＶDDとアース電源ノードＶSSとの間の電源電圧差を
モニタする。初めに、電力が加えられると、ノード１０
３の所の電圧が、トランジスタ１０１を通じての導通の
ために上昇し、このために、コンデンサ接続トランジス
タ１０２上に電荷が蓄積される。この電圧が、トランジ
スタ１０５と１０６から構成される電圧感知インバータ
のスイッチング閾値に達すると、インバータ出力ノード
１０７上の電圧が低くなり、このために、トランジスタ
１０４が導通する。従って、トランジスタ１０４は、Ｖ
DDノードとＶSSノードの間に十分な電圧が存在するかぎ
り、ノード１０３を高電圧に保持する。理解できるよう
に、こうしてラッチされたノード１０３上の高電圧（お
よびノード１０７上の低電圧）のために、トランジスタ
１０８と１０９によって形成されるインバータの出力が
高値になり、このために、トランジスタ１１０と１１１
によって形成されるインバータの出力が低値になり、さ
らにこのために、トランジスタ１１２と１１３によって
形成されるインバータの出力ノード１１４が高値にな
る。こうして、信号JPURAが、リセット機能を制御する
ため、あるいは、必要に応じてさらに別の目的（例え
ば、アラームを鳴らす）に使用される。
【０００４】また、このパワーアップ検出器は、動作す
るためには自身も電力供給される必要があるために、こ
れはこれが制御する動作回路に対して要求される電圧よ
り低い電圧にて高信頼に機能する必要があることに注意
する。特に、従来の技術による設計では、ＣＭＯＳ技術
が、より小さな設計ルールおよびより低いトランジスタ
閾値に移行するのに伴って問題が出てきた。つまり、ト
ランジスタ１０６の閾値（Ｖtn）が小さくされるのに伴
って、短時間の電力停電が高信頼に検出できなくなる。
これは、トランジスタ１０４のｐ＋ドレインと、ｎ−ド
ープされた基板（例えば、ｎ−タブ）によって形成され
るｐ−ｎ接合間の順バイアス電圧が、トランジスタ１０
５と１０６から構成されるインバータのスイッチング閾
値より大きくなるためである。例えば、寄生ダイオード
１１５は、典型的には、０．６ボルトの接合電圧降下を
持ち、一方、インバータ１０５と１０６のスイッチング
閾値は、０．５ミクロン技術においては、約０．５ボル
トあるいはこれ以下である。ダイオード１１５が形成さ
れるｎ−タイプ基板（例えば、ｎ−タブ）は、通常、動
作中は、ＶDDにバイアスされ、このために、通常の動作
においては、ダイオード１１５に起因して電圧クランピ
ングが起こることはない。ただし、短時間の電力停電が
起こった場合は、ノード１０３上の電圧がダイオード１
１５によって約０．６ボルトにクランプされ、この電圧
は、第一のインバータ（１０５、１０６）のスイッチン
グ閾値より高い。従って、出力信号JPURAは、このよう
な短時間の電力の中断では、低電圧状態にスイッチされ
ず、制御回路は正常にリセットしない。停電がより長時
間になると、ダイオード１１５より漏れて閾値以下とな
り、このためにノード１０３上の電圧がスイッチング閾
値以下となり、次のパワーアップにおいては、正しいリ
セットが行なわれる。
るためには自身も電力供給される必要があるために、こ
れはこれが制御する動作回路に対して要求される電圧よ
り低い電圧にて高信頼に機能する必要があることに注意
する。特に、従来の技術による設計では、ＣＭＯＳ技術
が、より小さな設計ルールおよびより低いトランジスタ
閾値に移行するのに伴って問題が出てきた。つまり、ト
ランジスタ１０６の閾値（Ｖtn）が小さくされるのに伴
って、短時間の電力停電が高信頼に検出できなくなる。
これは、トランジスタ１０４のｐ＋ドレインと、ｎ−ド
ープされた基板（例えば、ｎ−タブ）によって形成され
るｐ−ｎ接合間の順バイアス電圧が、トランジスタ１０
５と１０６から構成されるインバータのスイッチング閾
値より大きくなるためである。例えば、寄生ダイオード
１１５は、典型的には、０．６ボルトの接合電圧降下を
持ち、一方、インバータ１０５と１０６のスイッチング
閾値は、０．５ミクロン技術においては、約０．５ボル
トあるいはこれ以下である。ダイオード１１５が形成さ
れるｎ−タイプ基板（例えば、ｎ−タブ）は、通常、動
作中は、ＶDDにバイアスされ、このために、通常の動作
においては、ダイオード１１５に起因して電圧クランピ
ングが起こることはない。ただし、短時間の電力停電が
起こった場合は、ノード１０３上の電圧がダイオード１
１５によって約０．６ボルトにクランプされ、この電圧
は、第一のインバータ（１０５、１０６）のスイッチン
グ閾値より高い。従って、出力信号JPURAは、このよう
な短時間の電力の中断では、低電圧状態にスイッチされ
ず、制御回路は正常にリセットしない。停電がより長時
間になると、ダイオード１１５より漏れて閾値以下とな
り、このためにノード１０３上の電圧がスイッチング閾
値以下となり、次のパワーアップにおいては、正しいリ
セットが行なわれる。
【０００５】
【課題を解決するための手段】本発明においては、放電
回路を含むパワーアップ検出器回路が開示される。この
放電回路は、電源電圧感知回路によって検出される電圧
が、電源電圧がある与えられたレベル以下に低下したと
き、正しいレベルであることを保障する。より詳細に
は、この放電回路は、電源電圧が前記の与えられたレベ
ル以下に落ちたとき、ノード放電トランジスタをオンす
る第一のコンデンサを含む。さらに、偽放電に対する保
護を提供するために、極く短時間の電源電圧の中断の際
に、放電トランジスタが導通することを防ぐ第二のコン
デンサがオプションとして、提供される。一つの好まし
い実施例においては、この第二のコンデンサは、低い電
源電圧のとき、不能にされる。これは、放電トランジス
タが、電源電圧のゆるやかな変動（低スルーレイト）に
起因する電源電圧の中断に対して、導通することを助け
る。
回路を含むパワーアップ検出器回路が開示される。この
放電回路は、電源電圧感知回路によって検出される電圧
が、電源電圧がある与えられたレベル以下に低下したと
き、正しいレベルであることを保障する。より詳細に
は、この放電回路は、電源電圧が前記の与えられたレベ
ル以下に落ちたとき、ノード放電トランジスタをオンす
る第一のコンデンサを含む。さらに、偽放電に対する保
護を提供するために、極く短時間の電源電圧の中断の際
に、放電トランジスタが導通することを防ぐ第二のコン
デンサがオプションとして、提供される。一つの好まし
い実施例においては、この第二のコンデンサは、低い電
源電圧のとき、不能にされる。これは、放電トランジス
タが、電源電圧のゆるやかな変動（低スルーレイト）に
起因する電源電圧の中断に対して、導通することを助け
る。
【０００６】
【発明の実施の形態】以下の詳細な説明は、改良された
パワーアップ検出器回路に関する。図２にはパワーアッ
プ検出器の性能を向上する放電回路２００が図示され
る。ここでは、本発明の回路の使用が、図１の従来の技
術による回路との関連で説明されるが、ただし、この回
路は、他のタイプのパワーアップ検出器と共に使用する
ことも可能である。放電回路２００は、図１のノード１
０３として示される感知される電圧ノードに接続する放
電ライン２０６を提供する。この放電ライン２０６は、
放電トランジスタ２０５によって制御され、放電ライン
２０６のゲートが、ｎチャンネルトランジスタスイッチ
ング閾値（Ｖtn）より高い場合は、放電ライン２０６が
感知される電圧ノード１０３の電圧を引き下げる。
パワーアップ検出器回路に関する。図２にはパワーアッ
プ検出器の性能を向上する放電回路２００が図示され
る。ここでは、本発明の回路の使用が、図１の従来の技
術による回路との関連で説明されるが、ただし、この回
路は、他のタイプのパワーアップ検出器と共に使用する
ことも可能である。放電回路２００は、図１のノード１
０３として示される感知される電圧ノードに接続する放
電ライン２０６を提供する。この放電ライン２０６は、
放電トランジスタ２０５によって制御され、放電ライン
２０６のゲートが、ｎチャンネルトランジスタスイッチ
ング閾値（Ｖtn）より高い場合は、放電ライン２０６が
感知される電圧ノード１０３の電圧を引き下げる。
【０００７】ノード２１１に接続された放電トランジス
タ２０５のゲートは、最初は、トランジスタ２０１、コ
ンデンサ２０２、およびトランジスタ２０４から構成さ
れる回路によって制御される。電源電圧（ＶDD、ＶSS）
がこの集積回路に加えられると、トランジスタ２０２に
よって形成されるコンデンサが、ダイオードとして接続
された、トランジスタ２０１を通じて充電される。こう
して、ノード２０３が、約ＶDD−Ｖtnの高電圧状態にお
かれる。この電圧は、トランジスタ２０４によって、Ｖ
DDがトランジスタ２０４のゲートの所で十分に高いかぎ
り、ノード２１１から、隔離され、導通することを阻止
される。従って、ノード２１１は、トランジスタ２０７
およびトランジスタ２１０を通じて、ノード２１１から
ＶSSに、電荷が漏れるために、トランジスタ２０５の導
通閾値以下に保たされる。ただし、電源電圧ＶDDの停電
の際には、ｐチャンネルトランジスタ２０４のゲートの
所の電圧が、ノード２０３の所の電圧よりも閾値Ｖtp以
上落ち、このため、トランジスタ２０４が導通する。こ
のために、コンデンサ２０２によってノード２０３上に
蓄積された電荷が、ノード２１１に共有され、トランジ
スタ２０５のゲートの所の電圧がその導通閾値以上に引
き上げられる。こうして、放電ライン２０６が、感知さ
れる電圧ノード１０３の電圧を引き下げ、このために、
前述のように、電源リセット信号JPURAが高値となる。
この方法によって、電源電圧の損失を検出する信頼性
が、コンデンサ２０２に蓄積された電荷のために、向上
される。
タ２０５のゲートは、最初は、トランジスタ２０１、コ
ンデンサ２０２、およびトランジスタ２０４から構成さ
れる回路によって制御される。電源電圧（ＶDD、ＶSS）
がこの集積回路に加えられると、トランジスタ２０２に
よって形成されるコンデンサが、ダイオードとして接続
された、トランジスタ２０１を通じて充電される。こう
して、ノード２０３が、約ＶDD−Ｖtnの高電圧状態にお
かれる。この電圧は、トランジスタ２０４によって、Ｖ
DDがトランジスタ２０４のゲートの所で十分に高いかぎ
り、ノード２１１から、隔離され、導通することを阻止
される。従って、ノード２１１は、トランジスタ２０７
およびトランジスタ２１０を通じて、ノード２１１から
ＶSSに、電荷が漏れるために、トランジスタ２０５の導
通閾値以下に保たされる。ただし、電源電圧ＶDDの停電
の際には、ｐチャンネルトランジスタ２０４のゲートの
所の電圧が、ノード２０３の所の電圧よりも閾値Ｖtp以
上落ち、このため、トランジスタ２０４が導通する。こ
のために、コンデンサ２０２によってノード２０３上に
蓄積された電荷が、ノード２１１に共有され、トランジ
スタ２０５のゲートの所の電圧がその導通閾値以上に引
き上げられる。こうして、放電ライン２０６が、感知さ
れる電圧ノード１０３の電圧を引き下げ、このために、
前述のように、電源リセット信号JPURAが高値となる。
この方法によって、電源電圧の損失を検出する信頼性
が、コンデンサ２０２に蓄積された電荷のために、向上
される。
【０００８】ただし、さらに追加の信頼性を、コンデン
サ２０８、トランジスタ２０７、およびダイオード接続
トランジスタ２１０を加えることによって得ることがで
きる。コンデンサ２０８は、ノード２１１の所のノイズ
電圧に起因する急速な変動をフィルタアウトし、感知さ
れるノード１０３が誤って放電されるのを防ぐ働きをす
る。この方法によって、リセット回路が、誤ってトリガ
されるのが回避される。ダイオード接続トランジスタ２
１０は、ノード２０９のバイアス電圧を、初期パワーア
ップの電圧上昇の際に、アース（ＶSS）より１トランジ
スタ閾値（Ｖtn）だけ高い値に制限する働きをする。さ
らに、これは、このバイアス電圧を、その後、（トラン
ジスタ２０１および２０４を通じての）電源Ｖtn＋Ｖtp
が、期待されるＶDD以下に落ちた場合も、維持する働き
をする。従って、放電トランジスタ２０５のゲートは、
正常の動作の際は、その導通閾値に近いレベルに保持さ
れ、電源が故障した場合、トランジスタ２０５が迅速に
導通できるようにされる。
サ２０８、トランジスタ２０７、およびダイオード接続
トランジスタ２１０を加えることによって得ることがで
きる。コンデンサ２０８は、ノード２１１の所のノイズ
電圧に起因する急速な変動をフィルタアウトし、感知さ
れるノード１０３が誤って放電されるのを防ぐ働きをす
る。この方法によって、リセット回路が、誤ってトリガ
されるのが回避される。ダイオード接続トランジスタ２
１０は、ノード２０９のバイアス電圧を、初期パワーア
ップの電圧上昇の際に、アース（ＶSS）より１トランジ
スタ閾値（Ｖtn）だけ高い値に制限する働きをする。さ
らに、これは、このバイアス電圧を、その後、（トラン
ジスタ２０１および２０４を通じての）電源Ｖtn＋Ｖtp
が、期待されるＶDD以下に落ちた場合も、維持する働き
をする。従って、放電トランジスタ２０５のゲートは、
正常の動作の際は、その導通閾値に近いレベルに保持さ
れ、電源が故障した場合、トランジスタ２０５が迅速に
導通できるようにされる。
【０００９】トランジスタ２０７は、スイッチングデバ
イスとして機能し、コンデンサ２０８のノード２１１へ
の影響を、電源電圧が、ＶSSよりも２Ｖtn以上ないとき
は、隔離する。つまり、ＶDDの値が相対的に低い場合
は、トランジスタ２０７のゲートは、その導通閾値以下
となり、実際に、コンデンサ２０８をノード２１１から
切断する。これは、トランジスタ２０４がオンされ、ノ
ード２１１上のノード電圧が、より迅速に増加すること
を助ける。ノード２１１上の明確な上昇によって、トラ
ンジスタ２０５が、強くオンされ、この結果、ノード１
０３が、インバータ１０５−１０６のスイッチングポイ
ントを超えて引かれ、リセットパルスが発生する。正味
効果として、電源が故障した場合の、電源電圧の相対的
低下より開始される放電回路２００の応答が向上され
る。
イスとして機能し、コンデンサ２０８のノード２１１へ
の影響を、電源電圧が、ＶSSよりも２Ｖtn以上ないとき
は、隔離する。つまり、ＶDDの値が相対的に低い場合
は、トランジスタ２０７のゲートは、その導通閾値以下
となり、実際に、コンデンサ２０８をノード２１１から
切断する。これは、トランジスタ２０４がオンされ、ノ
ード２１１上のノード電圧が、より迅速に増加すること
を助ける。ノード２１１上の明確な上昇によって、トラ
ンジスタ２０５が、強くオンされ、この結果、ノード１
０３が、インバータ１０５−１０６のスイッチングポイ
ントを超えて引かれ、リセットパルスが発生する。正味
効果として、電源が故障した場合の、電源電圧の相対的
低下より開始される放電回路２００の応答が向上され
る。
【図１】従来の技術によるパワーアップ検出器回路の一
つの実施例を示す図である。
つの実施例を示す図である。
【図２】図１に一例として示されるパワーアップ検出器
の動作を向上させるために使用される放電回路の一つの
好ましい実施例を示す図である。
の動作を向上させるために使用される放電回路の一つの
好ましい実施例を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル ジェームス ハンター アメリカ合衆国 19512 ペンシルヴァニ ア，ボイヤータウン，リンディ レーン 29
Claims (5)
- 【請求項１】 パワーアップ検出器（１００）を有する
集積回路であって、このパワーアップ検出器（１００）
が、感知される電圧ノード（１０３）を含み、この感知
される電圧ノード（１０３）が、電圧クランピングデバ
イス（１１５）に結合され、この電圧クランピングデバ
イス（１１５）が、前記の感知される電圧ノード上の電
圧を、電源電圧（ＶDD）が除去されたときクランプし、
前記の感知される電圧ノード（１０３）がさらにある閾
値電圧を有する電圧センス回路（１０５、１０６）にも
結合され；前記のパワーアップ検出器が、前記感知され
る電圧ノード（１０３）を前記の電源電圧が除去された
とき、放電するための放電回路（２００）をさらに含む
ことを特徴とし、 ここで、前記の放電回路が、前記の感知される電圧ノー
ドを、前記の感知される電圧回路の前記の閾値電圧以下
のレベルにまで放電することを特徴とするパワーアップ
検出器を有する集積回路。 - 【請求項２】 前記の放電回路（２００）が、第一のコ
ンデンサ（２０２）を含み、この第一のコンデンサ（２
０２）が、充電デバイス（２０１）によって、前記の電
源電圧（ＶDD）が加えられたとき、ある与えられた電圧
レベルに充電され、前記の第一のコンデンサ（２０２）
が、さらに放電デバイス（２０５）の制御端子にも結合
され、これによってこの放電デバイス（２０５）が、前
記の電源電圧が除去されたとき導通して、前記の感知さ
れる電圧ノードを放電することを特徴とする請求項１の
パワーアップ検出器を有する集積回路。 - 【請求項３】 前記の放電回路（２００）が、さらに、
前記の放電デバイス（２０５）の制御端子上に加わるノ
イズ電圧の影響を低減する働きをする第二のコンデンサ
（２０８）を含むことを特徴とする請求項２のパワーア
ップ検出器を有する集積回路。 - 【請求項４】 前記の放電回路（２００）が、さらに、
前記の放電デバイスの前記の制御端子を前記の放電デバ
イスの導通閾値電圧に近い電圧にバイアスする働きを持
つバイアスデバイス（２１０）を含むことを特徴とする
請求項３のパワーアップ検出器を有する集積回路。 - 【請求項５】 前記の放電回路（２００）が、さらに、
前記の第二のコンデンサを、電源電圧が相対的に低いと
きは、前記の放電デバイスの制御端子から隔離する働き
を持つスイッチングデバイス（２０７）を含むことを特
徴とする請求項４のパワーアップ検出器を有する集積回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/674411 | 1996-07-02 | ||
| US08/674,411 US5828251A (en) | 1996-07-02 | 1996-07-02 | Power-up detector circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135808A true JPH10135808A (ja) | 1998-05-22 |
Family
ID=24706493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9176803A Pending JPH10135808A (ja) | 1996-07-02 | 1997-07-02 | パワーアップ検出器回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5828251A (ja) |
| JP (1) | JPH10135808A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999039A (en) * | 1996-09-30 | 1999-12-07 | Advanced Micro Devices, Inc. | Active power supply filter |
| US6127880A (en) * | 1997-09-26 | 2000-10-03 | Advanced Micro Devices, Inc. | Active power supply filter |
| US6259284B1 (en) * | 1999-12-22 | 2001-07-10 | Hitachi America, Ltd. | Charge free power-on-reset circuit |
| JP4480229B2 (ja) * | 2000-05-29 | 2010-06-16 | 日本テキサス・インスツルメンツ株式会社 | パワーオフ検出回路 |
| JP4578882B2 (ja) * | 2004-07-30 | 2010-11-10 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US7602222B2 (en) * | 2005-09-30 | 2009-10-13 | Mosaid Technologies Incorporated | Power up circuit with low power sleep mode operation |
| TWI306334B (en) * | 2006-01-24 | 2009-02-11 | Holtek Semiconductor Inc | Improved circuit and method for generating a power on reset signal |
| US7518419B1 (en) | 2006-12-15 | 2009-04-14 | National Semiconductor Corporation | Wideband power-on reset circuit |
| US7388414B1 (en) | 2007-03-30 | 2008-06-17 | National Semiconductor Corporation | Wideband power-on reset circuit with glitch-free output |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4366560A (en) * | 1980-09-22 | 1982-12-28 | Motorola, Inc. | Power down detector |
| IT1204808B (it) * | 1986-02-18 | 1989-03-10 | Sgs Microelettronica Spa | Circuito di reset all'accensione per reti logiche in tecnologia mos,particolarmente per periferiche di microprocessori |
| US5027320A (en) * | 1989-09-22 | 1991-06-25 | Cypress Semiconductor Corp. | EPROM circuit having enhanced programmability and improved speed and reliability |
| US5109163A (en) * | 1991-02-15 | 1992-04-28 | Zilog, Inc. | Integrated power-on reset circuit |
| EP0575687B1 (en) * | 1992-06-26 | 1997-01-29 | STMicroelectronics S.r.l. | Power-on reset circuit having a low static consumption |
| US5396115A (en) * | 1993-10-26 | 1995-03-07 | Texas Instruments Incorporated | Current-sensing power-on reset circuit for integrated circuits |
-
1996
- 1996-07-02 US US08/674,411 patent/US5828251A/en not_active Expired - Lifetime
-
1997
- 1997-07-02 JP JP9176803A patent/JPH10135808A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5828251A (en) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6078201A (en) | Power-on reset circuit for dual supply voltages | |
| US5508649A (en) | Voltage level triggered ESD protection circuit | |
| CN100593907C (zh) | 包括第一和第二信号发生器的加电复位电路及相关方法 | |
| US10090833B2 (en) | Low power reset circuit | |
| US6937074B2 (en) | Power-up signal generator in semiconductor device | |
| US11088541B2 (en) | Integrated circuit and electrostatic discharge protection circuit thereof | |
| JP4786369B2 (ja) | 電源検出回路 | |
| US8630073B2 (en) | Integrated circuit provided with a protection against electrostatic discharges | |
| JP2009010477A (ja) | 半導体装置 | |
| US10931101B2 (en) | Electrostatic discharge protection circuit | |
| US5374923A (en) | Power-on detecting circuit | |
| US5120993A (en) | Substrate bias voltage detection circuit | |
| US5212412A (en) | Power on reset circuit having hysteresis inverters | |
| KR20140129159A (ko) | 차동 입력/출력 인터페이스들에 대한 서지 보호 | |
| JP3484212B2 (ja) | 電源損失センサ | |
| US7466172B2 (en) | Supply voltage level detector | |
| US5602502A (en) | Circuit for detecting when a supply output voltage exceeds a predetermined level | |
| US7459957B2 (en) | Fuse circuit with leakage path elimination | |
| JPH10135808A (ja) | パワーアップ検出器回路 | |
| CN110957713A (zh) | 一种静电放电箝位电路 | |
| US7522395B1 (en) | Electrostatic discharge and electrical overstress protection circuit | |
| US20070103210A1 (en) | Power-on reset circuit for an integrated circuit | |
| US6091265A (en) | Low voltage CMOS input buffer with undershoot/overshoot protection | |
| US6563353B2 (en) | Circuit to eliminate bus contention at chip power up | |
| KR100715601B1 (ko) | 파워온 리셋 회로 |