CN116387356A - 一种具有p型漂移区的soi ligbt - Google Patents
一种具有p型漂移区的soi ligbt Download PDFInfo
- Publication number
- CN116387356A CN116387356A CN202310340052.2A CN202310340052A CN116387356A CN 116387356 A CN116387356 A CN 116387356A CN 202310340052 A CN202310340052 A CN 202310340052A CN 116387356 A CN116387356 A CN 116387356A
- Authority
- CN
- China
- Prior art keywords
- region
- type
- layer
- groove gate
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000903 blocking effect Effects 0.000 claims abstract description 19
- 230000005684 electric field Effects 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 8
- 238000000605 extraction Methods 0.000 abstract description 6
- 239000000969 carrier Substances 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 230000009024 positive feedback mechanism Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
- H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
- H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
- H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
Landscapes
- Thyristors (AREA)
Abstract
本发明属于功率半导体技术领域，具体涉及一种具有P型漂移区的SOI LIGBT。本发明采用了P型漂移区和阴极的载流子存储层，导通时，器件以晶闸管模式工作，N型载流子存储层和阻挡槽栅提高了漂移区的载流子浓度降低了器件的导通压降；正向阻断状态下，阳极侧的N‑区调制了垂直方向的电场，避免了器件的垂直方向上的击穿；关断时，晶闸管的正反馈机制使器件在载流子的抽取过程中始终保持较低电压，在电压上升完成后的电流下降阶段，漂移区内所剩载流子已经不多，电流下降很快，表现出类MOS的关断特性，器件快速关断，关断损耗大大降低。器件的导通压降与关断损耗折中关系得到优化。
Description
技术领域
本发明属于功率半导体技术领域，具体涉及一种具有P型漂移区的SOI LIGBT。
背景技术
绝缘栅双极型晶体管(IGBT)是一种栅控的双极导电器件，其栅控特性使其具有输入阻抗高且易于驱动的优点，其双极导电能力使其易于实现低的导通压降和大的电流密度，十分适合应用于智能电网、轨道交通、工业控制等高压高功率电力电子技术领域。基于SOI技术的半导体器件易于实现全介质隔离，具有更低的泄漏电流和更小的寄生效应。
正向导通时LIGBT器件的漂移区内发生电导调制效应而储存有大量过剩载流子，在降低器件的正向导通压降(On-state voltage drop,Von)的同时，会造成关断时较长的拖尾电流，使关断损耗(Turning off loss,Eoff)增加。
为改善LIGBT器件关断损耗与导通压降之间的矛盾关系，文献(M.R.Simpson,P.A.Gough,F.I.Hshieh,et al.Anlysis of the lateral insulated gate transistor[C].IEEE International Electron Devices Meeting,Washington,1985,740-743)中提出了短路阳极结构，即在阳极P+区旁引入短接的阳极N+区，以此加速器件关断过程中抽取漂移区内存储的电子。但短路阳极结构导致器件在导通时存在由单极导电模式向双极导电模式转换所造成的snapback效应，降低了器件并联使用的可靠性。文献(Jie Wei,XiaorongLuo,Gaoqiang Deng,et al.Ultrafast and Low-Turn-OFF Loss Lateral IEGT With aMOS-Controlled Shorted Anode[J].IEEE Transactions on Electron Devices,2019,66(1):533-537)提出了阳极区MOS栅控短路阳极IEGT(Injection enhanced gatetransistor)；正向导通时，该结构阳极槽栅相对于阳极加负电位，阳极区NMOS处于关态，阳极N+无电流流过，不会造成注入效率降低和snapback现象；关断过程中，阳极槽栅相对于阳极加正电位，阳极NMOS沟道开启，从而形成电子的抽取通路，加速器件关断，显著降低关断损耗值。但，该结构需要引入额外的栅驱动控制电路，增加了器件设计成本和控制难度。
发明内容
针对上述问题，本发明提出一种P型漂移区的SOI LIGBT。
本发明的技术方案为：
一种具有P型漂移区的SOI LIGBT，如图1所示，包括自下而上依次层叠设置的P型衬底1、绝缘介质层2、P型漂移区3；所述P型漂移区3上层沿器件横向方向依次具有阴极结构、氧化层10和阳极结构；
所述的阴极结构包括N型载流子存储层51、位于N型载流子存储层51上表面的P型阱区6、位于P型阱区6上层且依次排设的第一P+区71、第一N+区81、第二N+区82、第二P+区72,其中第二P+区72位于靠近阳极结构的一侧；
所述的阳极结构包括N型缓冲层52、位于N型缓冲层52上层的第三P+区73；第三P+区73的引出端为阳极；
所述场氧化层10位于阴极结构与阳极结构之间的P型漂移区表面，其两端分别延伸至P型阱区6与N型缓冲层52上表面；
还包括槽栅结构，所述槽栅结构包括控制槽栅和阻挡槽栅，所述控制槽栅位于第一N+区81和第二N+区82之间并分别与第一N+区81和第二N+区82接触，控制槽栅沿器件垂直方向贯穿P阱区6和N型载流子存储层51后延伸入P型漂移区3中，控制槽栅由第一槽栅介质层92和位于第一槽栅介质层92中的第一槽栅多晶硅层91组成；所述阻挡槽栅的一侧与第二P+体接触区72接触，另一侧为P型阱区6，阻挡槽栅沿器件垂直方向贯穿P阱区6和N型载流子存储层51后延伸入P型漂移区3中，阻挡槽栅由第二槽栅介质层94和位于第二槽栅介质层94中的第二槽栅多晶硅层93组成；
所述第一槽栅多晶硅层91的引出端为栅极；
所述第一P+区71、第二P+区72、第一N+区81、第二N+区82与阻挡槽栅93的共同引出端为阴极；
在N型缓冲层52下表面与绝缘介质层2上表面之间还具有N-区4，N-区4的侧面与P型漂移区3接触；所述N-区4用于在器件正向阻断状态下，调制垂直方向的电场。
本发明采用了P型漂移区和阴极的载流子存储层，导通时，器件以晶闸管模式工作，N型载流子存储层和阻挡槽栅提高了漂移区的载流子浓度降低了器件的导通压降；正向阻断状态下，阳极侧的N-区调制了垂直方向的电场，避免了器件的垂直方向上的击穿；关断时，晶闸管的正反馈机制使器件在载流子的抽取过程中始终保持较低电压，在电压上升完成后的电流下降阶段，漂移区内所剩载流子已经不多，电流下降很快，表现出类MOS的关断特性，器件快速关断，关断损耗大大降低。器件的导通压降与关断损耗折中关系得到优化
本发明的有益效果为，相对于传统LIGBT结构，本发明采用了P型漂移区和阴极的载流子存储层，在导通时，器件的阳极P+/N型缓冲层/P型漂移区/N型载流子存储层形成的寄生晶闸管开启，器件以晶闸管模式导通，N型载流子存储层和阻挡槽栅能够提高漂移区的载流子浓度，降低了器件的正向导通压降；正向阻断状态下，阳极侧的N-区调制了垂直方向的电场，避免了器件的垂直方向上的击穿；关断时，阴极区寄生NMOS的电子反型层消失，在N型载流子存储层内控制槽栅、阻挡槽栅的接触处空穴反型层形成，P型漂移区内的空穴可以通过空穴反型层从阴极流出，电子从阳极流出，由于晶闸管的正反馈机制，关断过程中载流子的抽取速度大大加快，当器件的电流小于晶闸管的维持电流后，器件完全关断。
附图说明
图1为本发明的结构示意图。
具体实施方式
发明内容部分的结构为本发明的最佳实施方式，再次不在重复叙述。下面对本发明的工作原理再进行进一步的说明：
器件正向导通时，器件的阳极P+73、N型缓冲层52、P型漂移区3和N型载流子存储层51构成的晶闸管触发开启，器件以晶闸管模式工作；阻挡槽栅与N型载流子存储层51起到的载流子存储作用提高了漂移区的载流子浓度，降低了器件的导通压降。
正向阻断状态下，阳极侧的N-区4调制了垂直方向的电场，避免了器件的垂直方向上的击穿。
新器件关断过程中，空穴经控制槽栅、阻挡槽栅在与N型载流子存储层51接触处形成空穴反型层从阴极流出；关断时，晶闸管的正反馈机制使器件在载流子的抽取过程中始终保持较低电压，在电压上升完成后的电流下降阶段，漂移区内所剩载流子已经不多，电流下降很快，表现出类MOS的关断特性，器件快速关断，关断损耗大大降低。
从而相对于传统LIGBT结构，本发明在不使用复杂工艺、增加外部电路，占用器件面积的而情况下，能提高器件的电流能力，加速器件关断，获得更优的导通压降与关断损耗折中关系，同时完全避免短路阳极结构带来snapback效应。
Claims (1)
1.一种具有P型漂移区的SOI LIGBT，包括自下而上依次层叠设置的P型衬底(1)、绝缘介质层(2)、P型漂移区(3)；所述P型漂移区(3)上层沿器件横向方向依次具有阴极结构、氧化层(10)和阳极结构；
所述的阴极结构包括N型载流子存储层(51)、位于N型载流子存储层(51)上表面的P型阱区(6)、位于P型阱区(6)上层且依次排设的第一P+区(71)、第一N+区(81)、第二N+区(82)、第二P+区(72),其中第二P+区(72)位于靠近阳极结构的一侧；
所述的阳极结构包括N型缓冲层(52)、位于N型缓冲层(52)上层的第三P+区(73)；第三P+区(73)的引出端为阳极；
所述场氧化层(10)位于阴极结构与阳极结构之间的P型漂移区表面，其两端分别延伸至P型阱区(6)与N型缓冲层(52)上表面；
其特征在于，还包括槽栅结构，所述槽栅结构包括控制槽栅和阻挡槽栅，所述控制槽栅位于第一N+区(81)和第二N+区(82)之间并分别与第一N+区(81)和第二N+区(82)接触，控制槽栅沿器件垂直方向贯穿P阱区(6)和N型载流子存储层(51)后延伸入P型漂移区(3)中，控制槽栅由第一槽栅介质层(92)和位于第一槽栅介质层(92)中的第一槽栅多晶硅层(91)组成；所述阻挡槽栅的一侧与第二P+体接触区(72)接触，另一侧为P型阱区(6)，阻挡槽栅沿器件垂直方向贯穿P阱区(6)和N型载流子存储层(51)后延伸入P型漂移区(3)中，阻挡槽栅由第二槽栅介质层(94)和位于第二槽栅介质层(94)中的第二槽栅多晶硅层(93)组成；
所述第一槽栅多晶硅层(91)的引出端为栅极；
所述第一P+区(71)、第二P+区(72)、第一N+区(81)、第二N+区(82)与阻挡槽栅(93)的共同引出端为阴极；
在N型缓冲层(52)下表面与绝缘介质层(2)上表面之间还具有N-区(4)，N-区(4)的侧面与P型漂移区(3)接触；所述N-区(4)用于在器件正向阻断状态下，调制垂直方向的电场。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310340052.2A CN116387356A (zh) | 2023-03-31 | 2023-03-31 | 一种具有p型漂移区的soi ligbt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310340052.2A CN116387356A (zh) | 2023-03-31 | 2023-03-31 | 一种具有p型漂移区的soi ligbt |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116387356A true CN116387356A (zh) | 2023-07-04 |
Family
ID=86961030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310340052.2A Pending CN116387356A (zh) | 2023-03-31 | 2023-03-31 | 一种具有p型漂移区的soi ligbt |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116387356A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118198115A (zh) * | 2024-05-20 | 2024-06-14 | 南京邮电大学 | 一种高压低功耗soi ligbt |
-
2023
- 2023-03-31 CN CN202310340052.2A patent/CN116387356A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118198115A (zh) * | 2024-05-20 | 2024-06-14 | 南京邮电大学 | 一种高压低功耗soi ligbt |
| CN118198115B (zh) * | 2024-05-20 | 2024-09-10 | 南京邮电大学 | 一种高压低功耗soi ligbt |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111816699B (zh) | 一种具有自适应性的soi ligbt器件 | |
| CN111816698B (zh) | 一种集成有齐纳二极管和集电极pmos结构的功率器件 | |
| CN103022089A (zh) | 一种无snapback效应的逆导型绝缘栅双极晶体管 | |
| CN108122963B (zh) | 一种电势控制快速横向绝缘栅双极型晶体管 | |
| CN108321195A (zh) | 一种具有阳极夹断槽的短路阳极soi ligbt | |
| WO2017114235A1 (zh) | 横向绝缘栅双极型晶体管以及消除晶体管拖尾电流的方法 | |
| CN116387356A (zh) | 一种具有p型漂移区的soi ligbt | |
| CN113066862B (zh) | 一种集成mos自适应控制soi ligbt | |
| CN113707716B (zh) | 一种具有多浮空场板的自适应soi ligbt器件 | |
| CN114823863B (zh) | 一种具有阳极槽的低功耗横向功率器件 | |
| CN108122962B (zh) | 一种绝缘栅双极型晶体管 | |
| CN114784102B (zh) | 一种具有混合导电模式的ligbt | |
| CN111933687B (zh) | 具有高安全工作区的横向功率器件 | |
| CN115832035B (zh) | 一种自适应性高压低损耗功率器件 | |
| CN111834450B (zh) | 一种集成齐纳二极管的soi ligbt器件 | |
| CN113707717B (zh) | 一种具有多浮空场板和集电极pmos结构的功率器件 | |
| CN103887332A (zh) | 一种新型功率半导体器件 | |
| CN115832036B (zh) | 一种自适应性高压低损耗功率器件 | |
| CN107342286B (zh) | 一种具有表面双栅控制的横向rc-igbt器件 | |
| CN115832035A (zh) | 一种自适应性高压低损耗功率器件 | |
| CN112420824B (zh) | 一种消除负阻效应的逆导型横向绝缘栅双极型晶体管 | |
| CN115832036A (zh) | 一种自适应性高压低损耗功率器件 | |
| CN111276537A (zh) | 一种具有多晶硅耐压层的逆导型rc-ligbt器件 | |
| CN113078211B (zh) | 一种集成mos自适应控制soi ligbt | |
| US12262546B2 (en) | Semiconductor device and three-phase inverter comprising the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |