[go: up one dir, main page]

CN116322168A - 显示基板及其制作方法、显示装置 - Google Patents

显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN116322168A
CN116322168A CN202310395596.9A CN202310395596A CN116322168A CN 116322168 A CN116322168 A CN 116322168A CN 202310395596 A CN202310395596 A CN 202310395596A CN 116322168 A CN116322168 A CN 116322168A
Authority
CN
China
Prior art keywords
transistor
layer
active layer
electrode
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310395596.9A
Other languages
English (en)
Inventor
杜丽丽
王本莲
徐元杰
龙跃
黄耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202310395596.9A priority Critical patent/CN116322168A/zh
Publication of CN116322168A publication Critical patent/CN116322168A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板及其制作方法、显示装置。在平行于显示基板的平面内，所述显示基板包括多个子像素，至少一个子像素包括像素驱动电路和连接所述像素驱动电路的发光器件，所述像素驱动电路至少包括存储电容和多个晶体管，所述多个晶体管至少包括驱动晶体管和至少一个双栅结构的开关晶体管，所述存储电容包括第一极板和第二极板，所述第一极板与所述驱动晶体管的栅电极连接，所述第二极板与第一电源线连接；在垂直于显示基板的平面内，所述显示基板包括多个导电层，所述第一极板和所述驱动晶体管的栅电极同层设置，所述第二极板和所述第一电源线同层设置，所述双栅结构的开关晶体管中的两个沟道沿着像素行方向延伸。

Description

显示基板及其制作方法、显示装置
本案是专利申请202080002840.5的分案申请，原申请的申请日为：2020年11月18日，申请号为：202080002840.5(PCT/CN2020/129663)，发明创造名称为：显示基板及其制作方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本申请提供了一种显示基板，在平行于显示基板的平面内，所述显示基板包括多个子像素，至少一个子像素包括像素驱动电路和连接所述像素驱动电路的发光器件，所述像素驱动电路至少包括存储电容和多个晶体管，所述多个晶体管至少包括驱动晶体管和至少一个双栅结构的开关晶体管，所述存储电容包括第一极板和第二极板，所述第一极板与所述驱动晶体管的栅电极连接，所述第二极板与第一电源线连接，所述发光器件至少包括阳极；在垂直于显示基板的平面内，所述显示基板包括多个导电层，所述第一极板和所述驱动晶体管的栅电极同层设置，所述第二极板和所述第一电源线同层设置，所述阳极在显示基板平面上的正投影与所述驱动晶体管在显示基板平面上的正投影至少部分交叠，所述双栅结构的开关晶体管中的两个沟道沿着像素行方向延伸。
在示例性实施方式中，所述多个晶体管至少包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管，所述双栅结构的开关晶体管为第一晶体管，所述驱动晶体管为所述第三晶体管；所述第一晶体管的栅电极与第二扫描信号线连接，所述第一晶体管的第一极与初始信号线连接，所述第一晶体管的第二极与所述第二晶体管的第一极连接；所述第二晶体管的栅电极与第一扫描信号线连接，所述第二晶体管的第二极与所述第三晶体管的第二极连接；所述第三晶体管的第一极与所述第四晶体管的第二极和所述第五晶体管的第二极连接；所述第四晶体管的栅电极与第一扫描信号线连接，所述第四晶体管的第一极与数据信号线连接；所述第五晶体管的栅电极与发光控制线连接，所述第五晶体管的第一极与第一电源线连接；所述第六晶体管的栅电极与发光控制线连接，所述第六晶体管的第一极与所述第三晶体管的第二极连接，所述第六晶体管的第二极与发光器件的阳极连接；所述第七晶体管的栅电极与第一扫描信号线连接，所述第七晶体管的第一极与初始信号线连接，所述第七晶体管的第二极与发光器件的阳极连接。
在示例性实施方式中，在垂直于显示基板的平面内，所述显示基板还包括设置在基底上的半导体层，所述第一晶体管至第七晶体管的有源层设置在所述半导体层中；所述半导体层包括第一晶体管的第一有源层、第二晶体管的第二有源层、第三晶体管的第三有源层、第四晶体管的第四有源层、第五晶体管的第五有源层、第六晶体管的第六有源层和第七晶体管的第七有源层；所述第一有源层的第二区与所述第二有源层的第一区相互连接，所述第二有源层的第二区与所述第三有源层的第二区相互连接，所述第三有源层的第一区与所述第四有源层的第二区相互连接，所述第六有源层的第二区与所述第七有源层的第二区相互连接。
在示例性实施方式中，所述第一扫描信号线与所述第二有源层相重叠的区域作为双栅结构的所述第二晶体管的栅电极，所述第一扫描信号线与所述第四有源层相重叠的区域作为所述第四晶体管的栅电极，所述第二扫描信号线与所述第一有源层相重叠的区域作为双栅结构的所述第一晶体管的栅电极，所述第二扫描信号线与所述第七有源层相重叠的区域作为所述第七晶体管的栅电极，所述发光控制线与所述第五有源层相重叠的区域作为所述第五晶体管的栅电极，所述发光控制线与所述第六有源层相重叠的区域作为所述第六晶体管的栅电极。
在示例性实施方式中，所述第一电源线通过第八过孔与所述第五有源层的第一区连接，所述数据信号线通过第九过孔与所述第四有源层的第一区连接，所述初始信号线通过第十过孔和第十二过孔与所述第一有源层的第一区和所述第七有源层的第一区连接。
本公开还提供了一种显示装置，包括前述的显示基板。
本公开还提供了一种显示基板的制备方法，在平行于显示基板的平面内，所述显示基板包括多个子像素，至少一个子像素包括像素驱动电路和连接所述像素驱动电路的发光器件，所述像素驱动电路至少包括存储电容和多个晶体管，所述多个晶体管至少包括驱动晶体管和至少一个双栅结构的开关晶体管，所述存储电容包括第一极板和第二极板，所述第一极板与所述驱动晶体管的栅电极连接，所述第二极板与第一电源线连接，所述发光器件至少包括阳极；所述制备方法包括：
形成多个导电层，所述第一极板和所述驱动晶体管的栅电极同层设置，所述第二极板和所述第一电源线同层设置，所述阳极在显示基板平面上的正投影与所述驱动晶体管在显示基板平面上的正投影至少部分交叠，所述双栅结构的开关晶体管中的两个沟道沿着像素行方向延伸。
在示例性实施方式中，所述多个晶体管至少包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管，所述双栅结构的开关晶体管为第一晶体管，所述驱动晶体管为所述第三晶体管；所述第一晶体管的栅电极与第二扫描信号线连接，所述第一晶体管的第一极与初始信号线连接，所述第一晶体管的第二极与所述第二晶体管的第一极和所述第三晶体管的栅电极连接；所述第二晶体管的栅电极与第一扫描信号线连接，所述第二晶体管的第二极与所述第三晶体管的第二极连接；所述第三晶体管的第一极与所述第四晶体管的第二极和所述第五晶体管的第二极连接；所述第四晶体管的栅电极与第一扫描信号线连接，所述第四晶体管的第一极与数据信号线连接；所述第五晶体管的栅电极与发光控制线连接，所述第五晶体管的第一极与第一电源线连接；所述第六晶体管的栅电极与发光控制线连接，所述第六晶体管的第一极与所述第三晶体管的第二极连接，所述第六晶体管的第二极与发光器件的阳极连接；所述第七晶体管的栅电极与第一扫描信号线连接，所述第七晶体管的第一极与初始信号线连接，所述第七晶体管的第二极与发光器件的阳极连接。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为一种显示装置的结构示意图；
图2为一种显示基板的平面结构示意图；
图3为一种显示基板的剖面结构示意图；
图4为一种像素驱动电路的等效电路示意图；
图5为一种像素驱动电路的工作时序图；
图6为本公开示例性实施例一种显示基板的结构示意图；
图7为本公开示例性实施例一种形成半导体层图案后的示意图；
图8为本公开示例性实施例一种形成第一导电层图案后的示意图；
图9a为本公开示例性实施例一种形成第二导电层图案后的示意图；
图9b为图9a中A-A向的剖视图；
图9c为图9a中B-B向的剖视图；
图10a为本公开示例性实施例一种形成第四绝缘层图案后的示意图；
图10b为图10a中A-A向的剖视图；
图10c为图10a中B-B向的剖视图；
图11a为本公开示例性实施例一种形成第三导电层图案后的示意图；
图11b为图11a中A-A向的剖视图；
图11c为图11a中B-B向的剖视图；
图12为本公开示例性实施例一种形成第五绝缘层图案后的示意图；
图13为本公开示例性实施例一种形成第四导电层图案后的示意图；
图14为本公开示例性实施例另一种显示基板的结构示意图；
图15为本公开示例性实施例另一种形成第四绝缘层图案后的示意图；
图16为本公开示例性实施例另一种形成第二导电层图案后的示意图；
图17为本公开示例性实施例另一种形成第三绝缘层图案后的示意图；
图18为本公开示例性实施例另一种形成第三导电层图案后的示意图；
图19为本公开示例性实施例另一种形成第五绝缘层图案后的示意图；
图20为本公开示例性实施例另一种形成第四导电层图案后的示意图；
图21为本公开示例性实施例又一种显示基板的结构示意图。
附图标记说明:
11—第一有源层； 12—第二有源层； 13—第三有源层；
14—第四有源层； 15—第五有源层； 16—第六有源层；
17—第七有源层； 21—第一扫描信号线； 22—第二扫描信号线；
23—发光控制线； 31—第一极板； 41—第一电源线；
42—数据信号线； 43—第一连接电极； 44—第二连接电极；
45—第三连接电极； 46—第四连接电极； 51—初始信号线；
61—第一绝缘层； 62—第二绝缘层； 63—第三绝缘层；
64—第四绝缘层； 101—基底； 102—驱动电路层；
103—发光器件； 104—封装层； 301—阳极；
302—像素定义层； 303—有机发光层； 304—阴极；
401—第一封装层； 402—第二封装层； 403—第三封装层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1为一种显示装置的结构示意图。如图1所示，OLED显示装置可以包括扫描信号驱动器、数据信号驱动器、发光信号驱动器、OLED显示基板、第一电源单元、第二电源单元和初始电源单元。在示例性实施方式中，OLED显示基板至少包括多个扫描信号线(S1到SN)、多个数据信号线(D1到DM)和多个发光信号线(EM1到EMN)，扫描信号驱动器被配置为依次向多个扫描信号线(S1到SN)提供扫描信号，数据信号驱动器被配置为向多个数据信号线(D1到DM)提供数据信号，发光信号驱动器被配置为依次向多个发光信号线(EM1到EMN)提供发光控制信号。在示例性实施方式中，多个扫描信号线和多个发光信号线沿着水平方向延伸。所述显示装置包括多个子像素，每个子像素包括像素驱动电路和发光器件，一个子像素的像素驱动电路可以连接一条扫描信号线、一条发光控制线和一条数据信号线。第一电源单元、第二电源单元和初始电源单元分别被配置为通过第一电源线、第二电源线和初始信号线向像素驱动电路提供第一电源电压、第二电源电压和初始电源电压。
图2为一种显示基板的平面结构示意图。如图2所示，显示基板可以包括以矩阵方式排布的多个像素单元P，多个像素单元P的至少一个中包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3，第一子像素P1、第二子像素P2和第三子像素P3均包括像素驱动电路和发光器件。第一子像素P1、第二子像素P2和第三子像素P3中的像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向所述发光器件输出相应的电流。第一子像素P1、第二子像素P2和第三子像素P3中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，像素单元P中可以包括红色(R)子像素、绿色(G)子像素和蓝色(B)子像素，或者可以包括红色子像素、绿色子像素、蓝色子像素和白色(W)子像素，本公开在此不做限定。在示例性实施方式中，像素单元中子像素的形状可以是矩形状、菱形、五边形或六边形。像素单元包括三个子像素时，三个子像素可以采用水平并列、竖直并列或品字方式排列，像素单元包括四个子像素时，四个子像素可以采用水平并列、竖直并列或正方形(Square)方式排列，本公开在此不做限定。
图3为一种显示基板的剖面结构示意图，示意了OLED显示基板三个子像素的结构。如图3所示，在垂直于显示基板的平面上，显示基板了可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底1一侧的发光器件103以及设置在发光器件103远离基底1一侧的封装层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如隔垫柱等，本公开在此不做限定。
在示例性实施方式中，每个子像素的驱动电路层102可以包括构成像素驱动电路的多个晶体管和存储电容，图3中以每个子像素中包括一个驱动晶体管和一个存储电容为例进行示意。在一些可能的实现方式中，每个子像素的驱动电路层102可以包括：设置在基底上的第一绝缘层；设置在第一绝缘层上的有源层；覆盖有源层的第二绝缘层；设置在第二绝缘层上的栅电极和第一极板；覆盖栅电极和第一极板的第三绝缘层；设置在第三绝缘层上的第二极板；覆盖第二极板的第四绝缘层，第二绝缘层、第三绝缘层和第四绝缘层上开设有过孔，过孔暴露出有源层；设置在第四绝缘层上的源电极和漏电极，源电极和漏电极分别通过过孔与有源层连接；覆盖前述结构的平坦层，平坦层上开设有过孔，过孔暴露出漏电极。有源层、栅电极、源电极和漏电极组成驱动晶体管210，第一极板和第二极板组成存储电容211。
在示例性实施方式中，发光器件103可以包括阳极301、像素定义层302、有机发光层303和阴极304。阳极301设置在平坦层上，通过平坦层上开设的过孔与驱动晶体管210的漏电极连接；像素定义层302设置在阳极301和平坦层上，像素定义层302上设置有像素开口，像素开口暴露出阳极301；有机发光层303至少部分设置在像素开口内，有机发光层303与阳极301连接；阴极304设置在有机发光层303上，阴极304与有机发光层303连接；有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。
在示例性实施方式中，封装层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，可以保证外界水汽无法进入发光器件103。
在示例性实施方式中，有机发光层303可以至少包括在阳极301上叠设的空穴注入层、空穴传输层、发光层和空穴阻挡层。在示例性实施方式中，所有子像素的空穴注入层是连接在一起的共通层，所有子像素的空穴传输层是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的，空穴阻挡层是连接在一起的共通层。
在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C或7T1C结构。图4为一种像素驱动电路的等效电路示意图。如图4所示，像素驱动电路可以包括7个开关晶体管(第一晶体管T1到第七晶体管T7)、1个存储电容C和7个信号线(数据信号线DATA、第一扫描信号线S1、第二扫描信号线S2、初始信号线INIT、第一电源线VDD、第二电源线VSS和发光信号线EM)。
在示例性实施方式中，第一晶体管T1的栅电极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。第二晶体管T2的栅电极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。第三晶体管T3的栅电极与第二节点N2连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第四晶体管T4的栅电极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线DATA连接，第四晶体管T4的第二极与第一节点N1连接。第五晶体管T5的栅电极与发光信号线EM连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的栅电极与发光信号线EM连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第七晶体管T7的栅电极与第一扫描信号线S1连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。第一扫描信号线S1为本显示行像素驱动电路中的扫描信号线，第二扫描信号线S2为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线S1为S(n)，第二扫描信号线S2为S(n-1)，本显示行的第二扫描信号线S2与上一显示行像素驱动电路中的第一扫描信号线S1可以为同一信号线，以减少显示面板的信号线，实现显示面板的窄边框。
在示例性实施方式中，第一扫描信号线S1、第二扫描信号线S2、发光信号线EM和初始信号线INIT沿水平方向延伸，第二电源线VSS、第一电源线VDD和数据信号线DATA沿竖直方向延伸。
在示例性实施方式中，发光器件可以是有机电致发光二极管(OLED)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。
图5为一种像素驱动电路的工作时序图。下面通过图4示例的像素驱动电路的工作过程说明本公开示例性实施例，图4中的像素驱动电路包括7个晶体管(第一晶体管T1到第六晶体管T7)、1个存储电容C和7个信号线(数据信号线DATA、第一扫描信号线S1、第二扫描信号线S2、初始信号线INIT、第一电源线VDD、第二电源线VSS和发光信号线EM)，7个晶体管均为P型晶体管。
在示例性实施方式中，像素驱动电路的工作过程可以包括：
第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线EM的信号为高电平信号。第二扫描信号线S2的信号为低电平信号，使第一晶体管T1导通，初始信号线INIT的信号提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第一扫描信号线S1和发光信号线EM的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发光。
第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线EM的信号为高电平信号，数据信号线DATA输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线DATA输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线DATA输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vdata-|Vth|，Vdata为数据信号线DATA输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1断开。发光信号线EM的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。
第三阶段A3、称为发光阶段，发光信号线EM的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线EM的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。
在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：
I＝K*(Vgs-Vth)2＝K*[(Vdd-Vdata+|Vth|)-Vth]2＝K*[(Vdd-Vdata]2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vdata为数据信号线DATA输出的数据电压，Vdd为第一电源线VDD输出的电源电压。
图6为本公开示例性实施例一种显示基板的结构示意图，示意了一个子像素的平面结构。如图6所示，在平行于显示基板的平面内，显示基板的子像素中设置有第一扫描信号线21、第二扫描信号线22、发光控制线23、初始信号线51、第一电源线41、数据信号线42、像素驱动电路和发光器件，像素驱动电路可以包括驱动晶体管、多个开关晶体管和存储电容，每个晶体管包括有源层、栅电极、第一极和第二极，存储电容包括第一极板31和第二极板41-1。
在垂直于显示基板的平面内，显示基板可以包括在基底上依次设置的半导体层、第一导电层、第二导电层、第三导电层和第四导电层。在示例性实施例中，半导体层可以包括驱动晶体管的有源层和多个开关晶体管的有源层，第一导电层可以包括第一扫描信号线21、第二扫描信号线22、发光控制线23和多个开关晶体管的栅电极，第二导电层可以包括存储电容的第一极板31，第一极板31作为驱动晶体管的栅电极，第三导电层可以包括第一电源线41、数据信号线42、第一连接电极43、第二连接电极44、第三连接电极45和第四连接电极46，第一电源线41的一部分作为存储电容的第二极板41-1，第四导电层可以包括初始信号线51和发光器件的阳极。
在示例性实施方式中，显示基板还可以包括第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层，第一绝缘层设置在基底与半导体层之间，第二绝缘层设置在半导体层和第一导电层之间，第三绝缘层设置在第一导电层与第二导电层之间，第四绝缘层设置在第二导电层与第三导电层之间，第五绝缘层设置在第三导电层与第四导电层之间。
在示例性实施方式中，第一扫描信号线21、第二扫描信号线22、发光控制线23和初始信号线51沿着第一方向X延伸，第一电源线41和数据信号线42沿着第二方向Y延伸。
在示例性实施方式中，像素驱动电路的多个晶体管可以包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管，第三晶体管为驱动晶体管，其它晶体管为开关晶体管。
在示例性实施方式中，第一连接电极43同时作为第一晶体管T1的第二极和第二晶体管T2的第一极，第二连接电极44同时作为第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极，第三连接电极45同时作为第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极，第四连接电极46同时作为第六晶体管T6的第二极和第七晶体管T7的第二极。
本公开示例性实施例提供的显示基板，通过将开关晶体管的栅电极设置在第一导电层，而将驱动晶体管的栅电极设置在第二导电层，不仅保证了开关晶体管的快速切换功能，而且提高了驱动晶体管控制栅压的幅度，有效减小了驱动晶体管的栅电极的面积，不仅有利于版图的排布，而且可以减小像素面积，提高分辨率。
在示例性实施例中，将开关晶体管的栅电极和驱动晶体管的栅电极均设置在第一导电层上时，驱动晶体管的栅电极的面积约为开关晶体管的栅电极的面积的1倍至10倍。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”，是指B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。“A的正投影包含B的正投影”，是指B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中，显示基板的制备过程可以包括如下操作。
(11)形成半导体层图案。在示例性实施例中，形成半导体层图案可以包括：在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖基底的第一绝缘层，以及设置在第一绝缘层上的半导体层，如图7所示。
在示例性实施例中，至少一个子像素的半导体层可以包括第一晶体管T1的第一有源层至第七晶体管T7的第七有源层，第一晶体管T1的第一有源层11、第二晶体管T2的第二有源层12、第三晶体管T3的第三有源层13、第四晶体管T4的第四有源层14和第七晶体管T7的第七有源层17为相互连接的一体结构，第五晶体管T5的第五有源层15和第六晶体管T6的第六有源层16分别为单独的结构。在示例性实施例中，对于相邻的两个像素行，上一像素行中一个子像素中第六晶体管T6的第六有源层16与下一像素行中相邻子像素中第七晶体管T7的第七有源层17相互连接。
在示例性实施例中，第一有源层11的形状呈“n”字形，第二有源层12的形状呈“U”字形，第三有源层13的形状呈“一”字形，第四有源层14的形状呈“L”字形，第五有源层15的形状呈“L”字形，第六有源层16的形状呈“J”字形，第七有源层17的形状呈“L”字形。
在示例性实施例中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。第一有源层11的第一区11-1同时作为第七有源层17的第一区17-1，即第一有源层11的第一区11-1和第七有源层17的第一区17-1之间相互连接。第一有源层11的第二区11-2同时作为第二有源层12的第一区12-1，即第一有源层11的第二区11-2和第二有源层12的第一区12-1之间相互连接。第二有源层12的第二区12-2同时作为第三有源层13的第二区13-2，即第二有源层12的第二区12-2和第三有源层13的第二区13-2之间相互连接。第三有源层13的第一区13-1同时作为第四有源层14的第二区14-2，即第三有源层13的第一区13-1和第四有源层14的第二区14-2之间相互连接。第六有源层16的第二区16-2同时作为第七有源层17的第二区17-2，即第六有源层16的第二区16-2和第七有源层17的第二区17-2之间相互连接。第四有源层14的第一区14-1、第五有源层15的第一区15-1和第五有源层15的第二区15-2单独设置。
(12)形成第一导电层图案。在示例性实施例中，形成第一导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一金属薄膜，通过图案化工艺对第一金属薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，第一导电层图案至少包括：第一扫描信号线21、第二扫描信号线22和发光控制线23，如图8所示。
在示例性实施例中，第一扫描信号线21、第二扫描信号线22和发光控制线23沿第一方向X延伸。第一扫描信号线21设置在第二扫描信号线22和发光控制线23之间。
在示例性实施例中，第一扫描信号线21、第二扫描信号线22和发光控制线23可以为等宽度设置，也可以为非等宽度设置，宽度为像素列方向的尺寸。
在示例性实施例中，第一扫描信号线21与第二有源层12相重叠的区域作为第二晶体管T2的栅电极(双栅)，第一扫描信号线21与第四有源层14相重叠的区域作为第四晶体管T4的栅电极，第二扫描信号线22与第一有源层11相重叠的区域作为第一晶体管T1的栅电极(双栅)，第二扫描信号线22与第七有源层17相重叠的区域作为第七晶体管T7的栅电极，发光控制线23与第五有源层15相重叠的区域作为第五晶体管T5的栅电极，发光控制线23与第六有源层16相重叠的区域作为第六晶体管T6的栅电极。
在示例性实施例中，第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7均为开关型晶体管，开关型晶体管的有源层与栅电极之间仅间隔有第二绝缘层。第一导电层中没有形成第三晶体管T3的栅电极，即第三有源层13没有与第一导电层相重叠的区域。
(13)形成第二导电层图案。在示例性实施例中，形成第二导电层图案可以包括：在形成前述图案的基底上，依次沉积第三绝缘薄膜和第二金属薄膜，采用图案化工艺对第二金属薄膜进行图案化，形成覆盖第一导电层的第三绝缘层63，以及设置在第三绝缘层63上的第二导电层图案，第二导电层图案至少包括：存储电容的第一极板31，如图9a、图9b和图9c所示，图9b为图9a中A-A向的剖视图，图9c为图9a中B-B向的剖视图。
如图9a所示，在示例性实施例中，存储电容的第一极板31设置在第一扫描信号线21和第二扫描信号线22之间，存储电容的第一极板31同时作为第三晶体管T3的栅电极。
在示例性实施例中，存储电容的第一极板31的形状为折线形，包括依次连接的第一部31-1、第二部31-2和第三部31-3。第一部31-1的形状为条形，第一部31-1的第一端靠近第二扫描信号线22，第一部31-1的第二端沿着像素列方向延伸后，与第二部31-2的第一端连接，第一部31-1在基底上的正投影与半导体层在基底上的正投影没有重叠区域。第二部31-2的形状为条形，第二部31-2的第一端与第一部31-1的第二端连接，第二部31-2的第二端沿着像素行方向延伸后，与第三部31-3的第一端连接，第二部31-2在基底上的正投影与半导体层在基底上的正投影没有重叠区域。第三部31-3的形状为条形，第三部31-3的第一端与第二部31-2的第二端连接，第三部31-3的第二端沿着像素列方向延伸后，靠近第一扫描信号线21，第三部31-3在基底上的正投影与半导体层在基底上的正投影存在重叠区域，重叠区域的第一极板31的第三部31-3作为第三晶体管T3的栅电极，重叠区域的半导体层作为第三有源层的沟道区。
如图9b和图9c所示，在垂直于基底的平面内，第一绝缘层61设置在基底101上，半导体层设置在第一绝缘层61上，半导体层至少包括第三有源层13和第二有源层的第一极12-1。第二绝缘层62覆盖半导体层，第一导电层设置在第二绝缘层62上，第一导电层至少包括第一扫描信号线21。第三绝缘层63覆盖第一导电层，第二导电层设置在第三绝缘层63上，第二导电层至少包括存储电容的第一极板31。
在示例性实施例中，第一极板31在基底上的正投影与第三有源层13在基底上的正投影存在重叠区域，重叠区域的第一极板31作为第三晶体管T3的栅电极。
在示例性实施例中，形成第二导电层图案后，可以利用第一导电层和第二导电层作为遮挡，对半导体层进行导体化处理。由于开关晶体管有源层的沟道区上方只有第一导电层，没有第二导电层，驱动晶体管有源层的沟道区上方只有第二导电层，因而被第一导电层和第二导电层遮挡区域的半导体层形成第一晶体管T1至第七晶体管T7的沟道区，未被第一导电层遮挡区域的半导体层被导体化，即第一有源层至第七有源层的第一区和第二区均被导体化。
高分辨率(PPI)显示具有更精细的画质和显示品质，已经成为设计趋势。由于高分辨率显示的像素面积较小，因而在有限空间范围内进行像素驱动电路的排布需要综合考虑各种因素。一种显示基板中，驱动晶体管和多个开关晶体管的有源层均设置在半导体层，驱动晶体管和多个开关晶体管的栅电极均设置在第一导电层，栅电极和有源层之间仅间隔有第二绝缘层。栅电极和有源层之间较薄的第二绝缘层虽然可以实现开关晶体管的快速切换功能，但导致驱动晶体管的栅电极面积较大，这是因为驱动晶体管需要通过控制栅压Vgs的幅度来保证大量的灰阶范围，较小面积的驱动晶体管的栅电极会使驱动晶体管的驱动范围变窄，难以通过控制栅压的幅度来保证大量灰阶。较大面积的驱动晶体管的栅电极，既不利于版图的排布，也不利于分辨率的提高。
本公开示例性实施例中，将开关晶体管的栅电极设置在第一导电层，而将驱动晶体管的栅电极设置在第二导电层。由于多个开关晶体管的栅电极和有源层之间仅间隔第二绝缘层，因而可以保证开关晶体管的快速切换功能。由于驱动晶体管的栅电极和有源层之间间隔有第二绝缘层和第三绝缘层，栅电极和有源层之间绝缘层由第二绝缘层和第三绝缘层组成，增加了栅电极和有源层之间绝缘层的厚度，因而提高了驱动晶体管控制栅压的幅度，在减小驱动晶体管的栅电极的面积时，仍可以使驱动晶体管保证大量的灰阶范围。与驱动晶体管的栅电极设置在第一导电层的方案相比，驱动晶体管的栅电极设置在第二导电层的方案，有效减小了驱动晶体管的栅电极的面积，不仅有利于版图的排布，而且可以减小像素面积，提高分辨率。
在示例性实施例中，将开关晶体管的栅电极和驱动晶体管的栅电极均设置在第一导电层上时，驱动晶体管的栅电极的面积约为开关晶体管的栅电极的面积的10倍至35倍。本公开示例性实施例中，将开关晶体管的栅电极设置在第一导电层、将驱动晶体管的栅电极设置在第二导电层时，驱动晶体管的栅电极的面积可与约为开关晶体管的栅电极的面积的1倍至10倍，有效减小了驱动晶体管的栅电极的面积。
(14)形成第四绝缘层图案。在示例性实施例中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，采用图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层，第四绝缘层上设置有多个过孔，多个过孔至少包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8和第九过孔V9，如图10a、图10b和图10c所示，图10b为图10a中A-A向的剖视图，图10c为图10a中B-B向的剖视图。
如图10a所示，在示例性实施例中，第一过孔V1位于第一极板31的第二部31-2所在区域，第一过孔V1在基底上的正投影位于第一极板31的第二部31-2在基底上的正投影的范围之内，第一过孔V1内的第四绝缘层被刻蚀掉，暴露出第一极板31的第二部31-2的表面。第一过孔V1配置为使后续形成的第一连接电极通过该过孔与第一极板31连接。
在示例性实施例中，第二过孔V2位于第一有源层的第二区，第二过孔V2内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第二区的表面。第二过孔V2配置为使后续形成的第一连接电极通过该过孔与第一有源层连接。由于后续形成的第一连接电极通过第一过孔V1连接第一极板31，通过第二过孔V2连接第一有源层的第二区，因而实现了第三晶体管T3的栅电极(第一极板31)与第一晶体管T1的第二极和第二晶体管T2的第一极的连接。
在示例性实施例中，第三过孔V3位于第三有源层的第一区所在区域，第三过孔V3内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第三有源层的第一区的表面。第三过孔V3配置为使后续形成的第三连接电极通过该过孔与第三有源层连接。
在示例性实施例中，第四过孔V4位于第三有源层的第二区所在区域，第四过孔V4内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第三有源层的第二区的表面。第四过孔V4配置为使后续形成的第二连接电极通过该过孔与第三有源层连接。
在示例性实施例中，第五过孔V5位于第六有源层的第一区，第五过孔V5内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第一区的表面。第五过孔V5配置为使后续形成的第二连接电极通过该过孔与第六有源层连接。
在示例性实施例中，第六过孔V6位于第五有源层的第二区，第六过孔V6内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第二区的表面。第六过孔V6配置为使后续形成的第三连接电极通过该过孔与第五有源层连接。
在示例性实施例中，第七过孔V7位于第六有源层的第二区，第七过孔V7内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第二区的表面。第七过孔V7配置为使后续形成的第四连接电极通过该过孔与第六有源层连接。
在示例性实施例中，第八过孔V8位于第五有源层的第一区，第八过孔V8内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第一区的表面。第八过孔V8配置为使后续形成的第一电源线通过该过孔与第五有源层连接。
在示例性实施例中，第九过孔V9位于第四有源层的第一区，第九过孔V9内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第一区的表面。第九过孔V9配置为使后续形成的数据信号线通过该过孔与第四有源层连接。
在示例性实施例中，第十过孔V10位于第一有源层的第一区，第十过孔V10内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第一区的表面。第十过孔V10配置为使后续形成的初始信号线通过该过孔与第一有源层连接。
如图10b和图10c所示，在垂直于基底的平面内，第四绝缘层64覆盖第二导电层，其上设置有多个过孔，多个过孔至少包括第一过孔V1和第一过孔V2，第一过孔V1内的第四绝缘层64被刻蚀掉，暴露出第一极板31的表面，第一过孔V2内的第四绝缘层64、第三绝缘层63和第二绝缘层62被刻蚀掉，暴露出第二有源层的第一区12-1的表面。
(15)形成第三导电层图案。在示例性实施例中，形成第三导电层可以包括：在形成前述图案的基底上，沉积第三金属薄膜，采用图案化工艺对第三金属薄膜进行图案化，形成设置在第四绝缘层64上的第三导电层，第三导电层至少包括：第一电源线41、数据信号线42、第一连接电极43、第二连接电极44、第三连接电极45和第四连接电极46，如图11a、图11b和图11c所示，图11b为图11a中A-A向的剖视图，图11c为图11a中B-B向的剖视图。
在示例性实施例中，第一电源线41沿像素列方向延伸，通过第八过孔V8与第五有源层的第一区连接，使第一电源线41将第一电源信号传输到第五晶体管T5的第一极。第一电源线41在基底上的正投影与第一极板31的第一部31-1在基底上的正投影存在重叠区域，重叠区域的第一电源线41作为存储电容的第二极板41-1，实现了第一电源线41和存储电容的第二极板41-1具有相同的电位。
在示例性实施例中，数据信号线42沿像素列方向延伸，通过第九过孔V9与第四有源层的第一区连接，使数据信号线42将数据信号传输到第四晶体管T4的第一极。
在示例性实施例中，第一连接电极43的第一端通过第一过孔V1与第一极板31的第二部31-2连接，第二端通过第二过孔V2与第一有源层的第二区连接。第一连接电极43同时作为第一晶体管T1的第二极和第二晶体管T2的第一极。由于第一极板31同时作为第三晶体管T3的栅电极，因而实现了第三晶体管T3的栅电极、第一极板31、第一晶体管T1的第二极和第二晶体管T2的第一极具有相同的电位。
在示例性实施例中，第二连接电极44的第一端通过第四过孔V4与第三有源层的第二区连接，第二端通过第五过孔V5与第六有源层的第一区连接。第二连接电极44同时作为第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极，实现了第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极具有相同的电位。
在示例性实施例中，第三连接电极45的第一端通过第三过孔V3与第三有源层的第一区连接，第二端通过第六过孔V6与第五有源层的第二区连接。第三连接电极45同时作为第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极，实现了第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极具有相同的电位。
在示例性实施例中，第四连接电极46通过第七过孔V7与第六有源层的第二区连接。第四连接电极46同时作为第六晶体管T6的第二极和第七晶体管T7的第二极，实现了第六晶体管T6的第二极和第七晶体管T7的第二极具有相同的电位。在示例性实施例中，第四连接电极46配置为与后续形成的发光器件中的阳极连接。
在示例性实施例中，第一电源线41可以为等宽度的直线，或者为非等宽度的直线。数据信号线42可以为等宽度的直线，或者为非等宽度的直线。第一电源线41和数据信号线42采用变宽度设置，不仅可以便于像素结构的布局，而且可以降低寄生电容。
如图11b和图11c所示，在垂直于基底的平面内，第三导电层设置在第四绝缘层64上，第三导电层至少包括第一电源线41、数据信号线42、第一连接电极43和第三连接电极45，第一连接电极43通过第一过孔V1与第一极板31连接。
(16)形成第五绝缘层图案。在示例性实施例中，形成第五绝缘层图案可以包括：在形成前述图案的基底上，涂覆第五绝缘薄膜，采用图案化工艺对第五绝缘薄膜进行图案化，形成覆盖第三导电层的第五绝缘层，第五绝缘层上设置有多个过孔，多个过孔至少包括：第十一过孔V11和第十二过孔V12，如图12所示。
在示例性实施例中，第十一过孔V11位于第四连接电极46所在区域，第十一过孔V11内的第五绝缘层被去掉，暴露出第四连接电极46的表面。第十一过孔V11使后续形成的发光器件的阳极通过该过孔与第四连接电极46连接。
在示例性实施例中，第十二过孔V12位于第一有源层的第一区，第十二过孔V12内的第五绝缘层被去掉，与第十过孔V10连通，因而第十二过孔V12和第十过孔V10一起暴露出第一有源层的第一区的表面。第十二过孔V12和第十过孔V10配置为使后续形成的初始信号线通过该过孔与第一有源层连接。
(17)形成第四导电层图案。在示例性实施例中，形成第四导电层可以包括：在形成前述图案的基底上，沉积第四金属薄膜，采用图案化工艺对第四金属薄膜进行图案化，形成设置在第五绝缘层上的第四导电层，第四导电层至少包括：初始信号线51和发光器件的阳极301，如图13所示。
在示例性实施例中，发光器件的阳极301通过第十一过孔V11与第四连接电极46连接。由于第四连接电极46同时作为第六晶体管T6的第二极和第七晶体管T7的第二极，因而实现了阳极301与像素驱动电路的连接，使得像素驱动电路可以驱动发光器件发光。
在示例性实施例中，初始信号线51沿着像素行方向延伸，设置在第二扫描信号线22靠近第一扫描信号线21的一侧，初始信号线51通过第十二过孔V12和第十过孔V10与第一有源层的第一区连接，使初始信号线51将初始信号传输到第一晶体管T1的第一极(也是第七晶体管T7的第一极)。
在示例性实施例中，初始信号线51可以为等宽度设置，或者可以为非等宽度设置。
在示例性实施例中，后续制备流程可以包括：在阳极上涂覆像素定义薄膜，通过图案化工艺对像素定义薄膜进行图案化，形成像素定义层，每个子像素的像素定义层设置有像素开口，像素开口暴露出阳极。随后，采用蒸镀工艺形成有机发光层，在有机发光层上形成阴极。随后，形成封装层，封装层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光器件。
在示例性实施方式中，基底可以是柔性基底，或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在示例性实施方式中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。
在示例性实施例中，第一导电层、第二导电层、第三导电层和第四导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一导电层称为第一栅金属(Gate1)层，第二导电层称为第二栅金属(Gate2)层，第三导电层称为第一源漏金属(SD1)层，第四导电层称为阳极(Anode)层。第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层称为缓冲(Buffer)层，用于提高基底的抗水氧能力，第二绝缘层和第三绝缘层称为栅绝缘(GI)层，第四绝缘层称为层间绝缘(ILD)层。第五绝缘层可以采用有机材料，称为平坦层。半导体层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或聚噻吩等材料，即本公开适用于基于氧化物(Oxide)技术、硅技术或有机物技术制造的晶体管。像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯。阴极可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或多种，或采用上述金属中任意一种或多种制成的合金。
在示例性实施例中，第一绝缘层的厚度为3000埃到5000埃，第二绝缘层的厚度为1000埃到2000埃，第三绝缘层的厚度为4500埃到7000埃，第四绝缘层的厚度为3000埃到5000埃，第五绝缘层的厚度为3000埃到5000埃。
通过以上描述的显示基板的结构以及制备过程可以看出，本公开示例性实施例提供的显示基板，通过将开关晶体管的栅电极和驱动晶体管的栅电极设置在不同的导电层，有效增加了驱动晶体管的栅电极与有源层之间绝缘层的厚度，既保证了开关晶体管快速切换的特性，又提高了驱动晶体管的驱动能力，在保证驱动晶体管驱动大量灰阶范围的前提下，可以有效减小驱动晶体管的栅电极的面积，不仅有利于版图的排布，而且可以减小像素面积，有利于提高显示基板的分辨率，有利于提高显示效果。本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
图14为本公开示例性实施例另一种显示基板的结构示意图，示意了一个子像素的平面结构。如图14所示，在平行于显示基板的平面内，显示基板的子像素中设置有第一扫描信号线21、第二扫描信号线22、发光控制线23、初始信号线51、第一电源线41、数据信号线42、像素驱动电路和发光器件，像素驱动电路可以包括驱动晶体管、多个开关晶体管和存储电容，每个晶体管包括有源层、栅电极、第一极和第二极，存储电容包括第一极板31和第二极板41-1。
在垂直于显示基板的平面内，显示基板可以包括在基底上依次设置的半导体层、第一导电层、第二导电层、第三导电层和第四导电层。在示例性实施例中，半导体层可以包括驱动晶体管的有源层和多个开关晶体管的有源层，第一导电层可以包括第一扫描信号线21、第二扫描信号线22、发光控制线23和多个开关晶体管的栅电极，第二导电层可以包括第一电源线41、数据信号线42、第一连接电极43、第二连接电极44、第三连接电极45和第四连接电极46，第一电源线41的一部分作为存储电容的第二极板41-1，第三导电层可以包括存储电容的第一极板31，第一极板31作为驱动晶体管的栅电极，第四导电层可以包括初始信号线51和发光器件的阳极。
在示例性实施方式中，显示基板还可以包括第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层，第一绝缘层设置在基底与半导体层之间，第二绝缘层设置在半导体层和第一导电层之间，第四绝缘层设置在第一导电层与第二导电层之间，第三绝缘层设置在第二导电层与第三导电层之间，第五绝缘层设置在第三导电层与第四导电层之间。
与图6所示显示基板的结构相比，图14所示显示基板的结构是将第一电源线、数据信号线等设置在第二导电层上，将第三晶体管的栅电极设置在第三导电层，第三绝缘层和第四绝缘层的位置互换，而第一绝缘层、半导体层、第二绝缘层、第一导电层、第四导电层和第五绝缘层的结构基本上相同。
在示例性实施方式中，像素驱动电路的多个晶体管可以包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管，第三晶体管为驱动晶体管，其它晶体管为开关晶体管。
在示例性实施方式中，第一连接电极43同时作为第一晶体管T1的第二极和第二晶体管T2的第一极，第二连接电极44同时作为第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极，第三连接电极45同时作为第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极，第四连接电极46同时作为第六晶体管T6的第二极和第七晶体管T7的第二极。
本公开示例性实施例提供的显示基板，通过将开关晶体管的栅电极设置在第一导电层，而将驱动晶体管的栅电极设置在第三导电层，不仅保证了开关晶体管的快速切换功能，而且提高了驱动晶体管控制栅压的幅度，有效减小了驱动晶体管的栅电极的面积，不仅有利于版图的排布，而且可以减小像素面积，提高分辨率。
在示例性实施例中，将开关晶体管的栅电极和驱动晶体管的栅电极均设置在第一导电层上时，驱动晶体管的栅电极的面积约为开关晶体管的栅电极的面积的2倍至3倍。本公开示例性实施例中，将开关晶体管的栅电极设置在第一导电层、将驱动晶体管的栅电极设置在第三导电层时，驱动晶体管的栅电极的面积约为开关晶体管的栅电极的面积的1倍至1.5倍。
在示例性实施方式中，本实施例显示基板的制备过程可以包括如下操作。
(21)形成半导体层图案。在示例性实施例中，形成半导体层图案的过程和结构可以与前述步骤(11)相同，这里不再赘述。
(22)形成第一导电层图案。在示例性实施例中，形成第一导电层图案的过程和结构可以与前述步骤(12)相同，这里不再赘述。
(23)形成第四绝缘层图案。在示例性实施例中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，采用图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第一导电层的第四绝缘层，第四绝缘层上设置有多个过孔，多个过孔至少包括：第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8和第九过孔V9，如图15所示。在示例性实施例中，第四绝缘层称为层间绝缘(ILD)层。
在示例性实施例中，第二过孔V2位于第一有源层的第二区，第二过孔V2内的第四绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第二区的表面。第二过孔V2配置为使后续形成的第一连接电极通过该过孔与第一有源层连接。
在示例性实施例中，第三过孔V3位于第三有源层的第一区所在区域，第三过孔V3内的第四绝缘层和第二绝缘层被刻蚀掉，暴露出第三有源层的第一区的表面。第三过孔V3配置为使后续形成的第三连接电极通过该过孔与第三有源层连接。
在示例性实施例中，第四过孔V4位于第三有源层的第二区所在区域，第四过孔V4内的第四绝缘层和第二绝缘层被刻蚀掉，暴露出第三有源层的第二区的表面。第四过孔V4配置为使后续形成的第二连接电极通过该过孔与第三有源层连接。
在示例性实施例中，第五过孔V5位于第六有源层的第一区，第五过孔V5内的第四绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第一区的表面。第五过孔V5配置为使后续形成的第二连接电极通过该过孔与第六有源层连接。
在示例性实施例中，第六过孔V6位于第五有源层的第二区，第六过孔V6内的第四绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第二区的表面。第六过孔V6配置为使后续形成的第三连接电极通过该过孔与第五有源层连接。
在示例性实施例中，第七过孔V7位于第六有源层的第二区，第七过孔V7内的第四绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第二区的表面。第七过孔V7配置为使后续形成的第四连接电极通过该过孔与第六有源层连接。
在示例性实施例中，第八过孔V8位于第五有源层的第一区，第八过孔V8内的第四绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第一区的表面。第八过孔V8配置为使后续形成的第一电源线通过该过孔与第五有源层连接。
在示例性实施例中，第九过孔V9位于第四有源层的第一区，第九过孔V9内的第四绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第一区的表面。第九过孔V9配置为使后续形成的数据信号线通过该过孔与第四有源层连接。
在示例性实施例中，第十过孔V10位于第一有源层的第一区，第十过孔V10内的第四绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第一区的表面。第十过孔V10配置为使后续形成的初始信号线通过该过孔与第一有源层连接。
(24)形成第二导电层图案。在示例性实施例中，形成第二导电层可以包括：在形成前述图案的基底上，沉积第二金属薄膜，采用图案化工艺对第二金属薄膜进行图案化，形成设置在第四绝缘层上的第二导电层，第二导电层至少包括：第一电源线41、数据信号线42、第一连接电极43、第二连接电极44、第三连接电极45和第四连接电极46，如图16所示。在示例性实施例中，第二导电层称为第一源漏金属(SD1)层。
在示例性实施例中，第一电源线41沿像素列方向延伸，通过第八过孔V8与第五有源层的第一区连接，使第一电源线41将第一电源信号传输到第五晶体管T5的第一极。
在示例性实施例中，数据信号线42沿像素列方向延伸，通过第九过孔V9与第四有源层的第一区连接，使数据信号线42将数据信号传输到第四晶体管T4的第一极。
在示例性实施例中，第一连接电极43通过第二过孔V2与第一有源层的第二区连接。第一连接电极43同时作为第一晶体管T1的第二极和第二晶体管T2的第一极。
在示例性实施例中，第二连接电极44的第一端通过第四过孔V4与第三有源层的第二区连接，第二端通过第五过孔V5与第六有源层的第一区连接。第二连接电极44同时作为第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极，实现了第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极具有相同的电位。
在示例性实施例中，第三连接电极45的第一端通过第三过孔V3与第三有源层的第一区连接，第二端通过第六过孔V6与第五有源层的第二区连接。第三连接电极45同时作为第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极，实现了第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极具有相同的电位。
在示例性实施例中，第四连接电极46通过第七过孔V7与第六有源层的第二区连接。第四连接电极46同时作为第六晶体管T6的第二极和第七晶体管T7的第二极，实现了第六晶体管T6的第二极和第七晶体管T7的第二极具有相同的电位。在示例性实施例中，第四连接电极46配置为与后续形成的发光器件中的阳极连接。
(25)形成第三绝缘层图案。在示例性实施例中，形成第三绝缘层图案可以包括：在形成前述图案的基底上，沉积第三绝缘薄膜，采用图案化工艺对第三绝缘薄膜进行图案化，形成覆盖第三导电层的第三绝缘层，第三绝缘层上设置有多个过孔，多个过孔至少包括：第一过孔V1和第十二过孔V12，如图17所示。在示例性实施例中，第三绝缘层称为栅绝缘(GI)层。
在示例性实施例中，第一过孔V1位于第一连接电极43所在区域，第一过孔V1在基底上的正投影位于第一连接电极43在基底上的正投影的范围之内，第一过孔V1内的第三绝缘层被刻蚀掉，暴露出第一连接电极43的表面。第一过孔V1配置为使后续形成的存储电容的第一极板31通过该过孔与第一连接电极43连接。
在示例性实施例中，第十二过孔V12位于第一有源层的第一区，第十二过孔V12内的第三绝缘层被去掉，与第十过孔V10连通，因而第十二过孔V12和第十过孔V10一起暴露出第一有源层的第一区的表面。第十二过孔V12和第十过孔V10配置为使后续形成的初始信号线通过该过孔与第一有源层连接。
(26)形成第三导电层图案。在示例性实施例中，形成第三导电层图案可以包括：沉积第三金属薄膜，采用图案化工艺对第三金属薄膜进行图案化，在第三绝缘层形成第三导电层图案，第三导电层图案至少包括：存储电容的第一极板31，如图18所示。在示例性实施例中，第三导电层称为第二栅金属(Gate2)层。
在示例性实施例中，第一极板31通过第一过孔V1与第一连接电极43连接，存储电容的第一极板31同时作为第三晶体管T3的栅电极。由于第一极板31通过第一过孔V1与第一连接电极43连接，第一连接电极43通过第二过孔V2连接第一有源层的第二区，因而实现了第三晶体管T3的栅电极(第一极板31)与第一晶体管T1的第二极和第二晶体管T2的第一极的连接，第三晶体管T3的栅电极、第一极板31、第一晶体管T1的第二极和第二晶体管T2的第一极具有相同的电位。
在示例性实施例中，存储电容的第一极板在基底上的正投影与第三有源层在基底上的正投影存在重叠区域，重叠区域的第一极板31作为第三晶体管T3的栅电极。存储电容的第一极板在基底上的正投影与第一电源线41在基底上的正投影存在重叠区域，重叠区域的第一电源线41作为存储电容的第二极板，实现了第一电源线41和存储电容的第二极板具有相同的电位。
在示例性实施例中，存储电容的第一极板的结构和形状与前述实施例中第一极板的结构和形状基本相同，这里不再赘述。
本公开示例性实施例中，将开关晶体管的栅电极设置在第一导电层，而将驱动晶体管的栅电极设置在第三导电层。由于多个开关晶体管的栅电极和有源层之间仅间隔第二绝缘层，因而可以保证开关晶体管的快速切换功能。由于驱动晶体管的栅电极和有源层之间间隔有第二绝缘层、第三绝缘层和第四绝缘层，栅电极和有源层之间绝缘层的较厚，因而提高了驱动晶体管控制栅压的幅度，在减小驱动晶体管的栅电极的面积时，仍可以使驱动晶体管保证大量的灰阶范围。与驱动晶体管的栅电极设置在第一导电层的方案相比，驱动晶体管的栅电极设置在第二导电层的方案，有效减小了驱动晶体管的栅电极的面积，不仅有利于版图的排布，而且可以减小像素面积，提高分辨率。
在示例性实施例中，将开关晶体管的栅电极和驱动晶体管的栅电极均设置在第一导电层上时，驱动晶体管的栅电极的面积约为开关晶体管的栅电极的面积的2倍至3倍。本公开示例性实施例中，将开关晶体管的栅电极设置在第一导电层、将驱动晶体管的栅电极设置在第二导电层时，驱动晶体管的栅电极的面积约为开关晶体管的栅电极的面积的1倍至1.5倍。
(27)形成第五绝缘层图案。在示例性实施例中，形成第五绝缘层图案可以包括：在形成前述图案的基底上，涂覆第五绝缘薄膜，采用图案化工艺对第五绝缘薄膜进行图案化，形成覆盖第三导电层的第五绝缘层，第五绝缘层上设置有多个过孔，多个过孔至少包括：第十一过孔V11和第十三过孔V12，如图19所示。
在示例性实施例中，第十一过孔V11位于第四连接电极46所在区域，第十一过孔V11内的第三绝缘层和第五绝缘层被去掉，暴露出第四连接电极46的表面。第十一过孔V11使后续形成的发光器件的阳极通过该过孔与第四连接电极46连接。
在示例性实施例中，第十三过孔V13位于第一有源层的第一区，第十三过孔V13内的第五绝缘层被去掉，与第十二过孔V12连通，因而第十三过孔V13、第十二过孔V12和第十过孔V10一起暴露出第一有源层的第一区的表面。第十三过孔V13、第十二过孔V12和第十过孔V10配置为使后续形成的初始信号线通过该过孔与第一有源层连接。
(28)形成第四导电层图案。在示例性实施例中，形成第四导电层可以包括：在形成前述图案的基底上，沉积第四金属薄膜，采用图案化工艺对第四金属薄膜进行图案化，形成设置在第五绝缘层上的第四导电层，第四导电层至少包括：初始信号线51和发光器件的阳极301，如图20所示。
在示例性实施例中，发光器件的阳极301通过第十一过孔V11与第四连接电极46连接。由于第四连接电极46同时作为第六晶体管T6的第二极和第七晶体管T7的第二极，因而实现了阳极301与像素驱动电路的连接，使得像素驱动电路可以驱动发光器件发光。
在示例性实施例中，初始信号线51沿着像素行方向延伸，设置在第二扫描信号线22靠近第一扫描信号线21的一侧，初始信号线51通过第十三过孔V13、第十二过孔V12和第十过孔V10与第一有源层的第一区连接，使初始信号线51将初始信号传输到第一晶体管T1的第一极(也是第七晶体管T7的第一极)。
图21为本公开示例性实施例又一种显示基板的结构示意图，示意了一个子像素的平面结构。与图14所示显示基板的结构相比，图21所示显示基板的结构是第三晶体管的栅电极直接通过第二过孔V2与第一晶体管的第二极(也是第二晶体管的第一极)连接，而没有设置第一连接电极。
如图21所示，在示例性实施方式中，本实施例显示基板的制备过程可以包括如下操作。
(31)形成半导体层图案。在示例性实施例中，形成半导体层图案的过程和结构可以与前述步骤(11)相同，这里不再赘述。
(32)形成第一导电层图案。在示例性实施例中，形成第一导电层图案的过程和结构可以与前述步骤(12)相同，这里不再赘述。
(33)形成第四绝缘层图案，第四绝缘层上设置有多个过孔，多个过孔至少包括：第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8和第九过孔V9。
(34)形成第二导电层图案，第二导电层至少包括：第一电源线41、数据信号线42、第二连接电极44、第三连接电极45和第四连接电极46。
(35)形成第三绝缘层图案，第三绝缘层上设置有多个过孔，多个过孔至少包括：第二过孔V2和第十二过孔V12，第二过孔V2位于第一有源层的第二区，第二过孔V2内的第三绝缘层、第四绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第二区的表面。第二过孔V2配置为使后续形成的存储电容的第一极板通过该过孔与第一有源层连接。
(36)形成第三导电层图案，第三导电层图案至少包括存储电容的第一极板31，第一极板31同时作为第三晶体管T3的栅电极，第一极板31通过第二过孔V2连接第一有源层的第二区。
(37)形成第五绝缘层和第四导电层图案的过程与前述示例性实施例相同。
本公开示例性实施例有效减小了驱动晶体管的栅电极的面积，不仅有利于版图的排布，而且可以减小像素面积，提高分辨率。
本公开所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开在此不做具体的限定。
本公开还提供一种显示基板的制作方法，以制作上述实施例提供的显示基板。在示例性实施例中，在平行于显示基板的平面内，所述显示基板包括多个子像素，至少一个子像素包括像素驱动电路和连接所述像素驱动电路的发光器件，所述像素驱动电路至少包括存储电容、驱动晶体管和至少一个开关晶体管；所述制备方法包括：
在基底上形成半导体层和多个导电层，所述驱动晶体管的栅电极与至少一个开关晶体管的栅电极分别设置在不同的导电层。
在示例性实施例中，在基底上形成半导体层和多个导电层，可以包括：
在基底上形成半导体层；
形成覆盖所述半导体层的第二绝缘层和设置在所述第二绝缘层上的第一导电层，所述第一导电层包括所述至少一个开关晶体管的栅电极；
形成覆盖所述第一导电层的第三绝缘层和设置在所述第三绝缘层上的第二导电层，所述第二导电层包括所述驱动晶体管的栅电极；
形成覆盖所述第二导电层的第四绝缘层和设置在所述第四绝缘层上的第三导电层，所述第三导电层包括第一电源线和第一连接电极；所述第四绝缘层上设置有暴露出所述驱动晶体管的栅电极的第一过孔，所述第二绝缘层、第三绝缘层和第四绝缘层上设置有暴露出开关晶体管的有源层的第二过孔，所述第一连接电极通过所述第一过孔与所述驱动晶体管的栅电极连接，所述第一连接电极通过所述第二过孔与开关晶体管的有源层连接；所述驱动晶体管的栅电极在基底上的正投影与所述第一电源线在基底上的正投影存在重叠区域，所述重叠区域的驱动晶体管的栅电极作为存储电容的第一极板，所述重叠区域的第一电源线作为存储电容的第二极板。
在示例性实施例中，在基底上形成半导体层和多个导电层，可以包括：
在基底上形成半导体层；
形成覆盖所述半导体层的第二绝缘层和设置在所述第二绝缘层上的第一导电层，所述第一导电层包括所述至少一个开关晶体管的栅电极；
形成覆盖所述第一导电层的第四绝缘层和设置在所述第四绝缘层上的第二导电层，所述第二导电层包括第一电源线和第一连接电极；所述第二绝缘层和第四绝缘层上设置有暴露出开关晶体管的有源层的第二过孔，所述第一连接电极通过所述第二过孔与所述开关晶体管的有源层连接；
形成覆盖所述第二导电层的第三绝缘层和设置在所述第三绝缘层上的第三导电层，所述第三导电层包括所述驱动晶体管的栅电极；所述第三绝缘层上设置有暴露出所述第一连接电极的第一过孔，所述驱动晶体管的栅电极通过所述第一过孔与所述第一连接电极连接；所述驱动晶体管的栅电极在基底上的正投影与所述第一电源线在基底上的正投影存在重叠区域，所述重叠区域的驱动晶体管的栅电极作为存储电容的第一极板，所述重叠区域的第一电源线作为存储电容的第二极板。
在示例性实施例中，在基底上形成半导体层和多个导电层，可以包括：
在基底上形成半导体层；
形成覆盖所述半导体层的第二绝缘层和设置在所述第二绝缘层上的第一导电层，所述第一导电层包括所述至少一个开关晶体管的栅电极；
形成覆盖所述第一导电层的第四绝缘层和设置在所述第四绝缘层上的第二导电层，所述第二导电层包括第一电源线；
形成覆盖所述第二导电层的第三绝缘层和设置在所述第三绝缘层上的第三导电层，所述第三导电层包括所述驱动晶体管的栅电极；所述第二绝缘层、第四绝缘层和第三绝缘层上设置有暴露出开关晶体管的有源层的第二过孔，所述驱动晶体管的栅电极通过所述第二过孔与所述开关晶体管的有源层连接；所述驱动晶体管的栅电极在基底上的正投影与所述第一电源线在基底上的正投影存在重叠区域，所述重叠区域的驱动晶体管的栅电极作为存储电容的第一极板，所述重叠区域的第一电源线作为存储电容的第二极板。
本公开提供的显示基板的制作方法所制作的显示基板，其实现原理和实现效果类似，在此不再赘述。
本公开还提供一种显示装置，显示装置包括前述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (8)

1.一种显示基板，在平行于显示基板的平面内，所述显示基板包括多个子像素，至少一个子像素包括像素驱动电路和连接所述像素驱动电路的发光器件，所述像素驱动电路至少包括存储电容和多个晶体管，所述多个晶体管至少包括驱动晶体管和至少一个双栅结构的开关晶体管，所述存储电容包括第一极板和第二极板，所述第一极板与所述驱动晶体管的栅电极连接，所述第二极板与第一电源线连接，所述发光器件至少包括阳极；在垂直于显示基板的平面内，所述显示基板包括多个导电层，所述第一极板和所述驱动晶体管的栅电极同层设置，所述第二极板和所述第一电源线同层设置，所述阳极在显示基板平面上的正投影与所述驱动晶体管在显示基板平面上的正投影至少部分交叠，所述双栅结构的开关晶体管中的两个沟道沿着像素行方向延伸。
2.根据权利要求1所述的显示基板，其中，所述多个晶体管至少包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管，所述双栅结构的开关晶体管为第一晶体管，所述驱动晶体管为所述第三晶体管；所述第一晶体管的栅电极与第二扫描信号线连接，所述第一晶体管的第一极与初始信号线连接，所述第一晶体管的第二极与所述第二晶体管的第一极连接；所述第二晶体管的栅电极与第一扫描信号线连接，所述第二晶体管的第二极与所述第三晶体管的第二极连接；所述第三晶体管的第一极与所述第四晶体管的第二极和所述第五晶体管的第二极连接；所述第四晶体管的栅电极与第一扫描信号线连接，所述第四晶体管的第一极与数据信号线连接；所述第五晶体管的栅电极与发光控制线连接，所述第五晶体管的第一极与第一电源线连接；所述第六晶体管的栅电极与发光控制线连接，所述第六晶体管的第一极与所述第三晶体管的第二极连接，所述第六晶体管的第二极与发光器件的阳极连接；所述第七晶体管的栅电极与第一扫描信号线连接，所述第七晶体管的第一极与初始信号线连接，所述第七晶体管的第二极与发光器件的阳极连接。
3.根据权利要求2所述的显示基板，其中，在垂直于显示基板的平面内，所述显示基板还包括设置在基底上的半导体层，所述第一晶体管至第七晶体管的有源层设置在所述半导体层中；所述半导体层包括第一晶体管的第一有源层、第二晶体管的第二有源层、第三晶体管的第三有源层、第四晶体管的第四有源层、第五晶体管的第五有源层、第六晶体管的第六有源层和第七晶体管的第七有源层；所述第一有源层的第二区与所述第二有源层的第一区相互连接，所述第二有源层的第二区与所述第三有源层的第二区相互连接，所述第三有源层的第一区与所述第四有源层的第二区相互连接，所述第六有源层的第二区与所述第七有源层的第二区相互连接。
4.根据权利要求3所述的显示基板，其中，所述第一扫描信号线与所述第二有源层相重叠的区域作为双栅结构的所述第二晶体管的栅电极，所述第一扫描信号线与所述第四有源层相重叠的区域作为所述第四晶体管的栅电极，所述第二扫描信号线与所述第一有源层相重叠的区域作为双栅结构的所述第一晶体管的栅电极，所述第二扫描信号线与所述第七有源层相重叠的区域作为所述第七晶体管的栅电极，所述发光控制线与所述第五有源层相重叠的区域作为所述第五晶体管的栅电极，所述发光控制线与所述第六有源层相重叠的区域作为所述第六晶体管的栅电极。
5.根据权利要求3所述的显示基板，其中，所述第一电源线通过第八过孔与所述第五有源层的第一区连接，所述数据信号线通过第九过孔与所述第四有源层的第一区连接，所述初始信号线通过第十过孔和第十二过孔与所述第一有源层的第一区和所述第七有源层的第一区连接。
6.一种显示装置，其中，包括如权利要求1至5任一项所述的显示基板。
7.一种显示基板的制备方法，在平行于显示基板的平面内，所述显示基板包括多个子像素，至少一个子像素包括像素驱动电路和连接所述像素驱动电路的发光器件，所述像素驱动电路至少包括存储电容和多个晶体管，所述多个晶体管至少包括驱动晶体管和至少一个双栅结构的开关晶体管，所述存储电容包括第一极板和第二极板，所述第一极板与所述驱动晶体管的栅电极连接，所述第二极板与第一电源线连接，所述发光器件至少包括阳极；所述制备方法包括：
形成多个导电层，所述第一极板和所述驱动晶体管的栅电极同层设置，所述第二极板和所述第一电源线同层设置，所述阳极在显示基板平面上的正投影与所述驱动晶体管在显示基板平面上的正投影至少部分交叠，所述双栅结构的开关晶体管中的两个沟道沿着像素行方向延伸。
8.根据权利要求7所述的显示基板，其中，所述多个晶体管至少包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管，所述双栅结构的开关晶体管为第一晶体管，所述驱动晶体管为所述第三晶体管；所述第一晶体管的栅电极与第二扫描信号线连接，所述第一晶体管的第一极与初始信号线连接，所述第一晶体管的第二极与所述第二晶体管的第一极和所述第三晶体管的栅电极连接；所述第二晶体管的栅电极与第一扫描信号线连接，所述第二晶体管的第二极与所述第三晶体管的第二极连接；所述第三晶体管的第一极与所述第四晶体管的第二极和所述第五晶体管的第二极连接；所述第四晶体管的栅电极与第一扫描信号线连接，所述第四晶体管的第一极与数据信号线连接；所述第五晶体管的栅电极与发光控制线连接，所述第五晶体管的第一极与第一电源线连接；所述第六晶体管的栅电极与发光控制线连接，所述第六晶体管的第一极与所述第三晶体管的第二极连接，所述第六晶体管的第二极与发光器件的阳极连接；所述第七晶体管的栅电极与第一扫描信号线连接，所述第七晶体管的第一极与初始信号线连接，所述第七晶体管的第二极与发光器件的阳极连接。
CN202310395596.9A 2020-11-18 2020-11-18 显示基板及其制作方法、显示装置 Pending CN116322168A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310395596.9A CN116322168A (zh) 2020-11-18 2020-11-18 显示基板及其制作方法、显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2020/129663 WO2022104576A1 (zh) 2020-11-18 2020-11-18 显示基板及其制作方法、显示装置
CN202310395596.9A CN116322168A (zh) 2020-11-18 2020-11-18 显示基板及其制作方法、显示装置
CN202080002840.5A CN114830346A (zh) 2020-11-18 2020-11-18 显示基板及其制作方法、显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202080002840.5A Division CN114830346A (zh) 2020-11-18 2020-11-18 显示基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN116322168A true CN116322168A (zh) 2023-06-23

Family

ID=81708225

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080002840.5A Pending CN114830346A (zh) 2020-11-18 2020-11-18 显示基板及其制作方法、显示装置
CN202310395596.9A Pending CN116322168A (zh) 2020-11-18 2020-11-18 显示基板及其制作方法、显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202080002840.5A Pending CN114830346A (zh) 2020-11-18 2020-11-18 显示基板及其制作方法、显示装置

Country Status (3)

Country Link
US (3) US12075667B2 (zh)
CN (2) CN114830346A (zh)
WO (1) WO2022104576A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025055653A1 (zh) * 2023-09-14 2025-03-20 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2025065839A1 (zh) * 2023-09-25 2025-04-03 京东方科技集团股份有限公司 显示基板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119213483A (zh) * 2022-06-02 2024-12-27 京东方科技集团股份有限公司 显示基板和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152134B1 (ko) 2005-08-26 2012-06-15 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101281167B1 (ko) 2006-11-22 2013-07-02 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법
KR102072215B1 (ko) * 2013-05-09 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103456765B (zh) 2013-09-10 2015-09-16 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法
KR20150054210A (ko) 2013-11-11 2015-05-20 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104659285A (zh) 2015-01-20 2015-05-27 深圳市华星光电技术有限公司 适用于amoled的tft背板制作方法及结构
KR102362092B1 (ko) * 2017-03-31 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102568285B1 (ko) 2017-12-28 2023-08-17 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025055653A1 (zh) * 2023-09-14 2025-03-20 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2025065839A1 (zh) * 2023-09-25 2025-04-03 京东方科技集团股份有限公司 显示基板和显示装置

Also Published As

Publication number Publication date
WO2022104576A1 (zh) 2022-05-27
US12213362B2 (en) 2025-01-28
CN114830346A (zh) 2022-07-29
US20240081115A1 (en) 2024-03-07
US20220376022A1 (en) 2022-11-24
US12075667B2 (en) 2024-08-27
US20250040378A1 (en) 2025-01-30

Similar Documents

Publication Publication Date Title
CN114730544B (zh) 显示基板及其制备方法、显示装置
CN112071882B (zh) 显示基板及其制备方法、显示装置
CN114730538B (zh) 显示基板及其制备方法、显示装置
WO2022160535A1 (zh) 显示基板及其制备方法、显示装置
CN114823835B (zh) 显示基板、显示面板及显示装置
WO2023016341A1 (zh) 显示基板及其制备方法、显示装置
US12213362B2 (en) Display substrate, manufacturing method thereof, and display device
WO2023004763A1 (zh) 显示基板及其制备方法、显示装置
WO2022241747A1 (zh) 显示基板及其制备方法、显示装置
WO2023279333A1 (zh) 显示基板及显示装置
WO2023039886A1 (zh) 显示基板及其制备方法、显示装置
CN115000147A (zh) 显示基板及其制备方法、显示装置
US20250006127A1 (en) Display Substrate, Preparation Method Therefor, and Display Apparatus
WO2022227005A1 (zh) 显示基板及其制备方法、显示装置
WO2022109919A1 (zh) 显示基板及其制作方法、显示装置
WO2023205997A1 (zh) 显示基板及其制备方法、显示装置
WO2023184352A1 (zh) 显示基板及显示装置
WO2022227478A1 (zh) 一种显示基板及其制作方法、显示装置
WO2023051103A1 (zh) 显示基板及其制备方法、显示装置
WO2023178612A1 (zh) 显示基板及其制备方法、显示装置
CN116613164A (zh) 显示基板及其制备方法、显示装置
WO2024031315A1 (zh) 显示基板及其制备方法、显示装置
WO2023115457A1 (zh) 显示基板及其驱动方法、显示装置
WO2023221040A1 (zh) 显示基板及其制备方法、显示装置
WO2024031240A1 (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination