[go: up one dir, main page]

CN115621219A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN115621219A
CN115621219A CN202110838654.1A CN202110838654A CN115621219A CN 115621219 A CN115621219 A CN 115621219A CN 202110838654 A CN202110838654 A CN 202110838654A CN 115621219 A CN115621219 A CN 115621219A
Authority
CN
China
Prior art keywords
layer
electronic
electronic component
groove
active surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110838654.1A
Other languages
English (en)
Inventor
柯仲禹
陈亮斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN115621219A publication Critical patent/CN115621219A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种电子封装件及其制法，包括于封装层中嵌埋第一电子元件，其中，该第一电子元件具有相对的作用面与非作用面，且该非作用面上形成有至少一凹槽，以令该凹槽延伸连通该封装层的侧面，使该凹槽外露于该封装层，供作为空气通道，并形成金属层于该第一电子元件的非作用面上，以经由该凹槽的设计，以将该第一电子元件于运转时所产生的热导入该空气通道中。

Description

电子封装件及其制法
技术领域
本发明有关一种半导体封装制程，尤指一种具散热机制的电子封装件及其制法。
背景技术
随着近年来可携式电子产品的蓬勃发展，各类相关产品的开发也朝向高密度、高性能以及轻、薄、短、小的趋势，为此，业界发展出各式整合多功能的封装样式，以期能符合电子产品轻薄短小与高密度的要求。例如，目前无线通讯技术已广泛应用于各式各样的消费性电子产品以利接收或发送各种无线信号，其中，平面天线(Patch Antenna)因具有体积小、重量轻与制造容易等特性而广泛利用在手机(cell phone)、个人数位助理(PersonalDigital Assistant，简称PDA)等电子产品的无线通讯模块中。
图1为现有电子装置1的剖面示意图。该电子装置1包括一结合有多个焊球13的线路结构10、多个配置于该线路结构10上且电性连接该线路结构10的半导体芯片11,12、一包覆该些半导体芯片11,12的封装层16、及设于该封装层16外表面的天线结构17，以令该天线结构经由介电层14结合于该封装层16上，且该线路结构10经由该些焊球13安装于一电路板(图略)上。
然而，于现有电子装置1中，该些半导体芯片11,12于运转时所产生的热需通过该封装层16，才能将热传导至外部环境(或者通过该线路结构10与该天线结构17的介电层14传导至外部环境)，因而容易聚热，无法达到散热的需求。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件及其制法，以满足散热的需求。
本发明的电子封装件，包括：封装层；第一电子元件，其埋设于该封装层中，其中，该第一电子元件具有相对的作用面与非作用面，且该非作用面上形成有至少一凹槽，以令该凹槽延伸连通该封装层的侧面，使该凹槽外露于该封装层，供作为空气通道；以及金属层，其设于该第一电子元件的非作用面上。
本发明还提供一种电子封装件的制法，包括：以封装层包覆第一电子元件，使该第一电子元件埋设于该封装层中，其中，该第一电子元件具有相对的作用面与非作用面，且该非作用面上形成有至少一凹槽，以令该凹槽延伸连通该封装层的侧面，使该凹槽外露于该封装层，供作为空气通道；以及形成金属层于该第一电子元件的非作用面上。
前述的电子封装件及其制法中，该金属层沿该凹槽的壁面延伸布设。
前述的电子封装件及其制法中，该第一电子元件的作用面上堆叠第二电子元件。
前述的电子封装件及其制法中，还包括于该封装层中形成多个导电元件，以令该多个导电元件外露于该封装层。例如，还包括将该多个导电元件接置于电路板上，以令该空气通道位于该电路板与该第一电子元件的非作用面之间。
前述的电子封装件及其制法中，该凹槽的局部或全部布设有导热元件。
前述的电子封装件及其制法中，该非作用面上形成有至少一遮盖该凹槽的散热层。
由上可知，本发明的电子封装件及其制法中，主要经由该第一电子元件的非作用面上形成有至少一凹槽的设计，以直接将该第一电子元件所产生的热导入该空气通道中，故相比于现有技术，该第一电子元件于运转时所产生的热无需经过该封装层，即可将热传导至外部环境，因而不会发生聚热问题，以满足散热的需求。
附图说明
图1为现有电子装置的剖面示意图。
图2A至图2F为本发明的电子封装件的制法的剖视示意图。
图2E-1为对应图2E的横剖面示意图。
图3A及图3B为对应图2F的其它不同实施例的剖视示意图。
附图标记说明
1:电子装置
10:线路结构
11,12:半导体芯片
13:焊球
14:介电层
16,26:封装层
17,27:天线结构
2,3,4:电子封装件
20:承载结构
20a:第一侧
20b:第二侧
200:线路层
21:第一电子元件
21a:作用面
21b:非作用面
210:导电凸块
211:底胶
212:电极垫
22:第二电子元件
23:导电元件
25:金属层
250:凹槽
26a:表面
26c:侧面
260:穿孔
35:导热元件
45:散热层
8:电路板
S:空气通道。
具体实施方式
以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2F图为本发明的电子封装件2的制法的剖面示意图。
如图2A所示，提供一封装模块，其包含有承载结构20、嵌埋于该承载结构20中的第二电子元件22、及设于该承载结构20上的天线结构27。
所述的承载结构20例如为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，其于绝缘材上形成多个线路层200，如扇出(fan out)型重布线路层(redistribution layer，简称RDL)。
于本实施例中，该承载结构20具有相对的第一侧20a与第二侧20b，且形成该线路层200的材料为铜，而该绝缘材为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材、或如绿漆、油墨等的防焊材。
所述的第二电子元件22为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感。
于本实施例中，该第二电子元件22为半导体芯片，其可经由覆晶方式、打线方式、直接接触该线路层200或其它适当方式电性连接该线路层200，并无特别限制。
所述的天线结构27结合于该承载结构20第二侧20b上。
于本实施例中，经由溅镀(sputtering)、蒸镀(vaporing)、电镀、无电电镀、化镀或贴膜(foiling)等方式制作厚度轻薄的该天线结构27。例如，该天线结构27的制程可先于该承载结构20上形成图案化凹槽，再于该凹槽中形成导电材以作为该天线结构27；或者，该天线结构27的制程也可直接于该承载结构20上形成图案化导电材(未先形成凹槽)，以作为该天线结构27。
如图2B所示，设置第一电子元件21于该承载结构20的第一侧20a上，且该第一电子元件21电性连接该线路层200。
于本实施例中，该第一电子元件21为主动元件、被动元件或其二者组合等，其中，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。例如，该第一电子元件21具有相对的作用面21a与非作用面21b，且该第一电子元件21可以其作用面21a的电极垫212经由多个如焊锡材料的导电凸块210以覆晶方式设于该线路层200上并电性连接该线路层200，再以底胶211包覆该些导电凸块210；或者，该第一电子元件21的电极垫212可经由多个焊线(图略)以打线方式电性连接该线路层200；抑或，该第一电子元件21的电极垫212可直接电性连接该线路层200。然而，有关该第一电子元件21电性连接该承载结构20的方式不限于上述。
如图2C所示，形成一封装层26于该承载结构20的第一侧20a上，以包覆该第一电子元件21。接着，于该封装层26中形成多个穿孔260，以令该线路层200的部分表面外露于该些穿孔260。
于本实施例中，该封装层26为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)，但不限于上述。
此外，可经由整平制程，使该封装层26的表面26a齐平该第一电子元件21的非作用面21b，以令该第一电子元件21的非作用面21b外露于该封装层26的表面26a。例如，该整平制程经由研磨方式，移除该第一电子元件21的部分材料与该封装层26的部分材料。
如图2D所示，形成导电元件23于该些穿孔260中，以令该导电元件23电性连接该线路层200。
于本实施例中，该导电元件23为如焊球的圆球状、或如铜柱、焊锡凸块等金属材的柱状、或焊线机制作的钉状(stud)导电体，但不限于此。例如，该导电元件23凸出该封装层26的表面26a，以令多个导电元件23外露于该封装层26的表面26a。
如图2E所示，于该第一电子元件21的非作用面21b上形成至少一凹槽250，并于该非作用面21b形成金属层25，且该金属层25沿该凹槽250的壁面延伸布设，使该第一电子元件21的非作用面21b上形成空气通道S，进而形成本发明的电子封装件2。
于本实施例中，以蚀刻方式一并移除该第一电子元件21的非作用面21b与该封装层26的部分材料，如图2E-1所示的横剖面示意图，以形成多个连通该封装层26相对两侧面26c的凹槽250，使该空气通道S可供散热之用。须注意，该金属层25不会填满该凹槽250。
此外，该金属层25以电镀、溅镀或其它涂布方式形成于该电子元件21的非作用面21b与该凹槽250的壁面上。
于后续制程中，如图2F所示，将该电子封装件2以该些导电元件23接置于一电路板8上，且令该金属层25接触该电路板8。
因此，本发明的制法经由该第一电子元件21的非作用面21b上形成至少一凹槽250，以直接将该第一电子元件21所产生的热导入由该凹槽250所构成的空气通道S中，故当该电子封装件2接置于该电路板8上时，该第一电子元件21于运转时所产生的热无需经过该封装层26，即可将热经由该空气通道S传导至外部环境(换言之，该第一电子元件21与该电路板8之间可经由该空气通道S进行散热)，因而不会发生聚热问题，以满足散热的需求，且大幅提升散热的效能。
此外，如图3A所示的本发明另一实施例的电子封装件3，可于该凹槽250的局部或全部形成至少一如铜柱的导热元件35，且该导热元件35接触结合该金属层25，但仍形成有该空气通道S，以当该电子封装件3接置于该电路板8上时，该导热元件35接触该电路板8，以利于散热。进一步，如图3B所示的本发明又一实施例的电子封装件4，可于该第一电子元件21的非作用面21b上的金属层25与该导热元件35上形成散热层45，以令该散热层45遮盖该凹槽250，但仍形成有该空气通道S，以当该电子封装件4接置于该电路板8上时，该散热层45接触该电路板8，以利于散热。
本发明也提供一种电子封装件2,3,4，其包括：一封装层26、一第一电子元件21以及一金属层25。
所述的第一电子元件21埋设于该封装层26中，其中，该第一电子元件21具有相对的作用面21a与非作用面21b，且该非作用面21b上形成有至少一凹槽250，以令该凹槽250延伸连通该封装层26的侧面26c，使该凹槽250外露于该封装层26，供作为空气通道S。
所述的金属层25设于该第一电子元件21的非作用面21b上。
于一实施例中，该金属层25沿该凹槽250的壁面延伸布设。
于一实施例中，该第一电子元件21的作用面21a上堆叠第二电子元件22。
于一实施例中，所述的电子封装件2,3,4还包括多个嵌埋于该封装层26中的导电元件23，且该多个导电元件23外露于该封装层26。例如，该多个导电元件23接置于电路板8上，以令该空气通道S位于该电路板8与该第一电子元件21的非作用面21b之间。
于一实施例中，该凹槽250的局部或全部布设有多个导热元件35。
于一实施例中，该非作用面21b上形成有至少一遮盖该凹槽250的散热层45。
综上所述，本发明的电子封装件及其制法，经由该第一电子元件的非作用面上形成有凹槽的设计，以直接将该第一电子元件所产生的热导入该空气通道中，故该第一电子元件于运转时所产生的热无需经过该封装层，即可将热传导至外部环境，因而不会发生聚热问题，以满足散热的需求。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (14)

1.一种电子封装件，其特征在于，包括：
封装层；
第一电子元件，其埋设于该封装层中，其中，该第一电子元件具有相对的作用面与非作用面，且该非作用面上形成有至少一凹槽，以令该凹槽延伸连通该封装层的侧面，使该凹槽外露于该封装层，供作为空气通道；以及
金属层，其设于该第一电子元件的非作用面上。
2.如权利要求1所述的电子封装件，其特征在于，该金属层沿该凹槽的壁面延伸布设。
3.如权利要求1所述的电子封装件，其特征在于，该第一电子元件的作用面上堆叠第二电子元件。
4.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括多个嵌埋于该封装层中的导电元件，且该多个导电元件外露于该封装层。
5.如权利要求4所述的电子封装件，其特征在于，该多个导电元件供接置于一电路板上，以令该空气通道位于该电路板与该第一电子元件的非作用面之间。
6.如权利要求1所述的电子封装件，其特征在于，该凹槽的局部或全部布设有导热元件。
7.如权利要求1所述的电子封装件，其特征在于，该非作用面上形成有至少一遮盖该凹槽的散热层。
8.一种电子封装件的制法，其特征在于，包括：
以封装层包覆第一电子元件，使该第一电子元件埋设于该封装层中，其中，该第一电子元件具有相对的作用面与非作用面，且该非作用面上形成有至少一凹槽，以令该凹槽延伸连通该封装层的侧面，使该凹槽外露于该封装层，供作为空气通道；以及
形成金属层于该第一电子元件的非作用面上。
9.如权利要求8所述的电子封装件的制法，其特征在于，该金属层沿该凹槽的壁面延伸布设。
10.如权利要求8所述的电子封装件的制法，其特征在于，该第一电子元件的作用面上堆叠第二电子元件。
11.如权利要求8所述的电子封装件的制法，其特征在于，该制法还包括于该封装层中形成多个导电元件，且令该多个导电元件外露于该封装层。
12.如权利要求11所述的电子封装件的制法，其特征在于，该制法还包括将该多个导电元件接置于电路板上，以令该空气通道位于该电路板与该第一电子元件的非作用面之间。
13.如权利要求8所述的电子封装件的制法，其特征在于，该凹槽的局部或全部布设有导热元件。
14.如权利要求8所述的电子封装件的制法，其特征在于，该制法还包括于该非作用面上形成至少一遮盖该凹槽的散热层。
CN202110838654.1A 2021-07-13 2021-07-23 电子封装件及其制法 Pending CN115621219A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110125663 2021-07-13
TW110125663A TWI796726B (zh) 2021-07-13 2021-07-13 電子封裝件及其製法

Publications (1)

Publication Number Publication Date
CN115621219A true CN115621219A (zh) 2023-01-17

Family

ID=84854872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110838654.1A Pending CN115621219A (zh) 2021-07-13 2021-07-23 电子封装件及其制法

Country Status (2)

Country Link
CN (1) CN115621219A (zh)
TW (1) TWI796726B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI257159B (en) * 2004-12-06 2006-06-21 Advanced Semiconductor Eng Chip package structure
TW200707676A (en) * 2005-08-09 2007-02-16 Chipmos Technologies Inc Thin IC package for improving heat dissipation from chip backside
TWI352409B (en) * 2007-04-13 2011-11-11 Chipmos Technologies Inc Qfn package structure with chips having pattern
TWI443785B (zh) * 2011-07-27 2014-07-01 矽品精密工業股份有限公司 半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法
FR3061600B1 (fr) * 2017-01-03 2020-06-26 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique comprenant une puce rainuree
US11387164B2 (en) * 2019-08-28 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
CN112992691B (zh) * 2021-04-23 2021-09-03 度亘激光技术（苏州）有限公司 半导体器件的焊接方法及半导体器件

Also Published As

Publication number Publication date
TW202303867A (zh) 2023-01-16
TWI796726B (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
US10403592B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US9865482B2 (en) Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
US9831219B2 (en) Manufacturing method of package structure
US12255182B2 (en) Electronic package and manufacturing method thereof
US11908787B2 (en) Package structure and method of manufacturing the same
US20180331027A1 (en) Electronic package and method for fabricating the same
US20190139913A1 (en) Electronic package and method for fabricating the same
US11742296B2 (en) Electronic package and manufacturing method thereof
US11824020B2 (en) Semiconductor package structure including antenna
EP3486943A1 (en) Semiconductor package
US10431535B2 (en) Electronic package and method for fabricating the same
CN114203686A (zh) 电子封装件及其制法
CN112054005B (zh) 电子封装件及其制法
CN116230656A (zh) 电子封装件及其制法
US11205602B2 (en) Semiconductor device and manufacturing method thereof
CN112701101B (zh) 电子封装件及其制法
CN115621219A (zh) 电子封装件及其制法
CN118039572A (zh) 电子封装件及其制法
CN116073133A (zh) 电子装置及其制造方法
CN115692326A (zh) 电子封装件及其制法
CN114975309A (zh) 电子封装件及其制法
CN114121833A (zh) 电子封装件及其制法与电子结构
CN115377047A (zh) 电子封装件及其制法
TWI789977B (zh) 電子裝置及其製造方法
US12040284B2 (en) 3D-interconnect with electromagnetic interference (“EMI”) shield and/or antenna

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination