CN115132720A - 集成电路产品及其芯片排布 - Google Patents

Abstract

本发明提出一种集成电路产品及其芯片排布，该集成电路产品包含：第一芯片；第二芯片；第三芯片；第四芯片；第五芯片；第六芯片；第七芯片；以及第八芯片。该第一芯片、该第二芯片、该第三芯片、及该第四芯片的面积及组成组件实质上相同；该第五芯片、该第六芯片、该第七芯片、及该第八芯片的面积及组成组件实质上相同；该第一芯片、该第二芯片、该第三芯片、及该第四芯片分别位于该集成电路产品的四个边；且该第五芯片、该第六芯片、该第七芯片、及该第八芯片位于该集成电路产品的中心区域。本发明的集成电路产品可以提升集成电路产品的散热效能、减少输出和/或输入走线的困难度、提高集成电路产品竞争力以及简化制程。

Description

集成电路产品及其芯片排布

技术领域

本发明涉及集成电路(integrated circuit，IC)的封装，尤其是指集成电路封装的芯片(chip)和/或小芯片(chiplet)(以下统称为芯片)的排布(floorplanarrangement)。

背景技术

先进封装为目前集成电路的趋势。然而，不佳的芯片排布可能有以下的缺点：浪费面积(导致成品过大而缺乏竞争力)、芯片散热不佳(降低芯片效能)、输出和/或输入走线困难(增加封装的难度)和/或芯片的相对位置不理想(造成芯片引脚的浪费)。因此，需要一种芯片排布来解决上述问题的至少其中之一。

发明内容

有鉴于此，如何减轻或消除上述相关领域中芯片排布的缺失，实为有待解决的问题。

本发明提供一种集成电路产品的实施例，其包含：第一芯片；第二芯片；第三芯片；第四芯片；第五芯片；第六芯片；第七芯片；以及第八芯片。该第一芯片、该第二芯片、该第三芯片、及该第四芯片的面积及组成组件实质上相同；该第五芯片、该第六芯片、该第七芯片、及该第八芯片的面积及组成组件实质上相同；该第一芯片、该第二芯片、该第三芯片、及该第四芯片分别位于该集成电路产品的四个边；且该第五芯片、该第六芯片、该第七芯片、及该第八芯片位于该集成电路产品的中心区域。

本发明还提供一种集成电路产品的实施例，集成电路产品具有第一边、第二边、第三边、及第四边。集成电路产品包含：第一逻辑芯片，位于该第一边；第二逻辑芯片，位于该第二边；第三逻辑芯片，位于该第三边；第四逻辑芯片，位于该第四边；第一存储器芯片；第二存储器芯片；第三存储器芯片；及第四存储器芯片。该第一逻辑芯片、该第二逻辑芯片、该第三逻辑芯片、及该第四逻辑芯片的排布，相对于该集成电路产品的中心呈点对称，且该第一存储器芯片、该第二存储器芯片、该第三存储器芯片、及该第四存储器芯片的排布，相对于该中心呈点对称。

上述实施例的优点之一，是可提升集成电路产品的散热效能、减少输出和/或输入走线的困难度、及提高集成电路产品竞争力。

本发明的其他优点将配合以下的说明和附图进行更详细的说明。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。

图1为本发明一实施例的集成电路产品的简化后的芯片排布的示意图。

图2示出本发明一实施例的集成电路产品的简化后的侧视图。

图3示出本发明另一实施例的集成电路产品的简化后的侧视图。

图4示出本发明集成电路产品的中心区域与边缘的关系。

图5示出本发明一实施例的集成电路产品的组成单元。

图6示出本发明另一实施例的集成电路产品的组成单元。

图7为本发明另一实施例的集成电路产品的简化后的芯片排布的示意图。

图8为本发明另一实施例的集成电路产品的简化后的芯片排布的示意图。

图9为本发明另一实施例的集成电路产品的简化后的芯片排布的示意图。

图10为本发明另一实施例的集成电路产品的简化后的芯片排布的示意图。

图11为本发明另一实施例的集成电路产品的简化后的芯片排布的示意图。

附图标记说明：

100、200、300、400、500、600 集成电路产品

112、212、312 第一逻辑芯片

114、214、314 第二逻辑芯片

116、216、316 第三逻辑芯片

118、218、318 第四逻辑芯片

122、222、322、422、522、622 第一存储器芯片

124、224、324、424、524、624 第二存储器芯片

126、226、326、426、526、626 第三存储器芯片

128、228、328、428、528、628 第四存储器芯片

150 基板

152 微凸块

154 凸块

140 中介层

102、202、302 第一边

104、204、304 第二边

106、206、306 第三边

108、208、308 第四边

101、201、301、401、501、601 中心

160、260、360 中心区域

d1、d2、d3、d4 距离

132 第一多边形

134 第二多边形

136 第三多边形

138 第四多边形

232、332 第一其他芯片

234、334 第二其他芯片

236、336 第三其他芯片

238、338 第四其他芯片

233、203、313、303 第一顶点

235、205、315、305 第二顶点

237、207、317、307 第三顶点

239、209、319、309 第四顶点

具体实施方式

以下将配合相关附图来说明本发明的实施例。在附图中，相同的标号表示相同或类似的组件或方法流程。

图1为本发明一实施例的集成电路产品的简化后的芯片排布的示意图。集成电路产品100包含第一逻辑芯片112、第二逻辑芯片114、第三逻辑芯片116、第四逻辑芯片118、第一存储器芯片122、第二存储器芯片124、第三存储器芯片126、及第四存储器芯片128。图1示出集成电路产品100的俯视图，图2及图3各自示出本发明一实施例的集成电路产品的简化后的侧视图(沿着图1的A-A'横截面)。在图2的实施例中，集成电路产品100包含基板150，图1所示的该些逻辑芯片及该些存储器芯片位于基板150的上方。基板150与逻辑芯片之间以及基板150与存储器芯片之间有多个微凸块152，基板150下方有多个凸块154。在图3的实施例中，集成电路产品100包含中介层(interposer)140，图1所示的该些逻辑芯片及该些存储器芯片位于中介层140的上方。中介层140与基板150之间有多个微凸块152，基板150下方有多个凸块154。第一逻辑芯片112、第二逻辑芯片114、第三逻辑芯片116、及第四逻辑芯片118可以是具有计算能力的逻辑电路，例如系统单芯片(System on a chip，SoC)。逻辑芯片可以存取存储器芯片来实现特定的功能，例如，逻辑芯片借由读取并执行储存于存储器芯片中的程序代码或程序指令来实现该功能。

回到图1。集成电路产品100具有第一边102、第二边104、第三边106、及第四边108。集成电路产品100的该四个边可以是基板150的四个边。集成电路产品100还具有中心101。第一逻辑芯片112被安排于第一边102，也就是说，第一逻辑芯片112位于第一边102，意思是，第一逻辑芯片112邻接(adjacent)第一边102(即，第一逻辑芯片112的一边与第一边102实质上对齐，或第一逻辑芯片112实质上切齐基板150)。类似地，第二逻辑芯片114位于(等效于被安排于、邻接)第二边104、第三逻辑芯片116位于第三边106以及第四逻辑芯片118位于第四边108。

排布成环状第一逻辑芯片112、第二逻辑芯片114、第三逻辑芯片116、及第四逻辑芯片118位于集成电路产品100的四个边缘。第一逻辑芯片112邻接第四逻辑芯片118及第二逻辑芯片114；第二逻辑芯片114邻接第一逻辑芯片112及第三逻辑芯片116；第三逻辑芯片116邻接第二逻辑芯片114及第四逻辑芯片118；以及第四逻辑芯片118邻接第三逻辑芯片116、及第一逻辑芯片112。

第一存储器芯片122、第二存储器芯片124、第三存储器芯片126、及第四存储器芯片128不邻接集成电路产品100的任一边，而是被第一逻辑芯片112、第二逻辑芯片114、第三逻辑芯片116、及第四逻辑芯片118共同环绕。更明确地说，如图4所示，第一存储器芯片122、第二存储器芯片124、第三存储器芯片126、及第四存储器芯片128位于集成电路产品100的中心区域160，中心区域160与第一边102、第二边104、第三边106、及第四边108的距离分别是d1、d2、d3及d4(d1、d2、d3、d4实质上相等)。如图1所示，中心区域160被第一逻辑芯片112、第二逻辑芯片114、第三逻辑芯片116、及第四逻辑芯片118完全包围，也就是中心区域160的四个边分别与第一逻辑芯片112、第二逻辑芯片114、第三逻辑芯片116、及第四逻辑芯片118完全邻接。

在一些实施例中，第一逻辑芯片112、第二逻辑芯片114、第三逻辑芯片116、及第四逻辑芯片118的面积实质上相同，而且第一存储器芯片122、第二存储器芯片124、第三存储器芯片126、及第四存储器芯片128的面积实质上相同。

在一些实施例中，第一逻辑芯片112、第二逻辑芯片114、第三逻辑芯片116、及第四逻辑芯片118的组成组件实质上相同，而且第一存储器芯片122、第二存储器芯片124、第三存储器芯片126、及第四存储器芯片128的组成组件实质上相同。前述的组成组件包含但不限于晶体管、电阻、电容、和/或电感。在另一些实施例中，第一逻辑芯片112、第二逻辑芯片114、第三逻辑芯片116、及第四逻辑芯片118的组成组件在种类及数量上相同，而且第一存储器芯片122、第二存储器芯片124、第三存储器芯片126、及第四存储器芯片128的组成组件在种类及数量上相同。

第一逻辑芯片112邻接第一存储器芯片122、第二存储器芯片124及第二逻辑芯片114，而且第一逻辑芯片112与第一存储器芯片122之间的相对位置实质上等于第二逻辑芯片114与第二存储器芯片124之间的相对位置。更明确地说，请同时参阅图1及图5。第一逻辑芯片112及第一存储器芯片122形成第一多边形132，第二逻辑芯片114及第二存储器芯片124形成第二多边形134，且如果将第一多边形132相对于集成电路产品100的中心101顺时钟旋转90度，则会与第二多边形134完全重叠；即，第一多边形132与第二多边形134呈旋转对称(旋转对称中心为中心101，而旋转角为90度)。同理，第三逻辑芯片116邻接第三存储器芯片126、第四存储器芯片128及第四逻辑芯片118，而且第三逻辑芯片116与第三存储器芯片126之间的相对位置实质上等于第四逻辑芯片118与第四存储器芯片128之间的相对位置。换句话说，在一些实施例中，第一逻辑芯片112、第二逻辑芯片114、第三逻辑芯片116、及第四逻辑芯片118分别与第一存储器芯片122、第二存储器芯片124、第三存储器芯片126、及第四存储器芯片128形成集成电路产品100的一个组成单元，也就是说，第一逻辑芯片112、第二逻辑芯片114、第三逻辑芯片116、及第四逻辑芯片118可以分别存取或耦接于第一存储器芯片122、第二存储器芯片124、第三存储器芯片126、及第四存储器芯片128。这样的安排的优点之一在于，第一逻辑芯片112(第二逻辑芯片114、第三逻辑芯片116、或第四逻辑芯片118)的对外(即集成电路产品100的外部)引脚可以安排在第一边102(第二边104、第三边106、或第四边108)，而对内的引脚(例如与第一存储器芯片122、第二存储器芯片124、第三存储器芯片126、或第四存储器芯片128沟通的引脚)可以安排在与存储器芯片相邻的边上。如此一来，因为集成电路产品100的芯片排布简单(只需将第一多边形旋转90度、180度、及270度)，所以集成电路产品100的不同区域可以使用相同的光罩来制造，因而可大幅简化制程而且不会浪费引脚。

换个角度来看，第一逻辑芯片112邻接第一存储器芯片122、第二存储器芯片124、及第四逻辑芯片118，而且第一逻辑芯片112与第二存储器芯片124之间的相对位置实质上等于第四逻辑芯片118与第一存储器芯片122之间的相对位置。更明确地说，请同时参阅图1及图6。第四逻辑芯片118及第一存储器芯片122形成第三多边形136，第一逻辑芯片112及第二存储器芯片124形成第四多边形138，且如果将第三多边形136相对于集成电路产品100的中心101顺时钟旋转90度，则会与第四多边形138完全重叠；即，第三多边形136与第四多边形138呈旋转对称(旋转对称中心为中心101，而旋转角为90度)。同理，第三逻辑芯片116邻接第三存储器芯片126、第四存储器芯片128及第二逻辑芯片114，而且第三逻辑芯片116与第四存储器芯片128之间的相对位置实质上等于第二逻辑芯片114与第三存储器芯片126之间的相对位置。换句话说，在另一些实施例中，第一逻辑芯片112、第二逻辑芯片114、第三逻辑芯片116、及第四逻辑芯片118分别与第二存储器芯片124、第三存储器芯片126、第四存储器芯片128、及第一存储器芯片122形成集成电路产品100的一个组成单元，也就是说，第一逻辑芯片112、第二逻辑芯片114、第三逻辑芯片116、及第四逻辑芯片118可以分别存取或耦接于第二存储器芯片124、第三存储器芯片126、第四存储器芯片128、及第一存储器芯片122。这样的安排的优点与上一段所述的优点相类似或相同，故不再赘述。

如果第一逻辑芯片112、第二逻辑芯片114、第三逻辑芯片116、及第四逻辑芯片118相对于中心101旋转180度，则第一逻辑芯片112与第三逻辑芯片116实质上重叠，且第二逻辑芯片114与第四逻辑芯片118实质上重叠，换言之，第一逻辑芯片112与第三逻辑芯片116呈现点对称(point symmetry)(对称中心为中心101)，且第二逻辑芯片114与第四逻辑芯片118呈现点对称。类似地，第一存储器芯片122与第三存储器芯片126相对于中心101呈现点对称，且第二存储器芯片124与第四存储器芯片128相对于中心101呈现点对称。换言之，第一逻辑芯片112、第二逻辑芯片114、第三逻辑芯片116、第四逻辑芯片118、第一存储器芯片122、第二存储器芯片124、第三存储器芯片126、及第四存储器芯片128的整体排布相对于中心101呈现点对称。

在另一些实施例中，集成电路产品100是一个正方形。

图7为本发明另一实施例的集成电路产品的简化后的芯片排布的示意图。图7示出集成电路产品200的俯视图。集成电路产品200包含第一逻辑芯片212、第二逻辑芯片214、第三逻辑芯片216、第四逻辑芯片218、第一存储器芯片222、第二存储器芯片224、第三存储器芯片226、第四存储器芯片228、第一其他芯片232、第二其他芯片234、第三其他芯片236、及第四其他芯片238。类似于集成电路产品100，集成电路产品200包含基板，且可包含或不包含中介层(请参考图2及图3)。

在一些实施例中，第一其他芯片232、第二其他芯片234、第三其他芯片236、及第四其他芯片238是输入/输出芯片，包含输入/输出电路，第一逻辑芯片212、第二逻辑芯片214、第三逻辑芯片216、及第四逻辑芯片218利用输入/输出电路传送或接收信号。在其他的实施例中，第一其他芯片232、第二其他芯片234、第三其他芯片236、及第四其他芯片238是不包含任何电路的硅芯片。

第一逻辑芯片212、第二逻辑芯片214、第三逻辑芯片216、及第四逻辑芯片218分别位于集成电路产品200的第一边202、第二边204、第三边206、及第四边208，且第一存储器芯片222、第二存储器芯片224、第三存储器芯片226、及第四存储器芯片228位于集成电路产品200的中心区域260。请参考图4，集成电路产品200的中心区域260即第一存储器芯片222、第二存储器芯片224、第三存储器芯片226、及第四存储器芯片228所在的区域。

在一些实施例中，第一逻辑芯片212、第二逻辑芯片214、第三逻辑芯片216、及第四逻辑芯片218的面积实质上相同；第一存储器芯片222、第二存储器芯片224、第三存储器芯片226、及第四存储器芯片228的面积实质上相同；以及第一其他芯片232、第二其他芯片234、第三其他芯片236、及第四其他芯片238的面积实质上相同。

在一些实施例中，第一逻辑芯片212、第二逻辑芯片214、第三逻辑芯片216、及第四逻辑芯片218的组成组件实质上相同，第一存储器芯片222、第二存储器芯片224、第三存储器芯片226、及第四存储器芯片228的组成组件实质上相同，而且第一其他芯片232、第二其他芯片234、第三其他芯片236、及第四其他芯片238的组成组件实质上相同。前述的组成组件包含但不限于晶体管、电阻、电容、和/或电感。在另一些实施例中，第一逻辑芯片212、第二逻辑芯片214、第三逻辑芯片216、及第四逻辑芯片218的组成组件在种类及数量上相同，第一存储器芯片222、第二存储器芯片224、第三存储器芯片226、及第四存储器芯片228的组成组件在种类及数量上相同，而且第一其他芯片232、第二其他芯片234、第三其他芯片236、及第四其他芯片238的组成组件在种类及数量上相同。

类似图1的实施例，第一逻辑芯片212、第二逻辑芯片214、第三逻辑芯片216、及第四逻辑芯片218共同环绕集成电路产品200的中心区域260。更明确地说，中心区域260的四个边分别与第一逻辑芯片212、第二逻辑芯片214、第三逻辑芯片216、及第四逻辑芯片218完全邻接，也就是说集成电路产品200的中心区域260被第一逻辑芯片212、第二逻辑芯片214、第三逻辑芯片216、及第四逻辑芯片218完全包围。

第一其他芯片232、第二其他芯片234、第三其他芯片236、及第四其他芯片238位于集成电路产品200的中心区域260之外。更明确地说，第一其他芯片232、第二其他芯片234、第三其他芯片236、及第四其他芯片238分别位于集成电路产品200的四个角落。也就是说，第一其他芯片232的第一顶点233与集成电路产品200的第一顶点203对齐、第二其他芯片234的第二顶点235与集成电路产品200的第二顶点205对齐、第三其他芯片236的第三顶点237与集成电路产品200的第三顶点207对齐，以及第四其他芯片238的第四顶点239与集成电路产品200的第四顶点209对齐。

如果第一逻辑芯片212、第二逻辑芯片214、第三逻辑芯片216、及第四逻辑芯片218相对于中心201旋转180度，则第一逻辑芯片212与第三逻辑芯片216实质上重叠，且第二逻辑芯片214与第四逻辑芯片218实质上重叠，换言之，第一逻辑芯片212与第三逻辑芯片216呈现点对称(对称中心为中心201)，且第二逻辑芯片214与第四逻辑芯片218呈现点对称。类似地，第一存储器芯片222与第三存储器芯片226相对于中心201呈现点对称，且第二存储器芯片224与第四存储器芯片228相对于中心201呈现点对称。类似地，第一其他芯片232与第三其他芯片236相对于中心201呈现点对称，且第二其他芯片234与第四其他芯片238相对于中心201呈现点对称。换言之，第一逻辑芯片212、第二逻辑芯片214、第三逻辑芯片216、第四逻辑芯片218、第一存储器芯片222、第二存储器芯片224、第三存储器芯片226、第四存储器芯片228、第一其他芯片232、第二其他芯片234、第三其他芯片236、及第四其他芯片238的整体排布相对于中心201呈现点对称。

在另一些实施例中，集成电路产品200是一个正方形。

第一逻辑芯片212邻接第一存储器芯片222、第二存储器芯片224、及第一其他芯片232，而且第一逻辑芯片212与第一存储器芯片222之间的相对位置实质上等于第二逻辑芯片214与第二存储器芯片224之间的相对位置。更明确地说，请同时参阅图5及图7。第一逻辑芯片212、第一存储器芯片222、及第一其他芯片232形成第一多边形132，第二逻辑芯片214、第二存储器芯片224、及第二其他芯片234形成第二多边形134，且如果将第一多边形132相对于集成电路产品200的中心201顺时钟旋转90度，则会与第二多边形134完全重叠。同理，第三逻辑芯片216邻接第三存储器芯片226、第四存储器芯片228、及第三其他芯片236，而且第三逻辑芯片216与第三存储器芯片226之间的相对位置实质上等于第四逻辑芯片218与第四存储器芯片228之间的相对位置。换句话说，在一些实施例中，第一逻辑芯片212、第二逻辑芯片214、第三逻辑芯片216、及第四逻辑芯片218可以分别存取或耦接于第一存储器芯片222、第二存储器芯片224、第三存储器芯片226、及第四存储器芯片228。

换个角度来看，第一逻辑芯片212邻接第一存储器芯片222、第二存储器芯片224、第一其他芯片232及第四其他芯片238，而且第一逻辑芯片212与第二存储器芯片224之间的相对位置实质上等于第四逻辑芯片218与第一存储器芯片222之间的相对位置。更明确地说，请同时参阅图6及图7。第四逻辑芯片218、第一存储器芯片222、及第四其他芯片238形成第三多边形136，第一逻辑芯片212、第二存储器芯片224、及第一其他芯片232形成第四多边形138，且如果将第三多边形136相对于集成电路产品200的中心201顺时钟旋转90度，则会与第四多边形138完全重叠。同理，第三逻辑芯片216邻接第三存储器芯片226、第四存储器芯片228、第二其他芯片234、及第三其他芯片236，而且第三逻辑芯片216与第四存储器芯片228之间的相对位置实质上等于第二逻辑芯片214与第三存储器芯片226之间的相对位置。换句话说，在另一些实施例中，第一逻辑芯片212、第二逻辑芯片214、第三逻辑芯片216、及第四逻辑芯片218可以分别存取或耦接于第二存储器芯片224、第三存储器芯片226、第四存储器芯片228、及第一存储器芯片222。

图8为本发明另一实施例的集成电路产品的简化后的芯片排布的示意图。图8示出集成电路产品300的俯视图。集成电路产品300包含第一逻辑芯片312、第二逻辑芯片314、第三逻辑芯片316、第四逻辑芯片318、第一存储器芯片322、第二存储器芯片324、第三存储器芯片326、第四存储器芯片328、第一其他芯片332、第二其他芯片334、第三其他芯片336、及第四其他芯片338。类似于集成电路产品100，集成电路产品300包含基板，且可包含或不包含中介层(请参考图2及图3)。

在一些实施例中，第一其他芯片332、第二其他芯片334、第三其他芯片336、及第四其他芯片338是输入/输出芯片，包含输入/输出电路。在其他的实施例中，第一其他芯片332、第二其他芯片334、第三其他芯片336、及第四其他芯片338是不包含任何电路的硅芯片。

第一逻辑芯片312、第二逻辑芯片314、第三逻辑芯片316、及第四逻辑芯片318分别位于集成电路产品300的第一边302、第二边304、第三边306、及第四边308，且第一存储器芯片322、第二存储器芯片324、第三存储器芯片326、及第四存储器芯片328位于集成电路产品300的中心区域360。请参考图4，集成电路产品300的中心区域360即第一存储器芯片322、第二存储器芯片324、第三存储器芯片326、及第四存储器芯片328所在的区域。

在一些实施例中，第一逻辑芯片312、第二逻辑芯片314、第三逻辑芯片316、及第四逻辑芯片318的面积实质上相同；第一存储器芯片322、第二存储器芯片324、第三存储器芯片326、及第四存储器芯片328的面积实质上相同；以及第一其他芯片332、第二其他芯片334、第三其他芯片336、及第四其他芯片338的面积实质上相同。

在一些实施例中，第一逻辑芯片312、第二逻辑芯片314、第三逻辑芯片316、及第四逻辑芯片318的组成组件实质上相同，第一存储器芯片322、第二存储器芯片324、第三存储器芯片326、及第四存储器芯片328的组成组件实质上相同，而且第一其他芯片332、第二其他芯片334、第三其他芯片336、及第四其他芯片338的组成组件实质上相同。前述的组成组件包含但不限于晶体管、电阻、电容、和/或电感。在另一些实施例中，第一逻辑芯片312、第二逻辑芯片314、第三逻辑芯片316、及第四逻辑芯片318的组成组件在种类及数量上相同，第一存储器芯片322、第二存储器芯片324、第三存储器芯片326、及第四存储器芯片328的组成组件在种类及数量上相同，而且第一其他芯片332、第二其他芯片334、第三其他芯片336、及第四其他芯片338的组成组件在种类及数量上相同。

在图8的实施例中，第一逻辑芯片312、第二逻辑芯片314、第三逻辑芯片316、及第四逻辑芯片318共同环绕集成电路产品300的中心区域360。更明确地说，第一逻辑芯片312、第二逻辑芯片314、第三逻辑芯片316、及第四逻辑芯片318没有完全包围集成电路产品300的中心区域360，因为集成电路产品300的中心区域360的四个边没有与第一逻辑芯片312、第二逻辑芯片314、第三逻辑芯片316、及第四逻辑芯片318完全邻接。

第一其他芯片332、第二其他芯片334、第三其他芯片336、及第四其他芯片338位于集成电路产品300的中心区域360之外。第一其他芯片332、第二其他芯片334、第三其他芯片336、及第四其他芯片338各自仅有一边与集成电路产品300的其中一边邻接。更明确地说，第一其他芯片332、第二其他芯片334、第三其他芯片336、及第四其他芯片338的一边分别与第一边302、第二边304、第三边306、及第四边308邻接，而第一其他芯片332、第二其他芯片334、第三其他芯片336、及第四其他芯片338的其他三边不与集成电路产品300的边邻接。

第一逻辑芯片312、第二逻辑芯片314、第三逻辑芯片316、及第四逻辑芯片318分别位于集成电路产品300的四个角落。也就是说，第一逻辑芯片312的第一顶点313与集成电路产品300的第一顶点303对齐、第二逻辑芯片314的第二顶点315与集成电路产品300的第二顶点305对齐、第三逻辑芯片316的第三顶点317与集成电路产品300的第三顶点307对齐，以及第四逻辑芯片318的第四顶点319与集成电路产品300的第四顶点309对齐。

如果第一逻辑芯片312、第二逻辑芯片314、第三逻辑芯片316、及第四逻辑芯片318相对于中心301旋转180度，则第一逻辑芯片312与第三逻辑芯片316实质上重叠，且第二逻辑芯片314与第四逻辑芯片318实质上重叠，换言之，第一逻辑芯片312与第三逻辑芯片316呈现点对称(对称中心为中心301)，且第二逻辑芯片314与第四逻辑芯片318呈现点对称。类似地，第一存储器芯片322与第三存储器芯片326相对于中心301呈现点对称，且第二存储器芯片324与第四存储器芯片328相对于中心301呈现点对称。类似地，第一其他芯片332与第三其他芯片336相对于中心301呈现点对称，且第二其他芯片334与第四其他芯片338相对于中心301呈现点对称。换言之，第一逻辑芯片312、第二逻辑芯片314、第三逻辑芯片316、第四逻辑芯片318、第一存储器芯片322、第二存储器芯片324、第三存储器芯片326、第四存储器芯片328、第一其他芯片332、第二其他芯片334、第三其他芯片336、及第四其他芯片338的整体排布相对于集成电路产品300的中心301呈现点对称。

在另一些实施例中，集成电路产品300是一个正方形。

第一逻辑芯片312邻接第一存储器芯片322、第二存储器芯片324、及第一其他芯片332，而且第一逻辑芯片312与第一存储器芯片322之间的相对位置实质上等于第二逻辑芯片314与第二存储器芯片324之间的相对位置。更明确地说，请同时参阅图5及图8。第一逻辑芯片312、第一存储器芯片322、及第一其他芯片332形成第一多边形132，第二逻辑芯片314、第二存储器芯片324、及第二其他芯片334形成第二多边形134，且如果将第一多边形132相对于集成电路产品300的中心301顺时钟旋转90度，则会与第二多边形134完全重叠。同理，第三逻辑芯片316邻接第三存储器芯片326、第四存储器芯片328、及第三其他芯片336，而且第三逻辑芯片316与第三存储器芯片326之间的相对位置实质上等于第四逻辑芯片318与第四存储器芯片328之间的相对位置。换句话说，在一些实施例中，第一逻辑芯片312、第二逻辑芯片314、第三逻辑芯片316、及第四逻辑芯片318可以分别存取或耦接于第一存储器芯片322、第二存储器芯片324、第三存储器芯片326、及第四存储器芯片328。

换个角度来看，第一其他芯片332邻接第一逻辑芯片312、第四逻辑芯片318、及第一存储器芯片322，而且第一逻辑芯片312与第二存储器芯片324之间的相对位置实质上等于第四逻辑芯片318与第一存储器芯片322之间的相对位置。更明确地说，请同时参阅图6及图8。第四逻辑芯片318、第一存储器芯片322、及第四其他芯片338形成第三多边形136，第一逻辑芯片312、第二存储器芯片324、及第一其他芯片332形成第四多边形138，且如果将第三多边形136相对于集成电路产品300的中心301顺时钟旋转90度，则会与第四多边形138完全重叠。同理，第三其他芯片336邻接第二逻辑芯片314、第三逻辑芯片316、及第三存储器芯片326，而且第三逻辑芯片316与第四存储器芯片328之间的相对位置实质上等于第二逻辑芯片314与第三存储器芯片326之间的相对位置。换句话说，在另一些实施例中，第一逻辑芯片312、第二逻辑芯片314、第三逻辑芯片316、及第四逻辑芯片318可以分别存取或耦接于第二存储器芯片324、第三存储器芯片326、第四存储器芯片328、及第一存储器芯片322。

图1、图7及图8中的第一存储器芯片122、第二存储器芯片124、第三存储器芯片126、第四存储器芯片128、第一存储器芯片222、第二存储器芯片224、第三存储器芯片226、第四存储器芯片228、第一存储器芯片322、第二存储器芯片324、第三存储器芯片326、及第四存储器芯片328是第三代高带宽存储器(high bandwidth memory generation 3，HBM3)，其形状为正方形。然而，上述的存储器芯片也可以是第二代高带宽存储器(high bandwidthmemory generation 2，HBM2)，如图9-11所示。集成电路产品400的第一存储器芯片422、第二存储器芯片424、第三存储器芯片426、第四存储器芯片428、集成电路产品500的第一存储器芯片522、第二存储器芯片524、第三存储器芯片526、第四存储器芯片528、以及集成电路产品600的第一存储器芯片622、第二存储器芯片624、第三存储器芯片626、第四存储器芯片628是第二代高带宽存储器。因为第二代高带宽存储器不是正方形，所以集成电路产品400的中心401、集成电路产品500的中心501以及集成电路产品600的中心601没有被存储器芯片覆盖。图9、图10及图11的说明可以分别对应于图1、图7及图8的说明，故不再赘述。

综上所述，由于逻辑电路通常较存储器芯片产生更多热，所以借由将逻辑芯片安排在集成电路产品的四周可以提升集成电路产品的散热效能。此外，由于逻辑芯片通常需要接收信号及传送号，所以将逻辑芯片安排在集成电路产品的四周可以减少输出和/或输入走线的困难度。此外，本发明所提出的芯片排布可以使芯片在集成电路产品中紧密排列，因此得以充分利用基板面积以提高集成电路产品竞争力。此外，将集成电路产品上的芯片以点对称的方式排布，除了可以避免引脚浪费，还有利于使用相同的光罩来制造集成电路产品的不同部位，因而可简化光罩复杂度。

从另一角度而言，将集成电路产品上的芯片以前述的点对称方式进行排布，半导体制造商便可利用同一套光罩制造出面积接近4倍大小的集成电路产品，故可大幅降低集成电路产品的制造成本。

请注意，前述集成电路产品上的芯片排布方式只是示范性的实施例，并非局限本发明的实际实施方式。例如，在某些实施例中，可将前述的第一至第四存储器芯片改造以相对于集成电路产品的中心轴(通过中心且与任一边垂直)呈现线对称的方式排布在集成电路产品的中心区域，并将前述的第一至第四逻辑芯片改以相对于集成电路产品的中心轴呈现线对称的方式，分别排布在集成电路产品的中心区域的外围。

在说明书及权利要求书中使用了某些词汇来指称特定的组件，而本领域内的技术人员可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。在说明书及权利要求书中所提及的“包含”为开放式的用语，应解释成“包含但不限定于”。另外，“耦接”一词在此包含任何直接及间接的连接手段。因此，若文中描述第一组件耦接于第二组件，则代表第一组件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二组件，或通过其它组件或连接手段间接地电性或信号连接至第二组件。

在说明书中所使用的“和/或”的描述方式，包含所列举的其中一个项目或多个项目的任意组合。另外，除非说明书中特别指明，否则任何单数格的用语都同时包含复数格的含义。

附图的某些组件的尺寸及相对大小会被加以放大，或者某些组件的形状会被简化，以便能更清楚地表达实施例的内容。因此，除非申请人有特别指明，附图中各组件的形状、尺寸、相对大小及相对位置等仅是便于说明，而不应被用来限缩本发明的专利范围。此外，本发明可用许多不同的形式来体现，在解释本发明时，不应仅局限于本说明书所提出的实施例方式。

为了说明上的方便，说明书中可能会使用一些与空间中的相对位置有关的叙述，对附图中某组件的功能或是该组件与其他组件间的相对空间关系进行描述。例如，“于…上”、“在…上方”、“于…下”、“在…下方”、“高于…”、“低于…”、“向上”、“向下”等等。所属技术领域的技术人员应可理解，这些与空间中的相对位置有关的叙述，不仅包含所描述的组件在附图中的指向关系(orientation)，也包含所描述的组件在使用、运作、或组装时的各种不同指向关系。例如，若将附图上下颠倒过来，则原先用“于…上”来描述的组件，就会变成“于…下”。因此，在说明书中所使用的“于…上”的描述方式，解释上包含了“于…下”以及“于…上”两种不同的指向关系。同理，在此所使用的“向上”一词，解释上包含了“向上”以及”向下”两种不同的指向关系。

在说明书及权利要求书中，若描述第一组件位于第二组件上、在第二组件上方、连接、接合、耦接于第二组件或与第二组件相接，则表示第一组件可直接位在第二组件上、直接连接、直接接合、直接耦接于第二组件，也可表示第一组件与第二组件间存在其他组件。相对之下，若描述第一组件直接位在第二组件上、直接连接、直接接合、直接耦接、或直接相接于第二组件，则代表第一组件与第二组件间不存在其他组件。

以上仅为本发明的较佳实施例，凡依据本发明权利要求所做的等效变化与修改，皆应包含在本发明的涵盖范围内。

Claims (22)

1.一种集成电路产品(100；200；300)，包含有：

第一芯片(112；212；312)；

第二芯片(114；214；314)；

第三芯片(116；216；316)；

第四芯片(118；218；318)；

第五芯片(122；222；322)；

第六芯片(124；224；324)；

第七芯片(126；226；326)；以及

第八芯片(128；228；328)；

其中，该第一芯片(112；212；312)、该第二芯片(114；214；314)、该第三芯片(116；216；316)、及该第四芯片(118；218；318)的面积及组成组件实质上相同；

该第五芯片(122；222；322)、该第六芯片(124；224；324)、该第七芯片(126；226；326)、及该第八芯片(128；228；328)的面积及组成组件实质上相同；

该第一芯片(112；212；312)、该第二芯片(114；214；314)、该第三芯片(116；216；316)、及该第四芯片(118；218；318)分别位于该集成电路产品(100；200；300)的四个边；且

该第五芯片(122；222；322)、该第六芯片(124；224；324)、该第七芯片(126；226；326)、及该第八芯片(128；228；328)位于该集成电路产品(100；200；300)的中心区域(160；260；360)。

2.如权利要求1所述的集成电路产品(100；200；300)，其中，该第一芯片(112；212；312)、该第二芯片(114；214；314)、该第三芯片(116；216；316)、及该第四芯片(118；218；318)中的任一芯片，会耦接于该第五芯片(122；222；322)、该第六芯片(124；224；324)、该第七芯片(126；226；326)、及该第八芯片(128；228；328)的其中一个芯片。

3.如权利要求2所述的集成电路产品(100；200；300)，其中，该第一芯片(112；212；312)、该第二芯片(114；214；314)、该第三芯片(116；216；316)、及该第四芯片(118；218；318)的排布，相对于该集成电路产品(100；200；300)的中心(101；201；301)呈点对称，且该第五芯片(122；222；322)、该第六芯片(124；224；324)、该第七芯片(126；226；326)、及该第八芯片(128；228；328)的排布，相对于该中心(101；201；301)呈点对称。

4.如权利要求2所述的集成电路产品(100；200；300)，其中，该第一芯片(112；212；312)、该第二芯片(114；214；314)、该第三芯片(116；216；316)、及该第四芯片(118；218；318)的排布呈现环状。

5.如权利要求2所述的集成电路产品(100)，其中，该第一芯片(112)邻接该第四芯片(118)及该第二芯片(114)、该第二芯片(114)邻接该第一芯片(112)及该第三芯片(116)、该第三芯片(116)邻接该第二芯片(114)及该第四芯片(118)，且该第四芯片(118)邻接该第三芯片(116)及该第一芯片(112)。

6.如权利要求2所述的集成电路产品(100；200；300)，其中，该第一芯片(112；212；312)、该第二芯片(114；214；314)、该第三芯片(116；216；316)、及该第四芯片(118；218；318)系逻辑芯片，而该第五芯片(122；222；322)、该第六芯片(124；224；324)、该第七芯片(126；226；326)及该第八芯片(128；228；328)是存储器芯片。

7.如权利要求2所述的集成电路产品(100)，其中，该第一芯片(112)及该第五芯片(122)形成第一多边形(132)，该第二芯片(114)及该第六芯片(124)形成第二多边形(134)，如果将该第一多边形(132)相对于该集成电路产品(100)的中心(101)旋转九十度，则会与该第二多边形(134)完全重叠。

8.如权利要求2所述的集成电路产品(100)，其中，该第四芯片(118)及该第五芯片(122)形成第三多边形(136)，该第一芯片(112)及该第六芯片(124)形成第四多边形(138)，如果将该第三多边形(136)相对于该集成电路产品(100)的中心(101)旋转九十度，则会与该第四多边形(138)完全重叠。

9.如权利要求2所述的集成电路产品(100；200；300)，其中，该第一芯片(112；212；312)、该第二芯片(114；214；314)、该第三芯片(116；216；316)、及该第四芯片(118；218；318)，共同环绕该中心区域(160；260；360)。

10.如权利要求9所述的集成电路产品(100；200)，其中，该第一芯片(112；212)、该第二芯片(114；214)、该第三芯片(116；216)、及该第四芯片(118；218)完全包围该中心区域(160；260)。

11.如权利要求2所述的集成电路产品(200；300)，还包含：

第九芯片(232；332)；

第十芯片(234；334)；

第十一芯片(236；336)；以及

第十二芯片(238；338)；

其中，该第九芯片(232；332)、该第十芯片(234；334)、该第十一芯片(236；336)、及该第十二芯片(238；338)位于该中心区域(260；360)之外。

12.如权利要求11所述的集成电路产品(200)，其中，该第九芯片(232)、该第十芯片(234)、该第十一芯片(236)、以及该第十二芯片(238)位于该集成电路产品(200)的四个角落。

13.如权利要求11所述的集成电路产品(300)，其中，该第一芯片(312)、该第二芯片(314)、该第三芯片(316)、以及该第四芯片(318)位于该集成电路产品(300)的四个角落。

14.如权利要求11所述的集成电路产品(200；300)，其中，该第一芯片(212；312)、该第五芯片(222；322)、及该第九芯片(232；332)形成第一多边形(132)，该第二芯片(214；314)、该第六芯片(224；324)、及该第十芯片(234；334)形成第二多边形(134)，而且如果将该第一多边形(132)相对于该集成电路产品(200；300)的中心(201；301)旋转九十度，则会与该第二多边形(134)完全重叠。

15.如权利要求11所述的集成电路产品(200；300)，其中，该第四芯片(218；318)、该第五芯片(222；322)、及该第十二芯片(238；338)形成第三多边形(136)，该第一芯片(212；312)、该第六芯片(224；324)、及该第九芯片(232；332)形成第四多边形(138)，而且如果将该第三多边形(136)相对于该集成电路产品(200；300)的中心(201；301)旋转九十度，则会与该第四多边形(138)完全重叠。

16.一种集成电路产品(100；200；300)，具有第一边(102；202；302)、第二边(104；204；304)、第三边(106；206；306)、及第四边(108；208；308)，包含：

第一逻辑芯片(112；212；312)，位于该第一边(102；202；302)；

第二逻辑芯片(114；214；314)，位于该第二边(104；204；304)；

第三逻辑芯片(116；216；316)，位于该第三边(106；206；306)；

第四逻辑芯片(118；218；318)，位于该第四边(108；208；308)；

第一存储器芯片(122；222；322)；

第二存储器芯片(124；224；324)；

第三存储器芯片(126；226；326)；以及

第四存储器芯片(128；228；328)；

其中，该第一逻辑芯片(112；212；312)、该第二逻辑芯片(114；214；314)、该第三逻辑芯片(116；216；316)、及该第四逻辑芯片(118；218；318)的排布，相对于该集成电路产品(100；200；300)的中心(101；201；301)呈点对称，且该第一存储器芯片(122；222；322)、该第二存储器芯片(124；224；324)、该第三存储器芯片(126；226；326)、及该第四存储器芯片(128；228；328)的排布，相对于该中心(101；201；301)呈点对称。

17.如权利要求16所述的集成电路产品(100；200；300)，其中，该第一逻辑芯片(112；212；312)、该第二逻辑芯片(114；214；314)、该第三逻辑芯片(116；216；316)、及该第四逻辑芯片(118；218；318)中的任一芯片，会耦接于该第一存储器芯片(122；222；322)、该第二存储器芯片(124；224；324)、该第三存储器芯片(126；226；326)、及该第四存储器芯片(128；228；328)的其中一个芯片。

18.如权利要求17所述的集成电路产品(100；200；300)，其中，该第一逻辑芯片(112；212；312)、该第二逻辑芯片(114；214；314)、该第三逻辑芯片(116；216；316)、及该第四逻辑芯片(118；218；318)的面积实质上相同。

19.如权利要求17所述的集成电路产品(100；200；300)，其中，该第一存储器芯片(122；222；322)、该第二存储器芯片(124；224；324)、该第三存储器芯片(126；226；326)、及该第四存储器芯片(128；228；328)的面积实质上相同。

20.如权利要求17所述的集成电路产品(100；200；300)，其中，该第一逻辑芯片(112；212；312)、该第二逻辑芯片(114；214；314)、该第三逻辑芯片(116；216；316)、及该第四逻辑芯片(118；218；318)的排布呈现环状。

21.如权利要求17所述的集成电路产品(100；200；300)，其中，该第一逻辑芯片(112；212；312)、该第二逻辑芯片(114；214；314)、该第三逻辑芯片(116；216；316)、及该第四逻辑芯片(118；218；318)共同环绕该集成电路产品(100；200；300)的中心区域(160；260；360)。

22.如权利要求21所述的集成电路产品(100；200)，其中，该第一逻辑芯片(112；212)、该第二逻辑芯片(114；214)、该第三逻辑芯片(116；216)、及该第四逻辑芯片(118；218)完全包围该中心区域(160；260)。

Images