[go: up one dir, main page]

CN114944338A - 具有缩短沟道长度和高Vth的SiC MOSFET - Google Patents

具有缩短沟道长度和高Vth的SiC MOSFET Download PDF

Info

Publication number
CN114944338A
CN114944338A CN202210103428.3A CN202210103428A CN114944338A CN 114944338 A CN114944338 A CN 114944338A CN 202210103428 A CN202210103428 A CN 202210103428A CN 114944338 A CN114944338 A CN 114944338A
Authority
CN
China
Prior art keywords
region
silicon carbide
conductivity type
epitaxial layer
inversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210103428.3A
Other languages
English (en)
Inventor
大卫·谢里登
阿拉什·萨莱米
马督尔·博德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Cayman Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Cayman Ltd filed Critical Alpha and Omega Semiconductor Cayman Ltd
Publication of CN114944338A publication Critical patent/CN114944338A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种碳化硅MOSFET器件及其制造方法。碳化硅MOSFET包括一个重掺杂第一导电类型的碳化硅衬底和一个轻掺杂第一导电类型的碳化硅外延层。在碳化硅外延层中形成与第一导电类型相对的第二导电类型的本体区域，并且在本体区域中形成第一导电类型的积累模式区域，并且在本体区域中形成第二导电类型的反转模式区域。积累模式区位于碳化硅外延层的反转模式区和结型场效应晶体管(JFET)区之间。

Description

具有缩短沟道长度和高Vth的SiC MOSFET
技术领域
本发明主要涉及金属-氧化物场效应晶体管(MOSFET)，更确切地说，是一种改良型碳化硅MOSFET结构。
背景技术
诸如微处理器和存储器器件等集成电路，包括许多金属氧化物半导体场效应晶体管(MOSFET)，其提供基本开关功能，以实现逻辑门、数据存储、功率开关等。
最近，兴起了一种使用碳化硅(SiC)制造功率器件的趋势，特别是用于高压功率器件。与硅相比，碳化硅具有一些理想的特性，包括在高温、高功率和高频下工作的能力。此外，碳化硅功率器件具有较低的比导通电阻(RDSon)和较高的热导率，特别是比硅功率器件高500到1000倍，这使得其适合用于构建功率器件。
不幸的是，平面SiC器件中的非理想的MOS界面，导致沟道在器件导通电阻中占较大比例。在碳化硅功率器件设计中保持低的RDSon，通常意味着与具有类似额定电压的硅器件相比，在高栅极过驱动电压下操作器件，从而增加介电电场并潜在地降低可靠性。这一因素与短路取决于沟道长度的一阶事实相结合，导致碳化硅功率器件与类似的普通硅器件相比具有较差的短路特性。
正是在这一前提下，提出了本发明的各种实施例。
发明内容
本发明公开了一种碳化硅MOSFET的方法，包括：一个重掺杂第一导电类型的碳化硅衬底；一个轻掺杂第一导电类型的碳化硅外延层，该碳化硅外延层具有一个第一导电类型的结型场效应管(JFET)；一个掺杂第二导电类型的本体区，形成在碳化硅外延层中，其中第二导电类型与第一导电类型相反；一个掺杂第一导电类型的积累模式区域，形成在本体区中，以及一个第二导电类型的反转模式区域，形成在本体区中，其中积累模式区域位于JFET区和反转模式区之间。
其中，还包括一个重掺杂第一导电类型的源极区，至少形成在本体区中。
其中反转模式区在源极区和积累模式区之间，其中反转模式区的宽度与积累模式区的宽度基本相等。
其中，还包括一个栅极，形成在JFET区域缩放的碳化硅外延层表面上。
其中，还包括一部分栅极位于反转模式区和积累模式区上方。
其中反转模式区的掺杂浓度大于碳化硅外延层的掺杂浓度，JFET区的掺杂浓度大于积累模式区的掺杂浓度。
其中，还包括一个源极区，其掺杂浓度大于反转模式区的掺杂浓度。
本发明还公开了一种碳化硅MOSFET的制备方法，包括：a)在重掺杂第一导电类型的碳化硅衬底上，制备一个轻掺杂第一导电类型的碳化硅外延层；b)在碳化硅外延层中，制备一个结型场效应管(JFET)区和一个本体区，其中JFET区域为第一导电类型，其中本体区为第二导电类型，其中第二导电类型与第一导电类型相反；c)在本体区中，制备一个掺杂第一导电类型的积累模式注入区；d)在本体区上方的积累模式注入区前体中，制备一个第二导电类型的反转模式区，其中积累模式区位于JFET区和反转模式区之间。
其中制备反转模式区的工艺也可以制备积累模式区。
其中，还包括制备掺杂第一导电类型的源极区，至少形成在本体区中。
其中反转模式区位于源极区和积累模式区之间。
其中，还包括在碳化硅外延层的表面上制备一个栅极。
其中一部分栅极位于反转模式区和积累模式区上方。
其中反转模式区的掺杂浓度大于外延区的掺杂浓度，外延区的掺杂浓度大于积累模式区的掺杂浓度。
其中源极区的掺杂浓度大于反转模式区的掺杂浓度。
附图说明
阅读以下详细说明并参照以下附图之后，本发明的其他特征和优势将显而易见：
图1表示一种原有技术的碳化硅MOSFET的横截面图。
图2表示依据本发明的各个方面，一种改良型碳化硅MOSFET的横截面图。
图3表示依据本发明的各个方面，在制造改良型碳化硅MOSFET的方法中，在第一导电类型的重掺杂碳化硅衬底的表面上形成第一导电类型的轻掺杂碳化硅外延层的横截面图。
图4表示依据本发明的各个方面，在碳化硅MOSFET的制备方法中，碳化硅衬底、碳化硅外延层以及制备本体区的横截面图。
图5表示依据本发明的各个方面，在碳化硅MOSFET的制备方法中，碳化硅衬底、碳化硅外延层、本体区掩膜以及在外延层中制备本体区的横截面图。
图6表示依据本发明的各个方面，在碳化硅MOSFET的制备方法中，碳化硅衬底、碳化硅外延层、本体区以及制备积累模式注入区的横截面图。
图7表示依据本发明的各个方面，在碳化硅MOSFET的制备方法中，碳化硅衬底、碳化硅外延层、本体区以及在外延层的表面上制备一个垫片的横截面图。
图8表示依据本发明的各个方面，在碳化硅MOSFET的制备方法中，碳化硅衬底、碳化硅外延层、本体区、积累区垫片、本体掩膜以及制备反转模式注入区和积累模式区的横截面图。
图9表示依据本发明的各个方面，在碳化硅MOSFET的制备方法中，在反转区上方制备反转区垫片的横截面图。
图10表示依据本发明的各个方面，在碳化硅MOSFET的制备方法中，在本体区和反转注入区中制备源极区的横截面图。
图11表示依据本发明的各个方面，在碳化硅MOSFET的制备方法中，制备栅极绝缘层的横截面图。
图12表示依据本发明的各个方面，在碳化硅MOSFET的制备方法中，制备栅极导电层的横截面图。
图13表示依据本发明的各个方面，在碳化硅MOSFET的制备方法中，在外延层和衬底的表面上制备其他MOSFET结构的横截面图。
图14表示原有技术的碳化硅MOSFET器件的外延层表面上，沿Y轴的原有技术掺杂剂浓度的条形图。
图15表示根据本发明的各个方面，改良型碳化硅MOSFET器件的外延层表面上沿Y轴的掺杂剂浓度的条形图。
具体实施方式
在下面的详细描述中，参考附图，附图构成了本发明的一部分，并且在附图中通过图示的方式表示出了可以实施本发明的特定实施例。为了方便起见，在指定导电性或净杂质载流子类型(p或n)之后使用+或–通常指半导体材料内指定类型的净杂质载流子的相对浓度。一般而言，n+材料具有比n材料更高的n型净掺杂物(例如电子)浓度，并且n材料具有比n-材料更高的载流子浓度。类似地，p+材料具有比p材料更高的p型净掺杂物(例如空穴)浓度，并且p材料具有比p-材料更高的浓度。要注意的是，相关的是载流子的净浓度，而不一定是掺杂物。例如材料可以重掺杂n型掺杂物，但是如果材料也充分反掺杂p型掺杂物，则材料仍然具有相对低的净载流子浓度。如本文所用，小于约1016/cm3的掺杂物浓度可被视为“轻掺杂”，而大于约1017/cm3的掺杂物浓度可被视为“重掺杂”。
根据本发明的各个方面，改良型碳化硅MOSFET器件包括重掺杂第一导电类型的碳化硅衬底、轻掺杂第一导电类型的碳化硅外延层，以及掺杂有形成在外延层中的第二导电类型的本体区域，其中第二导电类型与第一导电类型相反。改良型碳化硅MOSFET器件还包括掺杂了在本体区域中形成的第一导电类型的积累模式区域和在本体区域中形成的第二导电类型的反转模式区域，其中积累模式区域位于外延层和反转模式区域之间。在一些实现中，反转模式区域的宽度基本上与积累模式区域的宽度相同。改良型碳化硅MOSFET还可包括至少在本体区域中形成的重掺杂第一导电类型的源区域。可以在外延层的表面上形成栅极，其中栅极的一部分位于反转模式区域和积累模式区域上方。改良型碳化硅MOSFET可通过以下方法制成：在重掺杂第一导电类型的衬底上形成轻掺杂第一导电类型的外延层，并在外延层表面上形成本体区域掩模。在外延层中形成第二导电性的本体区域，其中第二导电性类型与第一导电性类型相对，并且在本体区域中形成掺杂有第一导电性类型的积累模式注入区域。在本体区域掩模一侧的本体区域表面上创建间隔物；以及形成第二导电类型的反转模式区域形成在本体区域上方的积累模式植入区域中，由此形成反转模式区域创建积累模式区域。
为了根据本发明的各个方面理解碳化硅MOSFET的优点，理解原有技术碳化硅MOSFET的结构是有有用的。图1表示原有技术的碳化硅MOSFET。如图所示，原有技术的碳化硅MOSFET包括从源极区102穿过本体区101延伸到外延层104的沟道103。MOSFET可包括本体接头105，其掺杂有与本体101相同的导电型掺杂剂，但掺杂剂浓度较高。例如，在N型MOSFET中，本体将掺杂p型，本体接触将掺杂p+。在原有技术沟道103中，电导的主模式是通过长反转沟道。本体区域101是原有技术沟道103的主要贡献者。由本体区域101创建的长反转沟道的结果是器件的高比导通电阻(Ron，sp)。先前的方法试图通过简单地创建穿过本体区域的较短沟道来降低Ron，sp，这会导致许多有害的短沟道效应，例如漏极诱导势垒降低(DIBL)、高漏极泄漏以及由此产生的高饱和电流导致的短路性能差。
碳化硅MOSFET器件
图2表示根据本发明的各个方面，改良型的碳化硅MOSFET。改良型碳化硅MOSFET降低了Ron，sp，同时保持了良好的沟道静电完整性。与原有技术的碳化硅MOSFET器件相比，这种改进有效地减少了反转模式沟道长度并增加了阈值电压(Vth)，以实现更好的沟道静电完整性和更低的Ron，sp。在改良型碳化硅MOSFET中，沟道203包括长度减小的反转模式区域205和在本体区域201中创建的积累模式区域206。源极区域202还形成在至少本体区域201中。在制造期间，源极区域202也可以形成在反转模式植入区域中，并且源极区域202的创建可以确定反转模式区域205的最终形状。如图所示，反转模式区域205位于源极区域202和积累模式区域206之间，在与外延层表面的平面上。在一些实现中，反转模式区域205的宽度可以基本上与积累模式区域206的宽度相同，如图2所示。然而，其他配置在本发明的范围内。积累模式区域206位于反转区域205和形成延伸到外延层表面的JFET区域204J的碳化硅外延层204的一部分之间。
改良型硅MOSFET器件可包括诸如栅极和接头的其他MOSFET结构。栅极由栅极绝缘体层208和栅极导体层209组成。栅极绝缘体层208至少形成在外延层204的表面上。栅极还可以位于形成在本体区域201和沟道203中的反转模式区域205和积累模式区域206上方的器件表面上。掺杂有第一导电类型例如N型掺杂剂的碳化硅衬底207可在其表面上形成碳化硅外延层204。外延层可轻掺杂第一导电类型的掺杂剂。第二导电性的本体区域201，e。可以在外延层204中形成g P型掺杂剂。源区域202可以形成在至少本体区域201中，并且可以掺杂第一导电类型。源区202掺杂浓度大于反转模式区205掺杂浓度，且反转模式区205掺杂浓度大于外延层204掺杂浓度。外延层204掺杂剂浓度大于积累模式区掺杂剂浓度206。可选择沟道203中一个或多个区域的掺杂浓度，以使得积累模式区域206在“关闭”状态下完全耗尽导体，从而对电场或泄漏电流形成屏障。
制备方法
图3至13表示根据本发明的各个方面，制造改良型碳化硅MOSFET的方法。图3表示具有在其表面上形成的第一导电类型的轻掺杂碳化硅外延层302的第一导电类型的重掺杂碳化硅衬底301。外延层302(有时称为漂移层)可通过外延或其他类似工艺在衬底表面上生长。第一导电类型可与第二导电类型相反，例如，如果第一导电类型为n型，则第二导电类型为p型。N型掺杂剂包括磷、砷和任何其他材料，这些材料在浸渍到碳化硅中时提供了一个自由电荷载体。P型掺杂剂包括铍、硼、铝、镓和任何其他材料，当浸渍到碳化硅中时，这些材料为电荷载体提供孔。外延层中的掺杂剂浓度可为1x1015cm-3至5x1017cm-3。
在一些实施方案中，在衬底301和外延层302之间可以存在外延生长的缓冲层。这种缓冲层的掺杂水平介于衬底和外延层的掺杂水平之间。这种层可以在形成外延层的过程中生长。在这种实现中，缓冲层可被视为外延层的一部分。
图4表示根据本发明的各个方面，碳化硅衬底301、外延层302和本体区域掩模401的形成的横截面图。在衬底301的表面上形成外延层302之后，在外延层301的表面上形成本体掩模401。本体掩模401可以是任何类型的掩模，例如，苯酚、环氧树脂或丙烯酸树脂，即光阻掩模或硬掩模，例如图案化氧化物或多晶硅层。本体掩膜的厚度足以防止离子注入本体掩膜下方的区域。
图5表示根据本发明的各个方面，碳化硅衬底301、碳化硅外延层302、本体区域掩模401和外延层中本体区域502的形成的横截面图。在创建本体区域掩模401之后，本体区域502(也称为阱区域)可以通过将离子503注入外延层302的选定部分而在外延层中形成。包层掺杂层(例如外延层302)可在形成该层的外延生长过程期间掺杂。如果外延层掺杂有N型掺杂剂，则离子503的注入可使用第二导电类型的掺杂剂(例如，P型掺杂剂)掺杂外延层302的选定部分。离子503的注入能量可能在250千电子伏(keV)和1兆电子伏(MeV)之间，掺杂浓度约为1x1017cm-3。掺杂剂浓度在一个或多个维度上可能是不均匀的。例如，身体剂量通常是反向的，底部到底部的剂量更大(如1x1019cm-3)表面约1x1017cm-3。本体区域掩模401防止在位于成品器件中的栅极下方的外延层302的JFET区域501中植入第二导电类型的掺杂剂。
图6表示根据本发明的各个方面，碳化硅衬底301、碳化硅外延层302、JFET区域501、本体区域502和积累模式植入区域603的形成的横截面图。在注入以形成本体区域502之后，通过注入对应于第一导电类型的掺杂剂的离子604在本体区域中形成积累模式注入区域603。可使用比本体区域502更低的离子注入能量掺杂积累模式注入区域603。举例来说，但不限于，离子604可以10千电子伏至50千电子伏的能量注入。较低的注入能量导致注入身体区域的深度较浅。积累模式注入区603中的掺杂剂浓度可在5x1015cm-3和1x1017cm-3之间。本体区域的注入结果是在第二导电性的较深本体区域602上的第一导电性类型的浅积累模式注入区域603。
图7表示根据本发明的各个方面，碳化硅衬底301、碳化硅外延层302、本体区域502和在外延层表面上形成的积累垫片701的横截面图，可以在本体区域掩模401侧的外延层302的表面上形成积累垫片701。积累垫片701可以是生长在本体掩模401的侧面上的氧化层。或者，可以通过沉积材料(例如，随后进行蚀刻)形成积累垫片，留下比本体区域掩模401所掩模的部分更宽的掩模部分。积累垫片可以从本体掩膜侧面起0.1微米到0.5微米宽。积累垫片701的宽度确定积累模式区域的最终宽度。积累垫片701的厚度被选择为足以在垫片下方的外延层的积累模式注入区域603中停止离子注入。
图8表示根据本发明的各个方面，碳化硅衬底301、碳化硅外延层302、JFET区域501、本体区域502、积累区域垫片701、本体掩模401以及反转模式注入区域802和积累模式区域801的形成的横截面图。在创建积累垫片701之后，通过将离子803注入积累模式注入区域603的选定部分来形成反转模式注入区域802。包层掺杂层(例如外延层302)可在形成该层的外延生长过程期间掺杂。如果外延层301掺杂有N型掺杂剂，则离子803对应于第二导电类型的掺杂剂，例如P型掺杂剂。反转模式注入区域802的形成通过积累模式注入区域603的反掺杂部分创建积累模式区域801的最终尺寸。积累区域间隔物防止积累模式区域801中的离子注入803，同时允许在积累模式注入区域603的未覆盖区域中进行注入。积累模式区域801的深度保持与积累模式植入区域603的深度相同，仅积累模式区域801的大小改变。用于反转模式注入区的离子803的注入能量为10kev到50kev，因此在与积累注入区大致相同的深度处创建反转模式注入区802。注入的掺杂剂浓度为5x1016至1x1018。在一些实施例中，反转模式植入区域802可在与积累植入区域相同的深度处创建，并将不在积累区域间隔物701下方的积累植入区域的区域转换为反转植入区域802。例如，相同的注入能量可用于反转模式注入和积累模式注入，并对每个区域使用的掺杂剂类型进行一些调整。或者，反转区域的注入能量可略高于积累植入区域的注入能量，从而导致反转区域的更深植入，并确保未被积累区域间隔物覆盖的积累植入区域603，完全转换为反转模式植入区域802。
图9表示根据本发明的各个方面，在反转模式植入区域802上的形成反转区域垫片901的横截面图。在反转模式植入区域802的创建之后，反转区域垫片901可以沉积在积累模式垫片701侧的外延层的表面上，并且沉积在将成为反转模式区域的反转模式植入区域802的一部分上。与积累模式间隔层类似，反转区垫片可以是沉积在外延层表面上的氧化物。在可选的实施方案中，垫片901可以是多晶硅或甚至是光致抗蚀剂。或者，反转区域垫片901可以通过材料沉积形成，例如，随后蚀刻回留下比本体区域屏蔽物401和积累区域垫片701屏蔽的部分更宽的屏蔽部分。反转区域垫片901的宽度可以是0.1微米到0.5微米。反转区域垫片901的宽度确定反转模式区域的最终宽度。可通过例如但不限于热氧化物沉积、化学气相沉积(CVD)、物理气相沉积(PVD)等，在反转模式植入区域802上方的外延层上沉积反转区域垫片。
图10表示在根据本发明的各个方面，制造碳化硅MOSFET的方法中，本体区域1002和反转模式注入区域802中的源极区域1001的形成的横截面图。在创建反转模式垫片901之后，可以通过垫片中的开口形成重掺杂第一导电类型的源极区1001。源极区1001的形成产生反转区1003的尺寸。源极区1001可使用离子注入或用掺杂剂浸渍碳化硅外延层的任何其他方法来创建。作为示例，但不作为局限，源极区1001可注入对应于第一导电类型的掺杂剂的离子1004。源极区中的掺杂剂浓度可为1x1019cm-3至1x1021cm-3，注入能量可为10keV至200keV。在一些实施例中，源极区域1001可具有比积累区域801或反转区域1003更深的植入深度。在注入期间，反转垫片901阻止在反转注入区域的一部分上的注入，从而形成反转模式区域1003的大小。类似地，积累间隔层701和本体掩模401阻止外延层在其各自位置的注入，确保保持外延层302的积累区域801和JFET区域501中的尺寸和掺杂浓度为30。如果源极区1001在没有掩模的情况下被注入，则其可对抗，否则将存在于反转模式注入区802中的掺杂。在这样的实施方式中，器件边缘上的反转模式注入区802可由具有合适掺杂剂和单独掩模的后续注入物形成，以形成本体接触区802。
图11表示根据本发明的各个方面，用于制造碳化硅MOSFET器件的方法中的栅极绝缘层1101的形成的横截面图。在形成源极区1001之后，使用蚀刻和抛光去除本体掩模、积累间隔和反转垫片，以露出外延层601。形成栅极绝缘层1101。栅极绝缘层1101可以是沉积在外延层601的表面上的诸如二氧化硅、氧化铪、氧化钛等的绝缘体。栅极绝缘层1101的厚度可以是100-1200埃
Figure BDA0003493039920000091
栅极绝缘层1101可通过诸如热氧化物沉积、CVD或PVD等任何已知方法形成。栅极绝缘层1101可以覆盖反转模式区域1003、积累区域801和JFET区域1102上方的外延层302的表面的一部分。栅极绝缘层1101还可以覆盖源极区1001的表面的一部分。
图12表示根据本发明的各个方面，形成栅极导体层1201期间碳化硅MOSFET器件的横截面图。在形成栅极绝缘层1101之后，栅极导体层1201可以形成在绝缘层1101的上表面上。栅极导体可以是金属或多晶硅，并且可以是1000-6000埃厚。栅极导体层1201可以沉积或生长在栅极绝缘体1101的表面上。光阻剂或机械应用的掩模和蚀刻工艺(例如等离子体干蚀刻)可用于在栅极绝缘体层1101上创建栅极导体层。栅极导体层1201可以形成在外延层的JFET区域501、积累模式区域801和反转模式区域1003上。栅极导体层1201位置可以被配置为使得当向栅极导体施加电压时，电流从源极区域经过至少反转模式区域1003、积累模式区域801和JFET区域1102，流向位于衬底相对侧的漏极金属。
图13表示根据本发明的各个方面，在外延层302和衬底301的表面上形成其它MOSFET结构的碳化硅MOSFET器件的横截面。最后，在外延层中形成栅极导体层1201、源区1001、反转模式区域1003、积累模式区域801和本体区域1002之后，可以形成其他MOSFET结构。其他MOSFET结构包括源极接头1302、栅极接头1303、漏极金属1304和隔离层1301。图13中示出了在相应的源极连接孔中形成源极接头1302和在相应的栅极连接孔中形成栅极接头1303。隔离层1301在栅极形成后沉积在晶圆表面的顶部。作为示例，但不作为局限，隔离层可由氧化物、氮化物、硅酸盐玻璃材料或其中两种或多种材料的某种组合制成。隔离层1301的沉积使栅极导体层1201完全绝缘，从而形成完整的栅极1305结构。因此，栅极1305结构至少包括栅极绝缘层和栅极导体层1201，它还可以包括围绕栅极导体层1201的附加绝缘。然后是形成接触掩模的图案，其在隔离层1301中形成用于源极、多边形和终端连接的孔。可通过等离子体干法蚀刻通过接触掩模中的相应开口在隔离层中蚀刻接触孔。干蚀刻后，可通过等离子体灰化和用去除溶液清洗或通过任何其他已知掩模去除技术(例如但不限于平面化或抛光)去除接触掩模。源极和栅极接触可由导电材料层1302(例如金属层)形成。作为示例，但不作为局限，导电材料可包括Ti/TiN的阻挡层和欧姆金属层，例如由诸如铝(Al)层的覆盖金属层覆盖的镍(Ni)层。栅极导体层1201和导电材料1302层可以被图案化，使得可以通过隔离层1301以保持源和栅极之间的电隔离的方式形成与栅极的接触。在一些实施方式中，与栅极导体的接触可以在第三维中进行，也就是说，在图13所示的横截面平面之外。
掺杂特性
传统的碳化硅MOSFET器件和根据本发明各方面所提出的器件之间的进一步区别可以根据掺杂剂分布来理解。图14中所示的条形图表示出了沿原有技术碳化硅MOSFET器件的外延层的表面沿着如图1中所示的横截面的掺杂剂浓度分布。该图使用不同的阴影来表示不同的导电性类型。如图所示，原有技术器件的掺杂浓度在源极区102中最高，在本体/反转区101中较小，在外延层104的JFET区中最低。在原有技术设备中，载流子移动仅通过反转模式电导发生，因此受到高Ron，sp的影响。
相比之下，图15中的条形图表示根据本发明各个方面，改良型碳化硅MOSFET器件的掺杂剂浓度分布。如图14所示，该图使用不同的阴影来指示不同的导电性类型。在如图2所示的装置的表面沿着其中所示的横截面拍摄所示的浓度分布图。源极区202中的掺杂浓度最高。具有第二高掺杂浓度的区域是反转模式区域205，并且具有第三高掺杂浓度的区域是JFET区域204J。积累区206具有最低掺杂浓度，并且被配置为在运行期间完全耗尽载流子。因此，改进后的碳化硅MOSFET器件在反转模式沟道和积累模式沟道中均工作，从而提高了Ron，sp，而不存在简单缩短沟道长度的负面影响。
尽管本发明关于某些较佳的版本已经做了详细的叙述，但是仍可能存在各种替代、修正和等效的其他版本。因此，本发明的范围不应由上述说明决定，与之相反，本发明的范围应参照所附的权利要求书及其全部等效内容。任何可选件(无论首选与否)，都可与其他任何可选件(无论首选与否)组合。在以下权利要求中，除非特别声明，否则不定冠词“一 个”或“一种”都指下文内容中的一个或多个项目的数量。除非用“意思是”明确指出限定功能，否则所附的权利要求书并不应认为是意义和功能的局限。权利要求书中没有进行特定功能的精确指明的任何项目，都应理解为所述的“意义是”。权利要求中未明确说明“用于”执行特定功能的“手段”的任何要素，不得解释为《美国法典》第35§112,
Figure BDA0003493039920000111
6卷规定的“手段”或“步骤”条款。

Claims (15)

1.一种碳化硅MOSFET的方法，包括：
一个重掺杂第一导电类型的碳化硅衬底；
一个轻掺杂第一导电类型的碳化硅外延层，该碳化硅外延层具有一个第一导电类型的结型场效应管(JFET)；
一个掺杂第二导电类型的本体区，形成在碳化硅外延层中，其中第二导电类型与第一导电类型相反；
一个掺杂第一导电类型的积累模式区域，形成在本体区中，以及一个第二导电类型的反转模式区域，形成在本体区中，其中积累模式区域位于JFET区和反转模式区之间。
2.权利要求1所述的碳化硅MOSFET，还包括一个重掺杂第一导电类型的源极区，至少形成在本体区中。
3.权利要求2所述的碳化硅MOSFET，其中反转模式区在源极区和积累模式区之间，其中反转模式区的宽度与积累模式区的宽度基本相等。
4.权利要求2所述的碳化硅MOSFET，还包括一个栅极，形成在JFET区域缩放的碳化硅外延层表面上。
5.权利要求4所述的碳化硅MOSFET，还包括一部分栅极位于反转模式区和积累模式区上方。
6.权利要求1所述的碳化硅MOSFET，其中反转模式区的掺杂浓度大于碳化硅外延层的掺杂浓度，JFET区的掺杂浓度大于积累模式区的掺杂浓度。
7.权利要求6所述的碳化硅MOSFET，还包括一个源极区，其掺杂浓度大于反转模式区的掺杂浓度。
8.一种碳化硅MOSFET的制备方法，包括：
a)在重掺杂第一导电类型的碳化硅衬底上，制备一个轻掺杂第一导电类型的碳化硅外延层；
b)在碳化硅外延层中，制备一个结型场效应管(JFET)区和一个本体区，其中JFET区域为第一导电类型，其中本体区为第二导电类型，其中第二导电类型与第一导电类型相反；
c)在本体区中，制备一个掺杂第一导电类型的积累模式注入区；
d)在本体区上方的积累模式注入区前体中，制备一个第二导电类型的反转模式区，其中积累模式区位于JFET区和反转模式区之间。
9.权利要求8所述的方法，其中制备反转模式区的工艺也可以制备积累模式区。
10.权利要求8所述的方法，还包括制备掺杂第一导电类型的源极区，至少形成在本体区中。
11.权利要求10所述的方法，其中反转模式区位于源极区和积累模式区之间。
12.权利要求10所述的方法，还包括在碳化硅外延层的表面上制备一个栅极。
13.权利要求12所述的方法，其中一部分栅极位于反转模式区和积累模式区上方。
14.权利要求8所述的方法，其中反转模式区的掺杂浓度大于外延区的掺杂浓度，外延区的掺杂浓度大于积累模式区的掺杂浓度。
15.权利要求14所述的方法，其中源极区的掺杂浓度大于反转模式区的掺杂浓度。
CN202210103428.3A 2021-02-16 2022-01-27 具有缩短沟道长度和高Vth的SiC MOSFET Pending CN114944338A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/177,045 2021-02-16
US17/177,045 US11776994B2 (en) 2021-02-16 2021-02-16 SiC MOSFET with reduced channel length and high Vth

Publications (1)

Publication Number Publication Date
CN114944338A true CN114944338A (zh) 2022-08-26

Family

ID=82801617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210103428.3A Pending CN114944338A (zh) 2021-02-16 2022-01-27 具有缩短沟道长度和高Vth的SiC MOSFET

Country Status (3)

Country Link
US (1) US11776994B2 (zh)
CN (1) CN114944338A (zh)
TW (1) TWI829085B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116613215A (zh) * 2023-06-26 2023-08-18 陕西亚成微电子股份有限公司 一种线性平面功率vdmos结构及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230178373A1 (en) * 2021-12-03 2023-06-08 Applied Materials, Inc. Ion implantation to increase mosfet threshold voltage
US11908933B2 (en) * 2022-03-04 2024-02-20 Genesic Semiconductor Inc. Designs for silicon carbide MOSFETs

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5322802A (en) 1993-01-25 1994-06-21 North Carolina State University At Raleigh Method of fabricating silicon carbide field effect transistor
US6768168B1 (en) 1995-03-14 2004-07-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with low on voltage and manufacturing method thereof
GB2321337B (en) 1997-01-21 2001-11-07 Plessey Semiconductors Ltd Improvements in or relating to semiconductor devices
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6509233B2 (en) 2000-10-13 2003-01-21 Siliconix Incorporated Method of making trench-gated MOSFET having cesium gate oxide layer
EP2463912B1 (en) 2001-01-19 2015-07-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US7091573B2 (en) 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
JP3927111B2 (ja) 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
JP3985727B2 (ja) * 2003-05-12 2007-10-03 日産自動車株式会社 半導体装置及びその製造方法
JP2005340626A (ja) 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
US7667264B2 (en) 2004-09-27 2010-02-23 Alpha And Omega Semiconductor Limited Shallow source MOSFET
US20060108635A1 (en) 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
US7436022B2 (en) 2005-02-11 2008-10-14 Alpha & Omega Semiconductors, Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
US7285822B2 (en) 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
US7948029B2 (en) 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
US7671439B2 (en) 2005-02-11 2010-03-02 Alpha & Omega Semiconductor, Ltd. Junction barrier Schottky (JBS) with floating islands
US7737522B2 (en) 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
US7952139B2 (en) 2005-02-11 2011-05-31 Alpha & Omega Semiconductor Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
US7786531B2 (en) 2005-03-18 2010-08-31 Alpha & Omega Semiconductor Ltd. MOSFET with a second poly and an inter-poly dielectric layer over gate for synchronous rectification
US7659570B2 (en) 2005-05-09 2010-02-09 Alpha & Omega Semiconductor Ltd. Power MOSFET device structure for high frequency applications
US20060273379A1 (en) 2005-06-06 2006-12-07 Alpha & Omega Semiconductor, Ltd. MOSFET using gate work function engineering for switching applications
US8236651B2 (en) 2009-08-14 2012-08-07 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET device and fabrication
US7633119B2 (en) 2006-02-17 2009-12-15 Alpha & Omega Semiconductor, Ltd Shielded gate trench (SGT) MOSFET devices and manufacturing processes
US8193580B2 (en) 2009-08-14 2012-06-05 Alpha And Omega Semiconductor, Inc. Shielded gate trench MOSFET device and fabrication
US7504676B2 (en) 2006-05-31 2009-03-17 Alpha & Omega Semiconductor, Ltd. Planar split-gate high-performance MOSFET structure and manufacturing method
US7750447B2 (en) 2007-06-11 2010-07-06 Alpha & Omega Semiconductor, Ltd High voltage and high power boost converter with co-packaged Schottky diode
US8835987B2 (en) * 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US7521332B2 (en) 2007-03-23 2009-04-21 Alpha & Omega Semiconductor, Ltd Resistance-based etch depth determination for SGT technology
US20080246082A1 (en) 2007-04-04 2008-10-09 Force-Mos Technology Corporation Trenched mosfets with embedded schottky in the same cell
US8035159B2 (en) 2007-04-30 2011-10-11 Alpha & Omega Semiconductor, Ltd. Device structure and manufacturing method using HDP deposited source-body implant block
US20090039456A1 (en) 2007-08-08 2009-02-12 Alpha & Omega Semiconductor, Ltd Structures and methods for forming Schottky diodes on a P-substrate or a bottom anode Schottky diode
US7994005B2 (en) 2007-11-01 2011-08-09 Alpha & Omega Semiconductor, Ltd High-mobility trench MOSFETs
US7825431B2 (en) 2007-12-31 2010-11-02 Alpha & Omega Semicondictor, Ltd. Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection
US20090242973A1 (en) 2008-03-31 2009-10-01 Alpha & Omega Semiconductor, Ltd. Source and body contact structure for trench-dmos devices using polysilicon
US7939882B2 (en) 2008-04-07 2011-05-10 Alpha And Omega Semiconductor Incorporated Integration of sense FET into discrete power MOSFET
US7799646B2 (en) 2008-04-07 2010-09-21 Alpha & Omega Semiconductor, Ltd Integration of a sense FET into a discrete power MOSFET
US7910439B2 (en) 2008-06-11 2011-03-22 Maxpower Semiconductor Inc. Super self-aligned trench MOSFET devices, methods, and systems
US7867852B2 (en) 2008-08-08 2011-01-11 Alpha And Omega Semiconductor Incorporated Super-self-aligned trench-dmos structure and method
US8362552B2 (en) 2008-12-23 2013-01-29 Alpha And Omega Semiconductor Incorporated MOSFET device with reduced breakdown voltage
US7851856B2 (en) 2008-12-29 2010-12-14 Alpha & Omega Semiconductor, Ltd True CSP power MOSFET based on bottom-source LDMOS
US7767526B1 (en) 2009-01-29 2010-08-03 Alpha & Omega Semiconductor Incorporated High density trench MOSFET with single mask pre-defined gate and contact trenches
US7829947B2 (en) 2009-03-17 2010-11-09 Alpha & Omega Semiconductor Incorporated Bottom-drain LDMOS power MOSFET structure having a top drain strap
US8829614B2 (en) 2009-08-31 2014-09-09 Alpha And Omega Semiconductor Incorporated Integrated Schottky diode in high voltage semiconductor device
US8252647B2 (en) 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
US8187939B2 (en) 2009-09-23 2012-05-29 Alpha & Omega Semiconductor Incorporated Direct contact in trench with three-mask shield gate process
US8324053B2 (en) 2009-09-30 2012-12-04 Alpha And Omega Semiconductor, Inc. High voltage MOSFET diode reverse recovery by minimizing P-body charges
US8138605B2 (en) 2009-10-26 2012-03-20 Alpha & Omega Semiconductor, Inc. Multiple layer barrier metal for device component formed in contact trench
US8466510B2 (en) 2009-10-30 2013-06-18 Alpha And Omega Semiconductor Incorporated Staggered column superjunction
US9048282B2 (en) 2013-03-14 2015-06-02 Alpha And Omega Semiconductor Incorporated Dual-gate trench IGBT with buried floating P-type shield
US8507978B2 (en) 2011-06-16 2013-08-13 Alpha And Omega Semiconductor Incorporated Split-gate structure in trench-based silicon carbide power device
WO2013114477A1 (ja) 2012-01-31 2013-08-08 パナソニック株式会社 半導体装置及びその製造方法
JP6168732B2 (ja) * 2012-05-11 2017-07-26 株式会社日立製作所 炭化珪素半導体装置およびその製造方法
US9893176B2 (en) * 2014-12-26 2018-02-13 Fairchild Semiconductor Corporation Silicon-carbide trench gate MOSFETs
CN104882447B (zh) * 2015-05-27 2018-10-16 上海集成电路研发中心有限公司 一种漏区嵌入反型层的半浮栅器件及制造方法
JP6271104B1 (ja) * 2016-07-21 2018-01-31 三菱電機株式会社 炭化珪素半導体装置、および、炭化珪素半導体装置の製造方法
US10680095B2 (en) 2018-06-15 2020-06-09 Semiconductor Components Industries, Llc Power device having super junction and schottky diode
US10818662B2 (en) 2018-09-19 2020-10-27 Alpha And Omega Semiconductor (Cayman) Ltd. Silicon carbide MOSFET with source ballasting
US11211484B2 (en) * 2019-02-13 2021-12-28 Monolithic Power Systems, Inc. Vertical transistor structure with buried channel and resurf regions and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116613215A (zh) * 2023-06-26 2023-08-18 陕西亚成微电子股份有限公司 一种线性平面功率vdmos结构及其制备方法

Also Published As

Publication number Publication date
US11776994B2 (en) 2023-10-03
TWI829085B (zh) 2024-01-11
US20220262896A1 (en) 2022-08-18
TW202234712A (zh) 2022-09-01

Similar Documents

Publication Publication Date Title
JP5586887B2 (ja) 半導体装置及びその製造方法
CN103477439B (zh) 半导体装置及其制造方法
TWI829085B (zh) 的碳化矽金屬氧化物半導體場效電晶體
JP2008503894A (ja) 炭化ケイ素デバイスおよびその作製方法
CN1586009A (zh) 场效应晶体管半导体器件
WO2006054394A1 (ja) 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
JP2009520365A (ja) 超接合パワーｍｏｓｆｅｔ
KR100762545B1 (ko) Ｌｍｏｓｆｅｔ 및 그 제조 방법
US11355630B2 (en) Trench bottom shielding methods and approaches for trenched semiconductor device structures
US11605732B2 (en) Power device with graded channel
JP2014222735A (ja) 半導体装置及びその製造方法
CN110828456A (zh) 用于在功率器件中减小衬底掺杂剂向外扩散的氧插入的Si层
CN111276540A (zh) 沟槽栅功率mosfet及其制造方法
JP5037103B2 (ja) 炭化珪素半導体装置
JP2003518749A (ja) ゲートのブレークダウン保護機能付きのシリコンカーバイトｌｍｏｓｆｅｔ
JP3637052B2 (ja) ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
CN113424327B (zh) 用于单极电荷平衡半导体功率器件的系统和方法
US20230327014A1 (en) TRENCH SiC POWER SEMICONDUCTOR DEVICE
CN119325270B (zh) 绝缘栅mis hemt器件、制备方法、芯片及电子设备
CN212182335U (zh) 一种新型碳化硅纵向扩散金属氧化物半导体晶体管
JP7616033B2 (ja) 半導体装置の製造方法
CN111725319B (zh) 半导体器件及其制造方法
TWI862074B (zh) 包含電晶體單元的半導體元件及其相關製造方法
Sheridan et al. SiC MOSFET with reduced channel length and high V th
KR20240157758A (ko) 얕은 전도 영역을 갖는 전력 반도체 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination