CN114497322A - 一种芯片倒装结构制作方法 - Google Patents
一种芯片倒装结构制作方法 Download PDFInfo
- Publication number
- CN114497322A CN114497322A CN202210328391.4A CN202210328391A CN114497322A CN 114497322 A CN114497322 A CN 114497322A CN 202210328391 A CN202210328391 A CN 202210328391A CN 114497322 A CN114497322 A CN 114497322A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- sio
- flip
- sapphire substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/034—Manufacture or treatment of coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/036—Manufacture or treatment of packages
Landscapes
- Led Device Packages (AREA)
Abstract
本发明提供一种芯片倒装结构制作方法，获取一外延片，外延片的表面设有GaP层，将GaP层进行粗化；在粗化后的GaP层表面生长SiO2层，并对SiO2层进行抛光处理；获取蓝宝石衬底，对蓝宝石衬底以及抛光后的芯片进行预处理，预处理包括有机清洗及烤干；对预处理后的芯片及蓝宝石衬底进行离子轰击，并将离子轰击后的芯片及蓝宝石衬底置于键合机中进行低温高压键合，得到芯片倒装结构。上述芯片倒装结构制作方法，通过采用等离子活化方式替换了传统的化学活化方式，提高了芯片的打断键合成功率，解决了现有技术中的倒装结构LED芯片在化学活化后需进行高温键合，使得芯片极易因高温产生的应力翘曲或暗裂，影响产能的问题。
Description
技术领域
本发明涉及芯片技术领域，特别涉及一种芯片倒装结构制作方法。
背景技术
发光二极管（light emitting diode，简称LED）是一种利用载流子复合时释放能量形成发光的半导体器件，尤其是其中的倒装LED芯片，因耗能低、寿命长、节能环保等诸多优势，应用越来越广泛。
倒装芯片是一种无引脚结构，一般含有电路单元。红黄GaAs倒装结构LED芯片包括Mini LED芯片和Mirco LED芯片。
现有技术中，一般的倒装结构LED芯片在化学活化后需进行高温键合，原因是化学活化方式所得到的亲水键在键合时需高温进行脱水处理，因此键合温度较高，一般可达470℃左右，使得芯片极易出现因高温产生的应力翘曲或暗裂等情况，导致芯片的打断键合成功率不高，平均有效键合面积约60%-70%，影响芯片的产能。
发明内容
基于此，本发明的目的是提供一种芯片倒装结构制作方法，用于解决现有技术中的倒装结构LED芯片在化学活化后需进行高温键合，使得芯片极易因高温产生的应力出现翘曲或暗裂，导致芯片的打断键合成功率不高，影响芯片产能的技术问题。
本发明提供一种芯片倒装结构制作方法，所述方法包括：
获取一外延片，所述外延片的表面设有GaP层，将所述GaP层进行粗化；
在粗化后的GaP层表面生长SiO2层，并对所述SiO2层进行抛光处理；
获取蓝宝石衬底，对所述蓝宝石衬底以及抛光SiO2层后的芯片进行预处理，所述预处理包括有机清洗及烤干；
对预处理后的芯片及蓝宝石衬底进行离子轰击，并将离子轰击后的芯片及蓝宝石衬底置于键合机中进行低温高压键合，得到芯片倒装结构。
上述芯片倒装结构制作方法，通过采用等离子活化方式替换了传统的化学活化方式，提高了芯片的打断键合成功率，进一步的，使用离子轰击制成原子键，靠原子键能进行键合，避免在化学活化后需要进行高温键合，避免芯片极易因高温产生的应力而出现翘曲或暗裂的情况；具体的，对预处理后的芯片及蓝宝石衬底进行离子轰击，将离子轰击后的芯片及蓝宝石衬底置于键合机中靠原子键能进行低温高压键合，使得通过本方法得到的芯片，不会因高温产生的应力而出现芯片翘曲或暗裂等情况，提高了芯片的产能，解决了现有技术中的倒装结构LED芯片在化学活化后需进行高温键合，使得芯片极易因高温产生的应力出现翘曲或暗裂，导致芯片的打断键合成功率不高，影响芯片产能的技术问题。
进一步地，在低温高压键合的步骤中：
键合时的温度为：320-390℃，键合时的压力为：15000-16000kgf，键合时间为90-150min。
进一步地，离子轰击时采用的气体包括Ar。
进一步地，在粗化后的GaP层表面生长SiO2层的步骤中：
生长的SiO2层的厚度为4.5μm。
进一步地，在对所述SiO2层进行抛光处理的步骤中：
抛光处理后的SiO2层表面平整度为：0-10nm。
进一步地，所述SiO2层包含SiO2离子键，所述蓝宝石衬底包含Al2O3离子键，在对预处理后的芯片及蓝宝石衬底进行离子轰击的步骤中：
离子轰击所述SiO2离子键以及所述Al2O3离子键。
附图说明
图1为本发明对芯片和蓝宝石衬底进行键合的示意图。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明提供一种芯片倒装结构制作方法，所述方法包括：
获取一外延片，所述外延片的表面设有GaP层，将所述GaP层进行粗化；
在粗化后的GaP层表面生长SiO2层，并对所述SiO2层进行抛光处理；
获取蓝宝石衬底，对所述蓝宝石衬底以及抛光SiO2层后的芯片进行预处理，所述预处理包括有机清洗及烤干；具体的，使用IPA刷片烤干，目的在于去除表面杂质脏污等防止影响键合。
对预处理后的芯片及蓝宝石衬底进行离子轰击，并将离子轰击后的芯片及蓝宝石衬底置于键合机中进行低温高压键合，得到芯片倒装结构。具体的，进行离子轰击的作用是使用离子束轰击打断SiO2和Al2O3(蓝宝石衬底原材料为Al2O3)原子键。
具体的，将预处理后的芯片和蓝宝石衬底所需键合面朝上平铺放入离子轰击机台中，机台抽真空，并通入Ar气，然后开启射频激发Ar气使其电离成Ar离子，Ar将会不断轰击芯片表面SiO2层和蓝宝石衬底Al2O3，打断SiO2和Al2O3原子键，使其在后续键合机台的低温高压键合中相互结合从而达到芯片键合的目的。
在本发明一些实施例当中，在低温高压键合的步骤中：
键合时的温度为：320-390℃，键合时的压力为：15000-16000kgf，键合时间为90-150min。
在本发明一些实施例当中，离子轰击时采用的气体包括Ar。
在本发明一些实施例当中，在粗化后的GaP层表面生长SiO2层的步骤中：
生长的SiO2层的厚度为4.5μm。
在本发明一些实施例当中，在对所述SiO2层进行抛光处理的步骤中：
抛光处理后的SiO2层表面平整度为：0-10nm；剩余SiO2层厚为1-1.5μm。
在本发明一些实施例当中，所述SiO2层包含SiO2离子键，所述蓝宝石衬底包含Al2O3离子键，在对预处理后的芯片及蓝宝石衬底进行离子轰击的步骤中：
离子轰击所述SiO2离子键以及所述Al2O3离子键。
为了便于理解本发明，下面将给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
实施例1
本实施例中的芯片倒装结构制作方法，包括如下步骤：
获取一外延片，外延片的表面设有GaP层，将GaP层进行粗化；在粗化后的GaP层表面生长4.5μm厚的 SiO2层，并对SiO2层进行抛光处理；获取蓝宝石衬底，对蓝宝石衬底以及抛光后的芯片进行有机清洗并使用IPA刷片烤干，对烤干后的芯片及蓝宝石衬底使用氩气进行离子轰击，并将离子轰击后的芯片及蓝宝石衬底置于键合机中进行低温高压键合，具体的，温度为320℃，压力15000kgf，键合时间为130min，得到芯片倒装结构，该芯片的有效键合面积为70%。
实施例2
本实施例中的芯片倒装结构制作方法，包括如下步骤：
获取一外延片，外延片的表面设有GaP层，将GaP层进行粗化；在粗化后的GaP层表面生长4.5μm厚的SiO2层，并对SiO2层进行抛光处理；获取蓝宝石衬底，对蓝宝石衬底以及抛光后的芯片进行有机清洗并使用IPA刷片烤干，对烤干后的芯片及蓝宝石衬底使用氩气进行离子轰击，并将离子轰击后的芯片及蓝宝石衬底置于键合机中进行低温高压键合，具体的，温度为330℃，压力15000kgf，键合时间为140min，得到芯片倒装结构，该芯片的有效键合面积为75%。
实施例3
本实施例中的芯片倒装结构制作方法，包括如下步骤：
获取一外延片，外延片的表面设有GaP层，将GaP层进行粗化；在粗化后的GaP层表面生长4.5μm厚的SiO2层，并对SiO2层进行抛光处理；获取蓝宝石衬底，对蓝宝石衬底以及抛光后的芯片进行有机清洗并使用IPA刷片烤干，对烤干后的芯片及蓝宝石衬底使用氩气进行离子轰击，并将离子轰击后的芯片及蓝宝石衬底置于键合机中进行低温高压键合，具体的，温度为340℃，压力15000kgf，键合时间为150min，得到芯片倒装结构，该芯片的有效键合面积为80%。
实施例4
本实施例中的芯片倒装结构制作方法，包括如下步骤：
获取一外延片，外延片的表面设有GaP层，将GaP层进行粗化；在粗化后的GaP层表面生长4.5μm厚的SiO2层，并对SiO2层进行抛光处理；获取蓝宝石衬底，对蓝宝石衬底以及抛光后的芯片进行有机清洗并使用IPA刷片烤干，对烤干后的芯片及蓝宝石衬底使用氩气进行离子轰击，并将离子轰击后的芯片及蓝宝石衬底置于键合机中进行低温高压键合，具体的，温度为350℃，压力15000kgf，键合时间为90min，得到芯片倒装结构，该芯片的有效键合面积为85%。
实施例5
本实施例中的芯片倒装结构制作方法，包括如下步骤：
获取一外延片，外延片的表面设有GaP层，将GaP层进行粗化；在粗化后的GaP层表面生长4.5μm厚的SiO2层，并对SiO2层进行抛光处理；获取蓝宝石衬底，对蓝宝石衬底以及抛光后的芯片进行有机清洗并使用IPA刷片烤干，对烤干后的芯片及蓝宝石衬底使用氩气进行离子轰击，并将离子轰击后的芯片及蓝宝石衬底置于键合机中进行低温高压键合，具体的，温度为360℃，压力15000kgf，键合时间为90min，得到芯片倒装结构，该芯片的有效键合面积为90%。
实施例6
本实施例中的芯片倒装结构制作方法，包括如下步骤：
获取一外延片，外延片的表面设有GaP层，将GaP层进行粗化；在粗化后的GaP层表面生长4.5μm厚的SiO2层，并对SiO2层进行抛光处理；获取蓝宝石衬底，对蓝宝石衬底以及抛光后的芯片进行有机清洗并使用IPA刷片烤干，对烤干后的芯片及蓝宝石衬底使用氩气进行离子轰击，并将离子轰击后的芯片及蓝宝石衬底置于键合机中进行低温高压键合，具体的，温度为370℃，压力16000kgf，键合时间为90min，得到芯片倒装结构，该芯片的有效键合面积为85%。
实施例7
本实施例中的芯片倒装结构制作方法，包括如下步骤：
获取一外延片，外延片的表面设有GaP层，将GaP层进行粗化；在粗化后的GaP层表面生长4.5μm厚的SiO2层，并对SiO2层进行抛光处理；获取蓝宝石衬底，对蓝宝石衬底以及抛光后的芯片进行有机清洗并使用IPA刷片烤干，对烤干后的芯片及蓝宝石衬底使用氩气进行离子轰击，并将离子轰击后的芯片及蓝宝石衬底置于键合机中进行低温高压键合，具体的，温度为380℃，压力16000kgf，键合时间为150min，得到芯片倒装结构，该芯片的有效键合面积为80%。
实施例8
本实施例中的芯片倒装结构制作方法，包括如下步骤：
获取一外延片，外延片的表面设有GaP层，将GaP层进行粗化；在粗化后的GaP层表面生长4.5μm厚的SiO2层，并对SiO2层进行抛光处理；获取蓝宝石衬底，对蓝宝石衬底以及抛光后的芯片进行有机清洗并使用IPA刷片烤干，对烤干后的芯片及蓝宝石衬底使用氩气进行离子轰击，并将离子轰击后的芯片及蓝宝石衬底置于键合机中进行低温高压键合，具体的，温度为390℃，压力16000kgf，键合时间为140min，得到芯片倒装结构，该芯片的有效键合面积为75%。
请参阅下表1，表1所示为本发明上述实施例1-8对应的工艺参数，具体如下表所示：
表1：
由上述内容可得，当键合温度为360℃，键合压力15000kgf，键合时间为90min，得到的芯片的有效键合面积最佳，为90%。综上，本发明上述实施例当中的芯片倒装结构制作方法，通过采用等离子活化方式替换了传统的化学活化方式，提高了芯片的打断键合成功率，进一步的，使用离子轰击制成原子键，靠原子键能进行键合，避免在化学活化后需要进行高温键合，避免芯片极易因高温产生的应力而出现翘曲或暗裂的情况；具体的，对预处理后的芯片及蓝宝石衬底进行离子轰击，将离子轰击后的芯片及蓝宝石衬底置于键合机中靠原子键能进行低温高压键合，使得通过本方法得到的芯片，不会因高温产生的应力而出现芯片翘曲或暗裂等情况，提高了芯片的产能，解决了现有技术中的倒装结构LED芯片在化学活化后需进行高温键合，使得芯片极易因高温产生的应力出现翘曲或暗裂，导致芯片的打断键合成功率不高，影响芯片产能的技术问题。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (6)
1.一种芯片倒装结构制作方法，其特征在于，所述方法包括：
获取一外延片，所述外延片的表面设有GaP层，将所述GaP层进行粗化；
在粗化后的GaP层表面生长SiO2层，并对所述SiO2层进行抛光处理；
获取蓝宝石衬底，对所述蓝宝石衬底以及抛光SiO2层后的芯片进行预处理，所述预处理包括有机清洗及烤干；
对预处理后的芯片及蓝宝石衬底进行离子轰击，并将离子轰击后的芯片及蓝宝石衬底置于键合机中进行低温高压键合，得到芯片倒装结构。
2.根据权利要求1所述的芯片倒装结构制作方法，其特征在于，在低温高压键合的步骤中：
键合时的温度为：320-390℃，键合时的压力为：15000-16000kgf，键合时间为90-150min。
3.根据权利要求1所述的芯片倒装结构制作方法，其特征在于，离子轰击时采用的气体包括Ar。
4.根据权利要求1所述的芯片倒装结构制作方法，其特征在于，在粗化后的GaP层表面生长SiO2层的步骤中：
生长的SiO2层的厚度为4.5μm。
5.根据权利要求1所述的芯片倒装结构制作方法，其特征在于，在对所述SiO2层进行抛光处理的步骤中：
抛光处理后的SiO2层表面平整度为：0-10nm。
6.根据权利要求1所述的芯片倒装结构制作方法，其特征在于，所述SiO2层包含SiO2离子键，所述蓝宝石衬底包含Al2O3离子键，在对预处理后的芯片及蓝宝石衬底进行离子轰击的步骤中：
离子轰击所述SiO2离子键以及所述Al2O3离子键。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210328391.4A CN114497322A (zh) | 2022-03-31 | 2022-03-31 | 一种芯片倒装结构制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210328391.4A CN114497322A (zh) | 2022-03-31 | 2022-03-31 | 一种芯片倒装结构制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114497322A true CN114497322A (zh) | 2022-05-13 |
Family
ID=81488569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210328391.4A Pending CN114497322A (zh) | 2022-03-31 | 2022-03-31 | 一种芯片倒装结构制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114497322A (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081368A (ja) * | 2004-06-14 | 2007-03-29 | Mitsubishi Cable Ind Ltd | 窒化物系半導体発光素子 |
| CN101964385A (zh) * | 2010-10-28 | 2011-02-02 | 映瑞光电科技(上海)有限公司 | 发光二极管及其形成方法 |
| CN102255027A (zh) * | 2011-07-15 | 2011-11-23 | 上海蓝光科技有限公司 | 一种GaN基垂直结构LED芯片结构及其制备方法 |
| CN104157757A (zh) * | 2014-08-15 | 2014-11-19 | 天津三安光电有限公司 | 一种透明衬底的四元发光二极管及其制备方法 |
| CN104157744A (zh) * | 2014-07-21 | 2014-11-19 | 中国电子科技集团公司第五十五研究所 | 一种基于外延层转移实现金刚石基GaN的方法 |
| CN107808917A (zh) * | 2017-10-31 | 2018-03-16 | 扬州乾照光电有限公司 | 一种四元系透明衬底发光二极管及其制作方法 |
| CN110108776A (zh) * | 2019-05-10 | 2019-08-09 | 武汉新芯集成电路制造有限公司 | 一种检测键合晶圆键合强度的方法和系统 |
| CN110282598A (zh) * | 2019-07-10 | 2019-09-27 | 苏州美图半导体技术有限公司 | 真空环境下晶圆低温键合方法 |
| CN110875192A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN111192831A (zh) * | 2020-03-05 | 2020-05-22 | 哈尔滨工业大学（威海） | 用于高导热氮化硅陶瓷基板的表面金属化方法及其封装基板 |
| CN111326466A (zh) * | 2018-12-17 | 2020-06-23 | 武汉新芯集成电路制造有限公司 | 用于晶圆键合的卡盘装置以及晶圆的键合方法、系统 |
| CN111755325A (zh) * | 2020-07-13 | 2020-10-09 | 母凤文 | 键合方法及键合装置 |
| CN113284839A (zh) * | 2021-05-21 | 2021-08-20 | 中国科学院上海微系统与信息技术研究所 | 一种钻石晶体的异质键合方法及异质结构 |
-
2022
- 2022-03-31 CN CN202210328391.4A patent/CN114497322A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081368A (ja) * | 2004-06-14 | 2007-03-29 | Mitsubishi Cable Ind Ltd | 窒化物系半導体発光素子 |
| CN101964385A (zh) * | 2010-10-28 | 2011-02-02 | 映瑞光电科技(上海)有限公司 | 发光二极管及其形成方法 |
| CN102255027A (zh) * | 2011-07-15 | 2011-11-23 | 上海蓝光科技有限公司 | 一种GaN基垂直结构LED芯片结构及其制备方法 |
| CN104157744A (zh) * | 2014-07-21 | 2014-11-19 | 中国电子科技集团公司第五十五研究所 | 一种基于外延层转移实现金刚石基GaN的方法 |
| CN104157757A (zh) * | 2014-08-15 | 2014-11-19 | 天津三安光电有限公司 | 一种透明衬底的四元发光二极管及其制备方法 |
| CN107808917A (zh) * | 2017-10-31 | 2018-03-16 | 扬州乾照光电有限公司 | 一种四元系透明衬底发光二极管及其制作方法 |
| CN110875192A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法及封装结构 |
| CN111326466A (zh) * | 2018-12-17 | 2020-06-23 | 武汉新芯集成电路制造有限公司 | 用于晶圆键合的卡盘装置以及晶圆的键合方法、系统 |
| CN110108776A (zh) * | 2019-05-10 | 2019-08-09 | 武汉新芯集成电路制造有限公司 | 一种检测键合晶圆键合强度的方法和系统 |
| CN110282598A (zh) * | 2019-07-10 | 2019-09-27 | 苏州美图半导体技术有限公司 | 真空环境下晶圆低温键合方法 |
| CN111192831A (zh) * | 2020-03-05 | 2020-05-22 | 哈尔滨工业大学（威海） | 用于高导热氮化硅陶瓷基板的表面金属化方法及其封装基板 |
| CN111755325A (zh) * | 2020-07-13 | 2020-10-09 | 母凤文 | 键合方法及键合装置 |
| CN113284839A (zh) * | 2021-05-21 | 2021-08-20 | 中国科学院上海微系统与信息技术研究所 | 一种钻石晶体的异质键合方法及异质结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5142523B2 (ja) | 縦型構造複合半導体装置 | |
| JP4743258B2 (ja) | 圧電デバイスの製造方法 | |
| JP5453647B2 (ja) | ２つの基板を接合するための接合方法 | |
| CN110880920B (zh) | 异质薄膜结构的制备方法 | |
| US10818821B2 (en) | Light extraction using feature size and shape control in LED surface roughening | |
| CN101315967A (zh) | 粘贴有ⅲ-ⅴ族氮化物半导体层的衬底和半导体器件 | |
| WO2010111854A1 (zh) | 紫外发光二极管器件及其制造方法 | |
| WO2007136064A1 (ja) | 半導体発光素子及びその製造方法 | |
| US20110140081A1 (en) | Method for fabricating semiconductor light-emitting device with double-sided passivation | |
| KR101229760B1 (ko) | Ｓｏｉ 웨이퍼의 제조방법 및 이 방법에 의해 제조된ｓｏｉ 웨이퍼 | |
| CN104617195A (zh) | 一种近红外发光二极管及其生产方法 | |
| CN104362240B (zh) | 一种LED芯片的Al2O3/SiON钝化层结构及其生长方法 | |
| KR100959080B1 (ko) | 열방출이 개선된 전면발광형 발광다이오드 소자 및 이의 제조방법 | |
| TW202039945A (zh) | 用於製作光電半導體晶片的方法及其所使用的鍵合晶圓 | |
| KR20140058020A (ko) | 발광 소자 및 그 제조 방법 | |
| CN107293621A (zh) | 一种led芯片及其制备方法 | |
| JP2011061084A (ja) | 貼り合わせ基板の製造方法 | |
| CN105957932B (zh) | 晶片接合方法及发光二极管的制作方法 | |
| CN114497322A (zh) | 一种芯片倒装结构制作方法 | |
| JP2010165927A (ja) | 発光素子用基板 | |
| CN109103313A (zh) | 一种深紫外led芯片的外延结构及其制备方法 | |
| CN216749877U (zh) | 一种半导体器件 | |
| CN106129220A (zh) | 一种led芯片的制作方法及其制作设备 | |
| TWI445061B (zh) | 氮化鎵基板的製作方法 | |
| CN109755356B (zh) | 一种提升GaN基发光二极管内置欧姆接触性能的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220513 |
|
| RJ01 | Rejection of invention patent application after publication |