[go: up one dir, main page]

CN114256065A - SiC MOSFET器件的栅氧化层的制作方法 - Google Patents

SiC MOSFET器件的栅氧化层的制作方法 Download PDF

Info

Publication number
CN114256065A
CN114256065A CN202111670227.3A CN202111670227A CN114256065A CN 114256065 A CN114256065 A CN 114256065A CN 202111670227 A CN202111670227 A CN 202111670227A CN 114256065 A CN114256065 A CN 114256065A
Authority
CN
China
Prior art keywords
oxide layer
sic substrate
sic
temperature
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111670227.3A
Other languages
English (en)
Inventor
汪洋
张耀辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Longchi Semiconductor Technology Co ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN202111670227.3A priority Critical patent/CN114256065A/zh
Publication of CN114256065A publication Critical patent/CN114256065A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本申请提供了一种SiC MOSFET器件的栅氧化层的制作方法。该制作方法包括：提供SiC衬底以及第一氧化层，第一氧化层位于SiC衬底的表面上；采用高温低压化学气相沉积法，在第一氧化层的远离SiC衬底的表面上形成第二氧化层；对第一氧化层以及第二氧化层进行退火，退火后的第一氧化层以及第二氧化层形成栅氧化层。该方法中，由于有第一氧化层的存在，在生成第二氧化层时，没有与碳化硅外延片反应，没有产生多余的副产物，使得栅氧化层SiC/SiO2界面质量较好，解决了现有技术中的SiC MOSFET的沟道迁移率较低的问题。

Description

SiC MOSFET器件的栅氧化层的制作方法
技术领域
本申请涉及半导体领域，具体而言，涉及一种SiC MOSFET器件的栅氧化层的制作方法以及SiC MOSFET器件。
背景技术
SiC是重要的宽禁带半导体材料，在功率半导体器件中有重要的应用。然而，由于导带边缘附近的大量界面态，其器件场效应迁移率仅为20～50cm2/Vs，比其体材料迁移率低约1.5个数量级，这极大地限制了SiC器件的性能。SiC/SiO2界面态密度比经典的Si/SiO2界面态密度高2个数量级以上。这些缺陷的化学特性尚未完全达成共识，但是大量的界面态缺陷成为阻碍电子运动速度的陷阱，这是导致低电子迁移率的原因之一，已经成为了业界的共识。
SiC的栅介质层现在仍然在采用热氧化的SiO2，SiC热氧化过程中，由于C的存在，热氧化过程的化学反应过程复杂，会产生C，CO，SiO这些副产物，会影响SiO2层和SiO2/SiC界面的质量，使得SiC MOSFET的沟道迁移率极低，很难超过50cm2/Vs，导致SiC MOSFET的沟道性能不好。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种SiC MOSFET器件的栅氧化层的制作方法以及SiCMOSFET器件，以解决现有技术中的SiC MOSFET的沟道迁移率较低的问题。
根据本发明实施例的一个方面，提供了一种SiC MOSFET器件的栅氧化层的制作方，包括：提供SiC衬底以及第一氧化层，所述第一氧化层位于所述SiC衬底的表面上；采用高温低压化学气相沉积法，在所述第一氧化层的远离所述SiC衬底的表面上形成第二氧化层；对所述第一氧化层以及所述第二氧化层进行退火，退火后的所述第一氧化层以及所述第二氧化层形成栅氧化层。
可选地，提供SiC衬底以及第一氧化层，包括：提供第一预备SiC衬底；控制容纳有所述第一预备SiC衬底的第一容器的温度位于500℃～1000℃，且向所述第一容器中通入第一预定气体，以对所述第一预备SiC衬底的裸露表面进行氧化处理，形成所述第一氧化层，剩余的所述第一预备SiC衬底形成所述SiC衬底。
可选地，所述氧化处理的处理时间为50min～500min，所述第一预定气体包括氧气和/或水蒸气。
可选地，提供第一预备SiC衬底，包括：提供第二预备SiC衬底；在所述第二预备SiC衬底的裸露表面上形成外延层；对所述外延层进行离子注入，以形成有源区；对形成有所述有源区的所述第二预备SiC衬底的裸露表面进行氧化，以形成牺牲氧化层；去除所述牺牲氧化层，得到所述第一预备SiC衬底。
可选地，采用高温低压化学气相沉积法，在所述第一氧化层的远离所述SiC衬底的表面上形成第二氧化层，包括：控制容纳有所述SiC衬底的第二容器的温度为500℃～1000℃，压强为10mTorr～1Torr，且向所述第二容器中通入第二预定气体，以在所述第一氧化层的远离所述SiC衬底的表面上沉积所述第二氧化层。
可选地，所述第二预定气体包括二氯甲硅烷以及一氧化二氮，所述二氯甲硅烷的流量为5sccm～100sccm，所述一氧化二氮的流量为10sccm～300sccm。
可选地，对所述第一氧化层以及所述第二氧化层进行退火，包括：在具有预定气体的空间中，对所述第一氧化层以及所述第二氧化层进行退火处理，所述预定气体包括氩气、氮气、一氧化氮以及一氧化二氮中的至少一种。
可选地，所述退火处理的处理温度为1000℃～2000℃，所述退火处理的处理时间为5～15h。
可选地，所述第一氧化层的厚度为0.1nm～3nm，所述第二氧化层的厚度为3nm～100nm。
可选地，所述SiC衬底的表面上具有凹槽。
根据本发明实施例的另一方面，还提供了一种SiC MOSFET器件，包括：栅氧化层，所述栅氧化层为采用任一种所述的方法制作得到的。
在本发明实施例中，首先提供SiC衬底以及第一氧化层，然后采用高温低压化学气相沉积法在第一氧化层的表面上形成第二氧化层，最后对第一氧化层和第二氧化层退火，退火后的第一氧化层和第二氧化层即为栅氧化层。该方法中，首先，提供SiC衬底以及位于所述SiC衬底上的第一氧化层，由于第一氧化层比较薄，其消耗的碳化硅较少，产生的副产物较少，然后在第一氧化层的表面生成第二氧化层，对第一氧化层和第二氧化层退火形成栅氧化层时，由于有第一氧化层的存在，在生成第二氧化层时，没有与碳化硅外延片反应，没有产生多余的副产物，使得栅氧化层SiC/SiO2界面质量较好，从而保证了碳化硅器件的沟道迁移率较高，进而解决了现有技术中的SiC MOSFET的沟道迁移率较低的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的实施例的一种SiC MOSFET器件的栅氧化层的制作方法的流程示意图；
图2至图5示出了根据本申请的实施例的SiC MOSFET器件的栅氧化层的制作方法的结构示意图。
其中，上述附图包括以下附图标记：
10、SiC衬底；11、第一氧化层；12、第二氧化层。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术中所说的，现有技术中的SiC MOSFET的沟道迁移率较低，为了解决上述问题，本申请的一种典型的实施方式中，提供了一种SiC MOSFET器件的栅氧化层的制作方法以及SiC MOSFET器件。
根据本申请的实施例，提供了一种SiC MOSFET器件的栅氧化层的制作方法。
图1是根据本申请实施例的SiC MOSFET器件的栅氧化层的制作方法的流程图。如图1所示，该方法包括以下步骤：
步骤S101，如图2中的结构所示，提供SiC衬底10以及第一氧化层11；
步骤S102，采用高温低压化学气相沉积法，在上述第一氧化层11的远离上述SiC衬底10的表面上形成第二氧化层12，形成如图3所示的结构；
步骤S103，如图3所示，对上述第一氧化层11以及上述第二氧化层12进行退火，退火后的上述第一氧化层11以及上述第二氧化层12形成栅氧化层。
上述的方法中，首先提供SiC衬底以及第一氧化层，然后采用高温低压化学气相沉积法在第一氧化层的表面上形成第二氧化层，最后对第一氧化层和第二氧化层退火，退火后的第一氧化层和第二氧化层即为栅氧化层。该方法中，首先，提供SiC衬底以及位于上述SiC衬底上的第一氧化层，由于第一氧化层比较薄，其消耗的碳化硅较少，产生的副产物较少，然后在第一氧化层的表面生成第二氧化层，对第一氧化层和第二氧化层退火形成栅氧化层时，由于有第一氧化层的存在，在生成第二氧化层时，没有与碳化硅外延片反应，没有产生多余的副产物，使得栅氧化层SiC/SiO2界面质量较好，从而保证了碳化硅器件的沟道迁移率较高，进而解决了现有技术中的SiC MOSFET的沟道迁移率较低的问题。
本申请的一种实施例中，提供SiC衬底以及第一氧化层，包括：提供第一预备SiC衬底；控制容纳有上述第一预备SiC衬底的第一容器的温度位于500℃～1000℃，且向上述第一容器中通入第一预定气体，以对上述第一预备SiC衬底的裸露表面进行氧化处理，形成上述第一氧化层，剩余的上述第一预备SiC衬底形成上述SiC衬底。本实施例中，上述第一容器的温度在500℃～1000℃之间，该热氧化处理的温度较低，这样对碳化硅外延片和硅膜进行热氧化处理后，产生的副产物比较少，从而提升了栅氧化层SiC/SiO2的界面质量，进一步提升了碳化硅器件的沟道迁移率。
具体地，上述第一容器可以是炉管，或者是快速热氧化设备。
为了进一步提升SiC MOSFET的沟道迁移率，本申请的再一种实施例中，上述氧化处理的处理时间为50min～500min，上述第一预定气体包括氧气和/或水蒸气。
本申请的另一种实施例中，提供第一预备SiC衬底，包括：提供第二预备SiC衬底；在上述第二预备SiC衬底的裸露表面上形成外延层；对上述外延层进行离子注入，以形成有源区；对形成有上述有源区的上述第二预备SiC衬底的裸露表面进行氧化，以形成牺牲氧化层；去除上述牺牲氧化层，得到上述第一预备SiC衬底。为了得到电学性能更好的SiCMOSFET器件，本实施例中，在制造栅氧化层之前，还需要在第二预备SiC衬底的裸露表面上形成外延层，形成源区和漏区，然后对第二预备SiC衬底的裸露表面进行氧化，以形成牺牲氧化层，之后去除该牺牲氧化层，得到平坦的第一预备SiC衬底，便于后续的加工。
本申请的又一种实施例中，采用高温低压化学气相沉积法，在上述第一氧化层的远离上述SiC衬底的表面上形成第二氧化层，包括：控制容纳有上述SiC衬底的第二容器的温度为500℃～1000℃，压强为10mTorr～1Torr，且向上述第二容器中通入第二预定气体，以在上述第一氧化层的远离上述SiC衬底的表面上沉积上述第二氧化层。本实施例中，采用高温低压化学气相沉积法使得生成的第二氧化层致密性更好，使得在后续生成的栅氧化层致密性更好，从而进一步提升半导体器件的性能。
当然，实际的应用中，上述第二容器的温度和上述压强还可以为其他范围，本领域技术人员可以根据实际情况进行选择。
为了生成更加致密的第二氧化层，从而进一步提升半导体器件的性能，本申请的另一种实施例中，上述第二预定气体包括二氯甲硅烷以及一氧化二氮，上述二氯甲硅烷的流量为5sccm～100sccm，上述一氧化二氮的流量为10sccm～300sccm。
本申请的再一种实施例中，对上述第一氧化层以及上述第二氧化层进行退火，包括：在具有预定气体的空间中，对上述第一氧化层以及上述第二氧化层进行退火处理，上述预定气体包括氩气、氮气、一氧化氮以及一氧化二氮中的至少一种。本实施例中，对第一氧化层和第二氧化层进行退火处理，使得第一氧化层和第二氧化层可以生成一层致密的栅氧化层。
为了形成更致密的栅氧化层，从而进一步提升半导体器件的电学性能，本申请的又一种实施例中，上述退火处理的处理温度为1000℃～2000℃，上述退火处理的处理时间为5～15h。
当然，实际的应用中，上述退火处理的温度和时间并不限于此范围，还可以为其他范围，本领域技术人员可以根据实际情况来选择。
本申请的再一种实施例中，上述第一氧化层的厚度为0.1nm～3nm，上述第二氧化层的厚度为3nm～100nm。本实施例中，第一氧化硅层的厚度比较小，这样生成第一氧化硅层时，消耗的碳化硅比较少，反应的副产物比较小，使得栅氧化层SiC/SiO2界面质量更好，同时第二氧化层的厚度在3nm～100nm之间，使后续生成的栅氧化层可以满足碳化硅器件的栅氧化层的厚度要求，从而提升碳化硅器件的电学性能，进一步提高了碳化硅器件的沟道迁移率。
本申请的上述方法并不限于SiC MOSFET平面型器件的栅氧化层的制作，还可以为SiC MOSFET沟槽型器件的栅氧化层的制作，如图4所示，上述SiC衬底10的表面上具有凹槽，上述第一氧化层11覆盖上述凹槽的裸露表面以及上述凹槽两侧的SiC衬底的裸露表面。在上述第一氧化层的远离上述SiC衬底的表面上形成第二氧化层，包括：如图5所示，在上述第一氧化层11的裸露表面上形成上述第二氧化层12，上述第二氧化层12的部分填充在剩余的上述凹槽中。
根据本发明实施例的另一方面，还提供了一种SiC MOSFET器件，包括栅氧化层，上述栅氧化层为采用任一种上述的方法制作得到的。
上述的碳化硅器件包括栅氧化层，上述栅氧化层为采用任一种上述的方法制作得到的，该方法中，首先，提供SiC衬底以及位于上述SiC衬底上的第一氧化层，由于第一氧化层比较薄，其消耗的碳化硅较少，产生的副产物较少，然后在第一氧化层的表面生成第二氧化层，对第一氧化层和第二氧化层退火形成栅氧化层时，由于有第一氧化层的存在，在生成第二氧化层时，没有与碳化硅外延片反应，没有产生多余的副产物，使得栅氧化层SiC/SiO2界面质量较好，从而保证了碳化硅器件的沟道迁移率较高，进而解决了现有技术中的SiCMOSFET的沟道迁移率较低的问题。因此，由于该碳化硅器件采用了上述的栅氧化层，该碳化硅器件的场效应迁移率较高，所以该碳化硅器件的电学性能较好。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例来说明本申请的技术方案。
实施例
该碳化硅器件的制作方法包括：
采用RCA标准清洗法对4H-SiC P型外延片样品进行表面清洗，对清洗后的4H-SiCP型外延片进行离子注入包括：
将清洗过的4H-SiC P型外延片样品放入高温离子注入室进行沟道As离子注入，将温度调为400℃，上述氮离子注入剂量和能量分别为：4.14X10^11cm-2/30K，4.37X1011cm-2/55K，4.61X1011cm-2/80K，12.1X1011cm-2/125K；将处理后的4H-SiC P型外延片样品放入体积比为1：10的浓度为40％HF与水的混合溶液漂洗，去除表面的SiO2层；将处理后的4H-SiC P型外延片样品的外延片放入等离子体增强化学气相沉积设备的反应室，在300℃的条件下使其表面淀积厚度为60nm的SiO2层；在淀积了SiO2层的4H-SiC P型外延片样品面涂光刻胶；之后用甩胶进行甩胶处理后，80℃下进行前烘，前烘时间为10～15min，之后利用源漏注入光刻版对前烘之后的外延片样品曝光后，在正性显影液中显影，溶液温度为20℃，显影时间为85s；之后将显影之后的外延片在超纯水进行坚膜，水温度为20℃，坚膜时间为85s；之后在等离子体去胶机中去掉曝光过的光刻胶，露出有效源漏区域；在HF酸溶液当中将4H-SiCP型外延片样品未经光刻胶保护的SiO2层清洗掉，露出源漏高温离子注入区域；将处理后的4H-SiC P型外延片样品放入高温离子注入机中进行源漏N+离子注入，将温度调为400℃，注入剂量与能量如下5X10^14/30K，6X1014cm-2/60K，8Xl0^14/120K，1.5Xl0^15/190K，深度为0.3um左右；将处理后的4H-SiC P型外延片样品放入体积比为1：10的浓度为40％HF与水的混合溶液漂洗。
对处理后的4H-SiC P型外延片样品进行高温退火包括：
抽真空，使高温氧化炉内压力达到4～5E-7Torr后，充Ar气，设置输出压为12psi；之后打开风扇，首先将电源功率调至60％，然后按照1％/10s速度调至温度上升到1600℃，在1600℃保持30分钟，后关掉升温电源功率调节旋钮，拿出经过高温离子注入退火之后的4H-SiC P型外延片样品；将样品进行RCA清洗。
对处理后的4H-SiC P型外延片样品牺牲氧化层的生长处理包括：
将处理后的4H-SiC P型外延片样品放入高温氧化炉中，在1200℃的纯干氧条件下氧化表面30min，使表面生成厚度为20nm的SiO2氧化膜；将处理后的4H-SiC P型外延片样品放入HF酸中，将表面的氧化层清洗掉。
对处理后的4H-SiC P型外延片样品进行SiO2栅氧化层的生长包括：
将4H-SiC P型外延片样品放入高温氧化炉中，在温度为600℃的环境中推入氧化炉恒温区中；通入氧气，氧气流量为0.51/min，在纯干氧条件下氧化外延片表面3小时，在碳化硅外延片表面生成厚度为1nm的第一氧化层后关掉打开Ar，降温并取出样品。将4H-SiC P型外延片样品放入高温低压化学气相沉积设备的炉管中，将二氯甲硅烷以及一氧化氮引入反应器中。反应器中的温度为500～800℃，压强为10mTorr～1Torr之间，生成60nm的栅氧化层。
将处理后的4H-SiC P型外延片样品进行高温退火：按照3℃/min速率对恒温区进行升温，当温度升到1175℃时，打开N2，流量577sccm，时间5小时；之后关掉N2气体，将高温氧化炉降温取出样品。
在4H-SiC P型外延片样品表面形成源漏欧姆接触包括：
在4H-SiC P型外延片样品表面涂光刻胶，并用甩胶进行甩胶处理；之后将甩过胶的4H-SiC P型外延片样品在80℃下前烘10～15min后，利用源漏接触光刻版对前烘之后的外延片曝光；之后在正性显影液中显影，溶液温度为20℃，显影时间为85s；之后将显影之后的外延片在超纯水进行坚膜，水温度为20℃，坚膜时间为85s；之后在等离子体去胶机中去掉曝光过的光刻胶，露出有效源漏区域；之后将去过光刻胶的4H-SiC P型外延片样品在丙酮中浸泡5小时以及利用丙酮超声处理1分钟，然后再丙酮、酒精清洗各一次，去掉源漏欧姆接触区域的剥离胶，露出有效源漏接触区域；处理后的4H-SiC P型外延片样品放入电子束蒸发室中，大面积蒸发三种金属Al/Ni/Au做源漏欧姆接触电极，其厚度分别为150nm、50nm和70nm；处理后的4H-SiC P型外延片样品进行剥离，形成源漏欧姆接触图形；处理后的4H-SiC P型外延片样品置于退火炉中，在950℃下合金退火30分钟。
对处理后的4H-SiC P型外延片样品进行栅图形的形成包括：
处理后的4H-SiC P型外延片样品表面涂剥离胶，并用甩胶进行甩胶处理；处理后的4H-SiC P型外延片样品表面涂光刻胶，并用甩胶进行甩胶处理后，然后对甩过胶的4H-SiC P型外延片样品在80℃下前烘10～15min；之后利用栅光刻版对前烘之后的外延片曝光；在正性显影液中显影，溶液温度为20℃，显影时间为85s；之后将显影之后的外延片在超纯水进行坚膜，水温度为20℃，坚膜时间为85s；之后在等离子体去胶机中去掉曝光过的光刻胶，然后将去过光刻胶的外延片在丙酮中浸泡5小时以及利用丙酮超声1分钟，然后再丙酮、酒精清洗各一次，去掉栅金属区域的剥离胶，露出有效栅区域；处理后4H-SiC P型外延片样品置于电子束蒸发室中，在去过胶的外延片正面大面积电子束蒸发Ni/Au金属做栅，蒸发其中Ni金属的厚度为20nm，Au金属的厚度为240nm；处理后的4H-SiC P型外延片样品利用剥离方法形成栅图形。
对处理后的SiC MOSFET器件进行电极制作，包括：处理后的4H-SiC P型外延片样品表面涂剥离胶，并用甩胶进行甩胶处理后，对甩过胶的4H-SiC P型外延片样品在80℃下前烘10～15min；处理后的4H-SiC P型外延片样品表面涂光刻胶，并用甩胶进行甩胶处理后，利用互连接触版对前烘之后的外延片曝光；之后在正性显影液中显影，溶液温度为20℃，显影时间为85s；之后将显影之后的外延片在超纯水进行坚膜，水温度为20℃，坚膜时间为85s；之后在等离子体去胶机中去掉曝光过的光刻胶，然后将去过光刻胶的外延片在丙酮中浸泡5小时以及利用丙酮超声1分钟，然后再丙酮、酒精清洗各一次，去掉接触互连区域的剥离胶，露出有效接触区域；处理后4H-SiC P型外延片样品放入电子束蒸发室当中，大面积蒸发Ti/Au，厚度为50nm/200nm；处理后4H-SiC P型外延片样品利用剥离方法形成栅、源、漏互连图形，通过剥离方法形成最后的电极接触。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的SiC MOSFET器件的栅氧化层的制作方法，首先提供SiC衬底以及第一氧化层，然后采用高温低压化学气相沉积法在第一氧化层的表面上形成第二氧化层，最后对第一氧化层和第二氧化层退火，退火后的第一氧化层和第二氧化层即为栅氧化层。该方法中，首先，提供SiC衬底以及位于上述SiC衬底上的第一氧化层，由于第一氧化层比较薄，其消耗的碳化硅较少，产生的副产物较少，然后在第一氧化层的表面生成第二氧化层，对第一氧化层和第二氧化层退火形成栅氧化层时，由于有第一氧化层的存在，在生成第二氧化层时，没有与碳化硅外延片反应，没有产生多余的副产物，使得栅氧化层SiC/SiO2界面质量较好，从而保证了碳化硅器件的沟道迁移率较高，进而解决了现有技术中的SiC MOSFET的沟道迁移率较低的问题。
2)、本申请的SiC MOSFET器件包括栅氧化层，上述栅氧化层为采用任一种上述的方法制作得到的，该方法中，首先，提供SiC衬底以及位于上述SiC衬底上的第一氧化层，由于第一氧化层比较薄，其消耗的碳化硅较少，产生的副产物较少，然后在第一氧化层的表面生成第二氧化层，对第一氧化层和第二氧化层退火形成栅氧化层时，由于有第一氧化层的存在，在生成第二氧化层时，没有与碳化硅外延片反应，没有产生多余的副产物，使得栅氧化层SiC/SiO2界面质量较好，从而保证了碳化硅器件的沟道迁移率较高，进而解决了现有技术中的SiC MOSFET的沟道迁移率较低的问题。因此，由于该碳化硅器件采用了上述的栅氧化层，该碳化硅器件的场效应迁移率较高，所以该碳化硅器件的电学性能较好。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (11)

1.一种SiC MOSFET器件的栅氧化层的制作方法，其特征在于，包括：
提供SiC衬底以及第一氧化层，所述第一氧化层位于所述SiC衬底的表面上；
采用高温低压化学气相沉积法，在所述第一氧化层的远离所述SiC衬底的表面上形成第二氧化层；
对所述第一氧化层以及所述第二氧化层进行退火，退火后的所述第一氧化层以及所述第二氧化层形成栅氧化层。
2.根据权利要求1所述的方法，其特征在于，提供SiC衬底以及第一氧化层，包括：
提供第一预备SiC衬底；
控制容纳有所述第一预备SiC衬底的第一容器的温度位于500℃～1000℃，且向所述第一容器中通入第一预定气体，以对所述第一预备SiC衬底的裸露表面进行氧化处理，形成所述第一氧化层，剩余的所述第一预备SiC衬底形成所述SiC衬底。
3.根据权利要求2所述的方法，其特征在于，所述氧化处理的处理时间为50min～500min，所述第一预定气体包括氧气和/或水蒸气。
4.根据权利要求2所述的方法，其特征在于，提供第一预备SiC衬底，包括：
提供第二预备SiC衬底；
在所述第二预备SiC衬底的裸露表面上形成外延层；
对所述外延层进行离子注入，以形成有源区；
对形成有所述有源区的所述第二预备SiC衬底的裸露表面进行氧化，以形成牺牲氧化层；
去除所述牺牲氧化层，得到所述第一预备SiC衬底。
5.根据权利要求1所述的方法，其特征在于，采用高温低压化学气相沉积法，在所述第一氧化层的远离所述SiC衬底的表面上形成第二氧化层，包括：
控制容纳有所述SiC衬底的第二容器的温度为500℃～1000℃，压强为10mTorr～1Torr，且向所述第二容器中通入第二预定气体，以在所述第一氧化层的远离所述SiC衬底的表面上沉积所述第二氧化层。
6.根据权利要求5所述的方法，其特征在于，所述第二预定气体包括二氯甲硅烷以及一氧化二氮，所述二氯甲硅烷的流量为5sccm～100sccm，所述一氧化二氮的流量为10sccm～300sccm。
7.根据权利要求1所述的方法，其特征在于，对所述第一氧化层以及所述第二氧化层进行退火，包括：
在具有预定气体的空间中，对所述第一氧化层以及所述第二氧化层进行退火处理，所述预定气体包括氩气、氮气、一氧化氮以及一氧化二氮中的至少一种。
8.根据权利要求7所述的方法，其特征在于，所述退火处理的处理温度为1000℃～2000℃，所述退火处理的处理时间为5～15h。
9.根据权利要求1至8中任一项所述的方法，其特征在于，所述第一氧化层的厚度为0.1nm～3nm，所述第二氧化层的厚度为3nm～100nm。
10.根据权利要求1至8中任一项所述的方法，其特征在于，所述SiC衬底的表面上具有凹槽。
11.一种SiC MOSFET器件，其特征在于，包括：栅氧化层，所述栅氧化层为采用权利要求1至10中任一项所述的方法制作得到的。
CN202111670227.3A 2021-12-30 2021-12-30 SiC MOSFET器件的栅氧化层的制作方法 Pending CN114256065A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111670227.3A CN114256065A (zh) 2021-12-30 2021-12-30 SiC MOSFET器件的栅氧化层的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111670227.3A CN114256065A (zh) 2021-12-30 2021-12-30 SiC MOSFET器件的栅氧化层的制作方法

Publications (1)

Publication Number Publication Date
CN114256065A true CN114256065A (zh) 2022-03-29

Family

ID=80799011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111670227.3A Pending CN114256065A (zh) 2021-12-30 2021-12-30 SiC MOSFET器件的栅氧化层的制作方法

Country Status (1)

Country Link
CN (1) CN114256065A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115084228A (zh) * 2022-06-27 2022-09-20 捷捷微电(上海)科技有限公司 一种SiC MOSFET的混合型栅极氧化膜的制作方法
CN115662903A (zh) * 2022-11-14 2023-01-31 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件
CN116779427A (zh) * 2023-08-24 2023-09-19 珠海格力电子元器件有限公司 碳化硅半导体结构的制作方法和碳化硅半导体结构
WO2024051166A1 (zh) * 2022-09-08 2024-03-14 湖南三安半导体有限责任公司 一种半导体器件及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040228969A1 (en) * 2003-05-16 2004-11-18 Macronix International Co., Ltd. Method for forming ONO top oxide in NROM structure
US20060160306A1 (en) * 2005-01-17 2006-07-20 Min-San Huang Method for forming trench gate dielectric layer
CN108695383A (zh) * 2017-04-05 2018-10-23 中国科学院苏州纳米技术与纳米仿生研究所 实现高频mis-hemt的方法及mis-hemt器件
CN110212031A (zh) * 2019-05-24 2019-09-06 华中科技大学 一种碳化硅mos器件及其制备方法
CN110783173A (zh) * 2019-10-22 2020-02-11 中国电子科技集团公司第五十五研究所 一种在碳化硅材料上制造栅氧化层的方法
CN110783174A (zh) * 2019-10-22 2020-02-11 中国电子科技集团公司第五十五研究所 一种在碳化硅材料上制造栅极氧化层的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040228969A1 (en) * 2003-05-16 2004-11-18 Macronix International Co., Ltd. Method for forming ONO top oxide in NROM structure
US20060160306A1 (en) * 2005-01-17 2006-07-20 Min-San Huang Method for forming trench gate dielectric layer
CN108695383A (zh) * 2017-04-05 2018-10-23 中国科学院苏州纳米技术与纳米仿生研究所 实现高频mis-hemt的方法及mis-hemt器件
CN110212031A (zh) * 2019-05-24 2019-09-06 华中科技大学 一种碳化硅mos器件及其制备方法
CN110783173A (zh) * 2019-10-22 2020-02-11 中国电子科技集团公司第五十五研究所 一种在碳化硅材料上制造栅氧化层的方法
CN110783174A (zh) * 2019-10-22 2020-02-11 中国电子科技集团公司第五十五研究所 一种在碳化硅材料上制造栅极氧化层的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115084228A (zh) * 2022-06-27 2022-09-20 捷捷微电(上海)科技有限公司 一种SiC MOSFET的混合型栅极氧化膜的制作方法
WO2024051166A1 (zh) * 2022-09-08 2024-03-14 湖南三安半导体有限责任公司 一种半导体器件及其制作方法
CN115662903A (zh) * 2022-11-14 2023-01-31 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件
CN116779427A (zh) * 2023-08-24 2023-09-19 珠海格力电子元器件有限公司 碳化硅半导体结构的制作方法和碳化硅半导体结构
CN116779427B (zh) * 2023-08-24 2023-11-10 珠海格力电子元器件有限公司 碳化硅半导体结构的制作方法和碳化硅半导体结构
WO2025039961A1 (zh) * 2023-08-24 2025-02-27 珠海格力电子元器件有限公司 碳化硅半导体结构的制作方法和碳化硅半导体结构

Similar Documents

Publication Publication Date Title
CN114256065A (zh) SiC MOSFET器件的栅氧化层的制作方法
CN114023633A (zh) 碳化硅器件的栅氧化层的制备方法与碳化硅器件
CN102629559B (zh) 叠栅SiC-MIS电容的制作方法
CN106847881B (zh) 金属氧化物半导体场效应晶体管及其制作方法
JPH11297712A (ja) 化合物膜の形成方法及び半導体素子の製造方法
WO2013013586A1 (zh) 薄膜晶体管、其制造方法及包括该薄膜晶体管的阵列基板
TW466686B (en) Method for forming silicide
CN117712167A (zh) 一种具有三层钝化层的晶体管及其制备方法
CN105280503A (zh) 提高横向导电结构SiC MOSFET沟道迁移率的方法
CN106298486B (zh) 半导体器件的制备方法
CN104882367B (zh) 一种改善SiC MOSFET器件沟道迁移率的方法
JPH10270434A (ja) 半導体ウエーハの洗浄方法及び酸化膜の形成方法
CN115206789A (zh) 一种碳化硅欧姆接触及其制备方法
JPH0629235A (ja) 半導体装置の製造方法
JP3571160B2 (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
CN107331602A (zh) 一种金刚石材料表面空穴浓度提高方法
CN105161531A (zh) 4H-SiC金属半导体场效应晶体管及其制作方法
CN113053826A (zh) 集成增强型和耗尽型的hemt器件及其制备方法
CN117712152B (zh) 基于凹槽沟道结构的P型单层WSe2场效应晶体管制备
CN105206679B (zh) 4H-SiC金属半导体场效应晶体管及其制作方法
CN105161526A (zh) 提高垂直导电结构 SiC MOSFET沟道迁移率的方法
CN112687554B (zh) 阵列基板制备方法、阵列基板及显示装置
CN102810468B (zh) 一种高k栅介质界面优化方法
JP4027913B2 (ja) 半導体装置の製造方法
CN117766402A (zh) 半导体装置的制备方法、半导体装置和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220421

Address after: 215009 room 131, building 46, No. 52, Torch Road, high tech Zone, Suzhou, Jiangsu Province

Applicant after: Suzhou Longchi Semiconductor Technology Co.,Ltd.

Address before: 215000 10-1f, creative industry park, 328 Xinghu street, Suzhou Industrial Park, Jiangsu Province

Applicant before: SUZHOU HUATAI ELECTRONIC TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right