[go: up one dir, main page]

CN113994419B - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN113994419B
CN113994419B CN202080000836.5A CN202080000836A CN113994419B CN 113994419 B CN113994419 B CN 113994419B CN 202080000836 A CN202080000836 A CN 202080000836A CN 113994419 B CN113994419 B CN 113994419B
Authority
CN
China
Prior art keywords
area
light emitting
pixel driving
emitting device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080000836.5A
Other languages
English (en)
Other versions
CN113994419A (zh
Inventor
高永益
王本莲
黄炜赟
龙跃
程羽雕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN113994419A publication Critical patent/CN113994419A/zh
Application granted granted Critical
Publication of CN113994419B publication Critical patent/CN113994419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开实施例提供了显示面板及显示装置，其中，常规显示区；绕线区，其中，常规显示区包围绕线区，缺口区，其中，绕线区包围缺口区；多个像素驱动电路，位于常规显示区；多个发光器件，位于像素驱动电路背离衬底基板的一侧，且一个像素驱动电路与一个发光器件；其中，多个发光器件中的至少一个在衬底基板的正投影与绕线区交叠，其余发光器件位于常规显示区；在衬底基板的正投影与绕线区交叠的发光器件通过第一传导线与像素驱动电路电连接，且第一传导线由常规显示区延伸至绕线区。

Description

显示面板及显示装置
技术领域
本公开实施例涉及显示技术领域，特别涉及显示面板及显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)、量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)、微型发光二极管(Micro Light EmittingDiode，Micro LED)等电致发光二极管具有自发光、低能耗等优点，是当今电致发光显示装置应用研究领域的热点之一。
发明内容
本公开实施例提供的显示面板，包括：
常规显示区；
绕线区，其中，所述常规显示区包围所述绕线区；
缺口区，其中，所述绕线区包围所述缺口区；
多个像素驱动电路，位于常规显示区；
多个发光器件，位于所述像素驱动电路背离衬底基板的一侧，且一个所述像素驱动电路与一个所述发光器件对应电连接；
其中，所述多个发光器件中的至少一个在所述衬底基板的正投影与所述绕线区交叠，其余发光器件位于所述常规显示区；
在所述衬底基板的正投影与所述绕线区交叠的发光器件通过第一传导线与对应的所述像素驱动电路电连接，且所述第一传导线由所述常规显示区延伸至所述绕线区。
可选地，在本公开实施例中，所述常规显示区包括：沿第二方向排列的第一区、第二区以及第三区；
所述第二区包括沿第一方向排列的第一子区和第二子区；其中，所述第一子区和所述第二子区被所述缺口区间隔开；
在所述衬底基板的正投影与所述绕线区交叠的发光器件在所述第二方向上的正投影位于所述第一子区和所述第二子区中的至少一个子区。
可选地，在本公开实施例中，所述第一区和所述第三区的发光器件为第一发光器件，且各所述第一发光器件的发光区在所述衬底基板的正投影围成区域的面积相等；
与所述第一发光器件电连接的像素驱动电路为第一像素驱动电路，且各所述第一像素驱动电路在所述衬底基板的正投影围成区域的面积相等。
可选地，在本公开实施例中，在所述衬底基板的正投影与所述绕线区交叠的发光器件为第二发光器件，与所述第二发光器件电连接的像素驱动电路为第二像素驱动电路；
所述第二发光器件的发光区在所述衬底基板的正投影围成区域的面积大于所述第一发光器件的发光区在所述衬底基板的正投影围成区域的面积。
可选地，在本公开实施例中，沿所述第一方向且由所述缺口区指向所述第一子区和所述第二子区中的至少一个子区，所述第二发光器件的发光区在所述衬底基板的正投影围成区域的面积依次减小。
可选地，在本公开实施例中，各所述第二发光器件的发光区在所述衬底基板的正投影围成区域的面积相等。
可选地，在本公开实施例中，各所述第二像素驱动电路在所述衬底基板的正投影围成区域的面积与所述第一像素驱动电路在所述衬底基板的正投影围成区域的面积相等。
可选地，在本公开实施例中，所述第二像素驱动电路分别与所述第一区和所述第二区中的第一像素驱动电路位于同一列。
可选地，在本公开实施例中，所述第一发光器件的发光区在所述衬底基板的正投影具有沿所述第一方向上的第一宽度，以及所述第一发光器件的发光区在所述衬底基板的正投影具有沿所述第二方向上的第二宽度；
所述第二发光器件的发光区在所述衬底基板的正投影具有沿所述第一方向上的第三宽度，以及所述第二发光器件的发光区在所述衬底基板的正投影具有沿所述第二方向上的第四宽度；
所述第三宽度大于所述第一宽度，所述第二宽度与所述第四宽度相等。
可选地，在本公开实施例中，位于所述第二区的发光器件为第三发光器件，与所述第三发光器件电连接的像素驱动电路为第三像素驱动电路；
各所述第三像素驱动电路在所述衬底基板的正投影围成区域的面积与所述第一像素驱动电路在所述衬底基板的正投影围成区域的面积相等。
可选地，在本公开实施例中，所述第三发光器件的发光区在所述衬底基板的正投影围成区域的面积小于所述第二发光器件的发光区在所述衬底基板的正投影围成区域的面积；
沿所述第一方向且由所述缺口区指向所述第一子区和所述第二子区中的至少一个子区，所述第三发光器件的发光区在所述衬底基板的正投影围成区域的面积依次减小。
可选地，在本公开实施例中，所述第三发光器件的发光区在所述衬底基板的正投影围成区域的面积与所述第二发光器件的发光区在所述衬底基板的正投影围成区域的面积相等。
可选地，在本公开实施例中，在所述衬底基板的正投影与所述绕线区交叠的发光器件为第二发光器件，与所述第二发光器件电连接的像素驱动电路为第二像素驱动电路；
所述第二像素驱动电路的分布密度大于所述第一像素驱动电路的分布密度。
可选地，在本公开实施例中，所述第二像素驱动电路在所述衬底基板的正投影围成区域的面积小于所述第一像素驱动电路在所述衬底基板的正投影围成区域的面积。
可选地，在本公开实施例中，沿所述第一方向且由所述缺口区指向所述第一子区和所述第二子区中的至少一个子区，所述第二像素驱动电路在所述衬底基板的正投影围成区域的面积依次增加。
可选地，在本公开实施例中，各所述第二像素驱动电路在所述衬底基板的正投影围成区域的面积相等。
可选地，在本公开实施例中，所述第二像素驱动电路中的晶体管的数量小于所述第一像素驱动电路中的晶体管的数量。
可选地，在本公开实施例中，各所述第二发光器件的发光区在所述衬底基板的正投影围成区域的面积与所述第一发光器件的发光区在所述衬底基板的正投影围成区域的面积相等。
可选地，在本公开实施例中，所述第二区中的第二发光器件分别与所述第一区和所述第二区中的第一发光器件位于同一列。
可选地，在本公开实施例中，位于所述第二区的发光器件为第三发光器件，与所述第三发光器件电连接的像素驱动电路为第三像素驱动电路；
所述第三发光器件的发光区在所述衬底基板的正投影小于或等于所述第一发光器件的发光区在所述衬底基板的正投影。
可选地，在本公开实施例中，沿所述第一方向且由所述缺口区指向所述第一子区和所述第二子区中的至少一个子区，所述第三像素驱动电路在所述衬底基板的正投影围成区域的面积依次减小。
可选地，在本公开实施例中，针对与所述第二发光器件相邻的至少一个第三发光器件，所述第三发光器件通过第二传导线与所述第三像素驱动电路电连接。
可选地，在本公开实施例中，所述显示面板还包括：多条扫描线；其中，一行所述像素驱动电路与至少一条所述扫描线电连接；
所述第一传导线和第二传导线中的至少一个与所述扫描线同层同材质且间隔设置。
本公开实施例提供的显示装置，包括上述显示面板。
附图说明
图1为本公开实施例提供的一些显示面板的结构示意图；
图2a为本公开实施例提供的一些像素驱动电路结构示意图；
图2b为本公开实施例提供的一些信号时序图；
图3为本公开实施例提供的一些像素驱动电路的布局结构示意图；
图4a为本公开实施例提供的一些半导体层的布局结构示意图；
图4b为本公开实施例提供的一些栅导电层的布局结构示意图；
图4c为本公开实施例提供的一些电容电极层的布局结构示意图；
图4d为本公开实施例提供的一些第一导电层的布局结构示意图；
图5为图3所示的布局结构示意图中沿AA’方向上的剖视结构示意图；
图6为本公开实施例提供的又一些显示面板的结构示意图；
图7为本公开实施例提供的又一些显示面板的具体结构示意图；
图8为本公开实施例提供的一些显示面板的第二区的具体结构示意图；
图9a为图7所示的具体结构示意图中沿AA’方向上的局部剖视结构示意图；
图9b为图7所示的具体结构示意图中沿AA’方向上的又一些局部剖视结构示意图；
图10为本公开实施例提供的又一些显示面板的具体结构示意图；
图11为本公开实施例提供的又一些显示面板的具体结构示意图；
图12为本公开实施例提供的又一些显示面板的第二区的具体结构示意图；
图13为图11所示的具体结构示意图中沿AA’方向上的局部剖视结构示意图；
图14为本公开实施例提供的又一些显示面板的具体结构示意图；
图15为本公开实施例提供的又一些显示面板的具体结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
随着显示技术的发展，全面屏以其具有较大的屏占比、超窄的边框，与普通的显示屏相比，可以大大提高观看者的视觉效果，从而受到了广泛的关注。一般，在采用全面屏的诸如手机的显示装置中，为了实现自拍和通话功能，通常都会在显示装置的正面设置前置摄像头、听筒等。一般在显示面板中一般设置有用于设置前置摄像头、听筒等器件的缺口区A2。然而，由于该缺口区A2的存在，需要使扫描线和数据线根据缺口区A2进行绕线设置，这样导致扫描线和数据线之间具有耦合作用，造成信号干扰，影响显示效果。
有鉴于此，本公开实施例提供了显示面板，可以降低扫描线和数据线之间的耦合作用，降低信号干扰，提高显示效果。
如图1所示，本公开实施例提供的显示面板，可以包括：缺口区A2、常规显示区A1以及绕线区A3。其中，常规显示区A1包围绕线区A3，绕线区A3包围缺口区A2。示例性地，显示面板还可以包括衬底基板，该衬底基板1000可以为玻璃基板、柔性基板、硅基板等，在此不作限定。在显示面板应用到显示装置中时，一般还会设置摄像头、听筒等器件，因此为了设置摄像头、听筒等器件，缺口区A2可以为衬底基板1000的镂空区域。例如，在实际制备过程中，通过将该衬底基板1000中对应缺口区A2的位置以切割的方式挖孔使其成为镂空区域，以用于在显示装置中设置摄像头、听筒等器件。或者，也可以不对衬底基板1000进行切割，而是通过使衬底基板1000上的线路进行避让，以使对应缺口区A2的位置为透明区域，以形成缺口区A2。
在实际应用中，显示面板一般还可以包括围绕常规显示区A1的边框区域。在边框区域中可以设置静电释放电路、栅极驱动电路等元件。当然，显示面板也可以不设置边框区域，这些可以根据实际应用环境的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，如图1所示，常规显示区A1还可以包括多个像素单元PX。其中，像素单元PX可以包括多个子像素spx。示例性地，结合图1与图2a所示，子像素spx可以包括：像素驱动电路0121和发光器件0120。其中，像素驱动电路0121具有晶体管和电容，并通过晶体管和电容的相互作用产生电信号，产生的电信号输入到发光器件0120的第一发光电极中。并且对发光器件0120的第二发光电极加载相应的电压，可以驱动发光器件0120发光。
结合图2a所示，像素驱动电路0121可以包括：驱动控制电路0122、第一发光控制电路0123、第二发光控制电路0124、数据写入电路0126、存储电路0127、阈值补偿电路0128和复位电路0129。
驱动控制电路0122可以包括控制端、第一端和第二端。且驱动控制电路0122被配置为发光器件0120提供驱动发光器件0120发光的驱动电流。例如，第一发光控制电路0123与驱动控制电路0122的第一端和第一电压端VDD连接。且第一发光控制电路0123被配置为实现驱动控制电路0122和第一电压端VDD之间的连接导通或断开。
第二发光控制电路0124与驱动控制电路0122的第二端和发光器件0120的第一电极电连接。且第二发光控制电路0124被配置为实现驱动控制电路0122和发光器件0120之间的连接导通或断开。
数据写入电路0126与驱动控制电路0122的第一端电连接。且第二发光控制电路0124被配置为在扫描线GA2上的信号的控制下将数据线VD上的信号写入存储电路0127。
存储电路0127与驱动控制电路0122的控制端和第一电压端VDD电连接。且存储电路0127被配置为存储数据信号。
阈值补偿电路0128与驱动控制电路0122的控制端和第二端电连接。且阈值补偿电路0128被配置为对驱动控制电路0122进行阈值补偿。
复位电路0129与驱动控制电路0122的控制端和发光器件0120的第一电极电连接。且复位电路0129被配置为在栅线GA1上的信号的控制下对驱动控制电路0122的控制端和发光器件0120的第一电极进行复位。
其中，发光器件0120可以设置为电致发光二极管，例如OLED和QLED中的至少一种。其中，发光器件0120可以包括层叠设置的第一电极、发光功能层、第二电极。示例性地，第一电极可以为阳极、第二电极可以为阴极。发光功能层可以包括发光层。进一步地，发光功能层还可以包括空穴注入层、空穴传输层、发光层、电子传输层、电子注入层等膜层。当然，在实际应用中，发光器件0120可以根据实际应用环境的需求进行设计确定，在此不作限定。
示例性地，结合图2a所示，驱动控制电路0122包括：驱动晶体管T1，驱动控制电路0122的控制端包括驱动晶体管T1的栅极，驱动控制电路0122的第一端包括驱动晶体管T1的第一极，驱动控制电路0122的第二端包括驱动晶体管T1的第二极。
示例性地，结合图2a所示，数据写入电路0126包括数据写入晶体管T2。存储电路0127包括存储电容CST。阈值补偿电路0128包括阈值补偿晶体管T3。第一发光控制电路0123包括第一发光控制晶体管T4。第二发光控制电路0124包括第二发光控制晶体管T5。复位电路0129包括第一复位晶体管T6和第二复位晶体管T7。
具体地，数据写入晶体管T2的第一极与驱动晶体管T1的第一极电连接，数据写入晶体管T2的第二极被配置为与数据线VD电连接以接收数据信号，数据写入晶体管T2的栅极被配置为与第二扫描线GA2电连接以接收扫描信号。
存储电容CST的第一极与第一电源端VDD电连接，存储电容CST的第二极与驱动晶体管T1的栅极电连接。
阈值补偿晶体管T3的第一极与驱动晶体管T1的第二极电连接，阈值补偿晶体管T3的第二极与驱动晶体管T1的栅极电连接，阈值补偿晶体管T3的栅极被配置为与第二扫描线GA2电连接以接收扫描信号。
第一复位晶体管T6的第一极被配置为与复位信号线VINIT电连接以接收第一复位信号，第一复位晶体管T6的第二极与驱动晶体管T1的栅极电连接，第一复位晶体管T6的栅极被配置为与第一扫描线GA1电连接以接收控制信号。
第二复位晶体管T7的第一极被配置为与复位信号线VINIT电连接以接收第二复位信号，第二复位晶体管T7的第二极与发光器件0120的第一电极电连接，第二复位晶体管T7的栅极被配置为与第一扫描线GA1电连接以接收控制信号。
第一发光控制晶体管T4的第一极与第一电源端VDD电连接，第一发光控制晶体管T4的第二极与驱动晶体管T1的第一极电连接，第一发光控制晶体管T4的栅极被配置为与发光控制线EM电连接以接收发光控制信号。
第二发光控制晶体管T5的第一极与驱动晶体管T1的第二极电连接，第二发光控制晶体管T5的第二极与发光器件0120的第一电极电连接，第二发光控制晶体管T5的栅极被配置为与发光控制线EM电连接以接收发光控制信号。
发光器件0120的第二电极与第二电源端VSS电连接。其中，上述晶体管的第一极和第二极可以根据实际应用确定为源极或漏极，在此不作限定。
示例性地，阈值补偿晶体管T3可以为双栅结构。第一电源端VDD和第二电源端VSS之一为高压端，另一个为低压端。例如，如图2a所示的实施例中，第一电源端VDD为电压源以输出恒定的第一电压，第一电压为正电压；而第二电源端VSS可以为电压源以输出恒定的第二电压，第二电压为负电压等。例如，在一些示例中，第二电源端VSS可以接地。
图2a所示的像素驱动电路对应的信号时序图，如图2b所示。一帧显示时间中，像素驱动电路的工作过程具有三个阶段：T10阶段、T20阶段、T30阶段。其中，ga1代表第一扫描线GA1上传输的信号，ga2代表第二扫描线GA2上传输的信号，em代表发光控制线EM上传输的信号。
在T10阶段，信号ga1控制第一复位晶体管T6和第二复位晶体管T7导通。导通的第一复位晶体管T6将复位信号线VINIT上传输的信号提供给驱动晶体管T1的栅极，以对驱动晶体管T1的栅极进行复位。导通的第二复位晶体管T7将复位信号线VINIT上传输的信号提供给发光器件0120的第一电极，以对发光器件0120的第一电极进行复位。并且，此阶段中，信号ga2控制数据写入晶体管T2、阈值补偿晶体管T均截止。信号em控制第一发光控制晶体管T4和第二发光控制晶体管T5均截止。
在T20阶段，信号ga2控制数据写入晶体管T2、阈值补偿晶体管T3均导通，从而可以使数据线VD上传输的数据信号对驱动晶体管T1的栅极进行充电，以使驱动晶体管T1的栅极的电压变为：Vdata+|Vth|。其中，Vth代表驱动晶体管T1的阈值电压，Vdata代表数据信号的电压。并且，此阶段中，信号ga1控制第一复位晶体管T6和第二复位晶体管T7均截止。信号em控制第一发光控制晶体管T4和第二发光控制晶体管T5均截止。
在T30阶段，信号em控制第一发光控制晶体管T4和第二发光控制晶体管T5均导通。导通的第一发光控制晶体管T4将第一电源端VDD的电压Vdd提供给驱动晶体管T1的第一极，以使驱动晶体管T1的第一极的电压为Vdd。驱动晶体管T1根据其栅极电压Vdata+|Vth|，以及第一极的电压Vdd，产生驱动电流。该驱动电流通过导通的第二发光控制晶体管T5提供给发光器件0120，驱动发光器件0120发光。并且，此阶段中，信号ga1控制第一复位晶体管T6和第二复位晶体管T7均截止。信号ga2控制数据写入晶体管T2、阈值补偿晶体管T3均截止。
需要说明的是，在本公开实施例中，子像素中的像素驱动电路除了可以为图2a所示的结构之外，还可以为包括其他数量的晶体管的结构，本公开实施例对此不作限定。
图3为本公开一些实施例提供的像素驱动电路的布局(Layout)结构示意图。图4a至图4d为本公开一些实施例提供的像素驱动电路的各层的示意图。其中，图3至图4d所示的示例以一个子像素spx的像素驱动电路为例。其中，图3至图4d还示出了电连接到像素驱动电路0121的第一扫描线GA1、第二扫描线GA2、复位信号线VINIT、发光控制线EM、数据线VD、电源线VDD1。其中，通过电源线VDD1向第一电源端VDD输入驱动电压(即第一电压)。示例性地，可以使多条数据线VD沿第一方向F1排列。
示例性地，如图3、图4a以及图5所示，示出了该像素驱动电路0121的半导体层500。半导体层500可采用半导体材料图案化形成。半导体层500可用于制作上述的驱动晶体管T1、数据写入晶体管T2、阈值补偿晶体管T3、第一发光控制晶体管T4、第二发光控制晶体管T5、第一复位晶体管T6和第二复位晶体管T7的有源层，各有源层可包括源极区域、漏极区域以及源极区域和漏极区域之间的沟道区。例如，图4a示意出了驱动晶体管T1的沟道区T1-A，数据写入晶体管T2的沟道区T2-A，阈值补偿晶体管T3的两个沟道区T31-A和T32-A，第一发光控制晶体管T4的沟道区T4-A，第二发光控制晶体管T5的沟道区T5-A，第一复位晶体管T6的沟道区T6-A，和第二复位晶体管T7的沟道区T7-A。
并且，示例性地，可以使各晶体管的有源层一体设置。进一步地，半导体层500可采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。
示例性地，如图5所示，在上述的半导体层500上形成有第一栅绝缘层610，用于保护上述的半导体层500。如图3、图4b以及图5所示，示出了该像素驱动电路0121的栅导电层300。栅导电层300设置在第一栅绝缘层610背离衬底基板1000一侧，从而与半导体层500绝缘。栅导电层300可以包括：多条扫描线，存储电容CST的第二极CC2a、多条发光控制线EM以及驱动晶体管T1的栅极、数据写入晶体管T2的栅极、阈值补偿晶体管T3的栅极、第一发光控制晶体管T4的栅极、第二发光控制晶体管T5的栅极、第一复位晶体管T6的栅极和第二复位晶体管T7的栅极。示例性地，多条扫描线例如包括多条第一栅线GA1和多条第二栅线GA2。
例如，如图3至图4b所示，数据写入晶体管T2的栅极可以为第二扫描线GA2与半导体层500交叠的第一部分(例如第二扫描线GA2与数据写入晶体管T2的沟道区T2-A交叠的第一部分)，第一发光控制晶体管T4的栅极可以为发光控制线EM与半导体层500交叠的第一部分，第二发光控制晶体管T5的栅极可以为发光控制线EM与半导体层500交叠的第二部分，第一复位晶体管T6的栅极为第一扫描线GA1与半导体层500交叠的第一部分，第二复位晶体管T7的栅极为第一扫描线GA1与半导体层500交叠的第二部分，阈值补偿晶体管T3可为双栅结构的薄膜晶体管，阈值补偿晶体管T3的一个栅极可为第二扫描线GA2与半导体层500交叠的第二部分(例如第二扫描线GA2与沟道区T32-A交叠的第二部分)，阈值补偿晶体管T3的另一个栅极可为从第二扫描线GA2突出的部分与半导体层500交叠的部分。示例性地，驱动晶体管T1的栅极可以设置为存储电容CST的第二极CC2a。也可以说，驱动晶体管T1的栅极和存储电容CST的第二极CC2a为一体结构。
需要说明的是，图4a中的各虚线矩形框示出了子像素spx中栅导电层300与半导体层500交叠的各个部分。
示例性地，如图3与图4b所示，第一扫描线GA1、第二扫描线GA2以及发光控制线EM沿第二方向F2排布，第二扫描线GA2在衬底基板1000的正投影位于第一扫描线GA1在衬底基板1000的正投影和发光控制线EM在衬底基板1000的正投影之间。
示例性地，如图3与图4b所示，在第二方向F2上，存储电容CST的第二极CC2a在衬底基板1000的正投影位于第二扫描线GA2在衬底基板1000的正投影和发光控制线EM在衬底基板1000的正投影之间。从第二扫描线GA2突出的部分在衬底基板1000的正投影位于第二扫描线GA2在衬底基板1000的正投影远离发光控制线EM在衬底基板1000的正投影的一侧。
示例性地，如图3与图4b所示，在第二方向F2上，数据写入晶体管T2的栅极、阈值补偿晶体管T3的栅极、第一复位晶体管T6的栅极和第二复位晶体管T7的栅极均位于驱动晶体管T1的栅极的第一侧，第一发光控制晶体管T4的栅极、第二发光控制晶体管T5的栅极均位于驱动晶体管T1的栅极的第二侧。
例如，在一些实施例中，如图3与图4b所示，在第一方向F1上，数据写入晶体管T2的栅极和第一发光控制晶体管T4的栅极均位于驱动晶体管T1的栅极的第三侧，阈值补偿晶体管T3的第一个栅极、第二发光控制晶体管T5的栅极和第二复位晶体管T7的栅极均位于驱动晶体管T1的栅极的第四侧。其中，驱动晶体管T1的栅极的第三侧和第四侧为在第一方向F1上驱动晶体管T1的栅极的彼此相对的两侧。
示例性地，如图5所示，在上述的栅导电层300上形成有第二栅绝缘层620，用于保护上述的栅导电层300。如图3、图4c以及图5所示，示出了该像素驱动电路0121的电容电极层400。电容电极层400设置在第二栅绝缘层620背离衬底基板1000一侧。电容电极层400可以包括存储电容CST的第一极CC1a、复位信号线VINIT以及稳压部410。示例性地，存储电容CST的第一极CC1a在衬底基板1000的正投影与存储电容CST的第二极CC2a在衬底基板1000的正投影至少部分交叠以形成存储电容CST。稳压部410在衬底基板1000的正投影与数据写入晶体管T2的有源层的源极区域在衬底基板1000的正投影具有交叠区域。以及，稳压部410在衬底基板1000的正投影与第一复位晶体管T6的有源层的漏极区域在衬底基板1000的正投影具有交叠区域。并且，稳压部410在衬底基板1000的正投影与相邻的阈值补偿晶体管T3的沟道区T31-A和T32-A之间的导体区在衬底基板1000的正投影具有交叠区域，以减少光电效应引起的漏电流。
示例性地，如图5所示，在上述的电容电极层400上形成有层间介质层630，用于保护上述的电容电极层400。如图3、图4d以及图5所示，示出了该像素驱动电路0121的第一导电层100，第一导电层100设置在层间介质层630背离衬底基板1000一侧。第一导电层100可以包括：数据线VD、电源线VDD1以及桥接部341a、342a以及343a。其中，数据线VD与电源线VDD1间隔设置。
图5为图3所示的布局结构示意图沿AA’方向上的剖视结构示意图。半导体层500与栅导电层300之间设置有第一栅绝缘层610，栅导电层300与电容电极层400之间设置有第二栅绝缘层620，电容电极层400与第一导电层100之间设置有层间介质层630，第一导电层100背离衬底基板1000一侧设置有层间绝缘层640。进一步地，在层间绝缘层640背离衬底基板1000一侧设置有平坦化层650，在平坦化层650背离衬底基板1000一侧设置有第一电极层600。在第一电极层600背离衬底基板1000一侧依次设置有像素限定层660、发光功能层01222以及第二电极层01233。其中，第一电极层600可以包括相互间隔设置的多个第一发光电极，并且第一发光电极通过贯穿平坦化层650和层间绝缘层640的过孔与桥接部343a电连接。需要说明的是，第一发光电极、发光功能层01222以及第二电极层01233可以形成上述发光器件。
结合图3与图5所示，子像素spx中可以包括第一连接通孔、第二连接通孔、第三连接通孔以及第四连接通孔；其中，第一连接通孔贯穿第一栅绝缘层610、第二栅绝缘层620以及层间介质层630；第二连接通孔贯穿第二栅绝缘层620与层间介质层630；第三连接通孔贯穿层间介质层630。
示例性地，子像素spx中可以包括第一连接通孔381a、382a、384a、387a以及388a。子像素spx中可以包括第二连接通孔385a。子像素spx中可以包括第三连接通孔386a和3832a。
其中，数据线VD通过至少一个第一连接通孔381a与半导体层500中的数据写入晶体管T2的源极区域T2-S电连接。电源线VDD1通过至少一个第一连接通孔382a与半导体层500中对应的第一发光控制晶体管T4的源极区域电连接。桥接部341a的一端通过至少一个第一连接通孔384a与半导体层500中对应的阈值补偿晶体管T3的漏极区域电连接。桥接部341a的另一端通过至少一个第二连接通孔385a与栅导电层300中的驱动晶体管T1的栅极(即存储电容CST的第二极CC2a)电连接。桥接部342a的一端通过至少一个第三连接通孔386a与复位信号线VINIT电连接，桥接部342a的另一端通过至少一个第一连接通孔387a与半导体层500中的第一复位晶体管T6的源极区域T6-S电连接。桥接部343a通过至少一个第一连接通孔388a与半导体层500中的第二发光控制晶体管T5的漏极区域电连接。电源线VDD1通过至少一个第三连接通孔3832a与电容电极层400中的存储电容CST的第一极CC1a电连接。
示例性地，子像素中的第一连接通孔381a、382a、384a、387a以及388a可以分别设置一个，也可以分别设置两个或多个等。在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
示例性地，子像素中的第二连接通孔385a可以设置一个，也可以设置两个或多个等。在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
示例性地，子像素中的第三连接通孔386a和3832a可以分别设置一个，也可以分别设置两个或多个等。在实际应用中，可以根据实际应用环境的需求进行设计确定，在此不作限定。
例如，如图3至图4d所示，在第二方向F2上，第一扫描线GA1、第二扫描线GA2、复位信号线VINIT均位于的驱动晶体管T1的栅极的第一侧，发光控制线EM位于驱动晶体管T1的第二侧。
需要说明的是，每个子像素spx中的晶体管的位置排布关系不限于图3至图4d所示的示例，根据实际应用需求，可以具体设置上述晶体管的位置。
需要说明的是，第一方向F1可以为子像素的行方向，第二方向F2可以为子像素的列方向。或者，第一方向F1也可以为子像素的列方向，第二方向F2为子像素的行方向。在实际应用中，可以根据实际应用需求进行设置，在此不作限定。下面以第一方向F1可以为子像素的行方向，第二方向F2可以为子像素的列方向进行说明。
在具体实施时，在本公开实施例中，如图6所示，第一导电层100中的多条数据线可以包括数据线VD1和数据线VD2。其中，数据线VD1和VD2均位于常规显示区A1内，且数据线VD1和VD2分别沿第一方向F1排列。数据线VD1沿第二方向F2由常规显示区A1的下侧延伸至常规显示区A1的上侧。数据线VD2沿第二方向F2延伸且被缺口区A2分割开，也就是说，数据线VD2中的一部分可以由常规显示区A1的下侧延伸至绕线区A3，且数据线VD2的另一部分由常规显示区A1的上侧延伸至绕线区A3。
在具体实施时，在本公开实施例中，如图6所示，第一导电层100还可以包括：间隔设置的多条数据传输线711。其中，多条数据传输线711位于绕线区A3。并且，一条数据线VD2对应一条数据传输线711。同一条数据线VD2被缺口区A2分割开的连部分通过对应的数据传输线711电连接。并且，对应缺口区A2的第一扫描线GA1、第二扫描线GA2以及发光控制线EM也绕缺口区A2即设置在绕线区A3中进行延伸。这样导致绕线区A3中设置的信号线的数量较多，因此绕线区A3不能设置像素驱动电路。这样导致显示面板的屏占比降低。
在具体实施时，在本公开实施例中，如图2a、图7至图9b所示，衬底基板1000上设置有多个像素驱动电路0121，位于像素驱动电路0121背离衬底基板1000一侧的多个发光器件0120。其中，一个像素驱动电路0121与一个发光器件0120对应电连接。其中，多个像素驱动电路0121位于常规显示区A1。其中，多个发光器件中的至少一个在所述衬底基板1000的正投影与绕线区A3交叠，其余发光器件位于常规显示区A1。以及，在衬底基板1000的正投影与绕线区A3交叠的发光器件通过第一传导线311与对应的像素驱动电路0121电连接，且第一传导线311由常规显示区A1延伸至绕线区A3。
本公开实施例，通过使至少一个发光器件在所述衬底基板1000的正投影与绕线区A3交叠，其余发光器件位于常规显示区A1。这样可以在垂直于衬底基板1000上，使绕线区A3上设置有发光器件0120，从而可以使绕线区A3实现显示效果。
在具体实施时，在本公开实施例中，如图7至图9b所示，可以使靠近绕线区A3的像素驱动电路0121电连接的发光器件0120的发光区Q在衬底基板1000的正投影与绕线区A3具有交叠区域。示例性地，针对在衬底基板1000的正投影与绕线区A3交叠的发光器件，可以使这些发光器件中的一些部分发光器件在衬底基板1000的正投影位于绕线区A3内，以及使这些发光器件中又一些部分发光器件在衬底基板1000的正投影与绕线区A3内部分交叠。当然，在衬底基板1000的正投影位于绕线区A3内的发光器件的数量，以及在衬底基板1000的正投影与绕线区A3部分交叠的发光器件的数量，可以根据实际应用的需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，如图7至图9b所示，可以使常规显示区包括：沿第二方向F2排列的第一区AH1、第二区AH2以及第三区AH3。第二区AH2包括沿第一方向F1排列的第一子区AH2-1和第二子区AH2-2；其中，第一子区AH2-1和第二子区AH2-2被缺口区A2间隔开；可以使垂直于衬底基板1000上，在衬底基板1000的正投影与绕线区A3交叠的发光器件在第二方向F2上的正投影位于第一子区AH2-1和第二子区AH2-2中的至少一个子区。
示例性地，如图7至图9b所示，可以使第一子区AH2-1内，靠近绕线区的像素驱动电路电连接的发光器件的发光区Q在衬底基板1000的正投影与绕线区具有交叠区域。例如，可以使与绕线区A3最近邻的像素驱动电路电连接的发光器件的发光区Q在衬底基板1000的正投影与绕线区具有交叠区域。
示例性地，如图7至图9b所示，可以使第二子区AH2-2内，靠近绕线区的像素驱动电路电连接的发光器件的发光区Q在衬底基板1000的正投影与绕线区具有交叠区域。例如，可以使与绕线区A3邻近的像素驱动电路电连接的发光器件的发光区Q在衬底基板1000的正投影与绕线区具有交叠区域。
需要说明的是，结合图5所示，像素限定层660具有多个开口，一个开口对应一个发光器件。并且开口可以暴露出对应的发光器件的第一发光电极6101，发光功能层01222与开口暴露出的第一发光电极6101的区域接触，这样可以使像素限定层660的开口与第一发光电极的主体部分410交叠的部分区域为各发光器件的发光区Q。
在具体实施时，在本公开实施例中，如图5以及图7至图9b所示，第一区AH1和第三区AH3中的发光器件为第一发光器件0120-1，且各第一发光器件0120-1的发光区Q在衬底基板1000的正投影围成区域的面积相等。并且，与第一发光器件0120-1电连接的像素驱动电路为第一像素驱动电路0121-1，即第一区AH1和第三区AH3中的像素驱动电路为第一像素驱动电路0121-1，且各第一像素驱动电路0121-1在衬底基板1000的正投影围成区域的面积相等。示例性地，可以使第一像素驱动电路0121-1的结构如图2a所示，且第一像素驱动电路0121-1的布局结构示意图可以如图3所示。第一发光器件0120-1中的第一发光电极可以通过贯穿层间绝缘层640和平坦化层650的过孔651a与桥接部343a电连接，从而可以使第一像素驱动电路0121-1驱动电连接的第一发光器件0120-1发光。需要说明的是，第一像素驱动电路0121-1在衬底基板1000的正投影围成区域指的是一个子像素中的第一像素驱动电路0121-1的布局结构在衬底基板1000的正投影所能围成的区域。
在具体实施时，在本公开实施例中，如图5以及图7至图9b所示，在衬底基板1000的正投影与绕线区A3交叠的发光器件为第二发光器件0120-2，与第二发光器件0120-2电连接的像素驱动电路为第二像素驱动电路0121-2。示例性地，可以使各第二像素驱动电路0121-2在衬底基板1000的正投影围成区域的面积与第一像素驱动电路0121-1在衬底基板1000的正投影围成区域的面积相等。例如，可以使第二像素驱动电路0121-2的结构如图2a所示，且可以使第二像素驱动电路0121-2的布局结构示意图也可以如图3所示，从而可以使第二像素驱动电路0121-2的布局结构和第一像素驱动电路0121-1的布局结构大致相同，以及使第二像素驱动电路0121-2的布局结构的尺寸和第一像素驱动电路0121-1的布局结构的尺寸大致相同。这样可以不用更改第二像素驱动电路0121-2和第一像素驱动电路0121-1的每个膜层的布局结构，提高制备工艺的统一性。
在具体实施时，在本公开实施例中，如图5以及图7至图10所示，可以使第二区AH2中的第二像素驱动电路0121-2分别与第一区AH1和第二区AH2中的第一像素驱动电路0121-1位于同一列。示例性地，第二像素驱动电路0121-2和第一像素驱动电路0121-1阵列排布在衬底基板1000上。其中，一列像素驱动电路与至少一条数据线对应电连接。例如，一条数据线VD1与同一列中的第一像素驱动电路0121-1和第二像素驱动电路0121-2电连接。
在具体实施时，在本公开实施例中，如图5以及图7至图9b所示，可以使第二发光器件0120-2的发光区Q在衬底基板1000的正投影围成区域的面积大于第一发光器件0120-1的发光区Q在衬底基板1000的正投影围成区域的面积。这样可以通过使临近绕线区的第二像素驱动电路0121-2电连接的第二发光器件0120-2增大，从而使部分第二发光器件0120-2的发光区Q设置在绕线区上，进而使绕线区可以实现显示。
在具体实施时，在本公开实施例中，如图5以及图7至图9b所示，可以使第二像素驱动电路0121-2位于第一子区AH2-1，这样针对第二像素驱动电路0121-2电连接的第二发光器件0120-2，可以使第二发光器件0120-2的发光区Q在衬底基板1000的正投影围成区域的面积大于第一发光器件0120-1的发光区Q在衬底基板1000的正投影围成区域的面积。这样可以通过使临近绕线区的第二像素驱动电路0121-2电连接的第二发光器件0120-2增大，从而使部分第二发光器件0120-2的发光区Q设置在绕线区上，进而使绕线区可以实现显示。
在具体实施时，在本公开实施例中，如图7至图9b所示，也可以使第二像素驱动电路0121-2位于第二子区AH2-2内，这样针对第二像素驱动电路0121-2电连接的第二发光器件0120-2，可以使第二发光器件0120-2的发光区Q在衬底基板1000的正投影围成区域的面积大于第一发光器件0120-1的发光区Q在衬底基板1000的正投影围成区域的面积。这样可以通过使靠近绕线区的第二像素驱动电路0121-2电连接的第二发光器件0120-2增大，从而使部分第二发光器件0120-2的发光区Q设置在绕线区上，进而使绕线区可以实现显示。
示例性地，如图7至图9b所示，沿第一方向且由缺口区指向第一子区AH2-1(即箭头S1方向)，可以使第二发光器件0120-2的发光区Q在衬底基板1000的正投影围成区域的面积依次减小。
示例性地，如图7与图8所示，沿第一方向且由缺口区指向第二子区AH2-2(即箭头S2方向)，也可以使第二发光器件0120-2的发光区Q在衬底基板1000的正投影围成区域的面积依次减小。
在具体实施时，在本公开实施例中，如图10所示，也可以使各第二发光器件0120-2的发光区Q在衬底基板1000的正投影围成区域的面积相等。这样可以统一设置第二区AH2中像素限定层的开口的大小。
在具体实施时，在本公开实施例中，如图7所示，位于第二区AH2的发光器件为第三发光器件0120-3，与第三发光器件0120-3电连接的像素驱动电路为第三像素驱动电路0121-3；其中，各第三像素驱动电路0121-3在衬底基板1000的正投影围成区域的面积与第一像素驱动电路0121-1在衬底基板1000的正投影围成区域的面积相等。示例性地，可以使第三像素驱动电路0121-3的结构如图2a所示，且可以使第三像素驱动电路0121-3的布局结构示意图也可以如图3所示，从而可以使第三像素驱动电路0121-3的布局结构和第一像素驱动电路0121-1的布局结构大致相同，以及使第三像素驱动电路0121-3的布局结构的尺寸和第一像素驱动电路0121-1的布局结构的尺寸大致相同。这样可以不用更改第三像素驱动电路0121-3和第一像素驱动电路0121-1的每个膜层的布局结构，提高制备工艺的统一性。
在具体实施时，在本公开实施例中，如图7与图8所示，可以使第三发光器件0120-3的发光区Q在衬底基板1000的正投影围成区域的面积小于第二发光器件0120-2的发光区Q在衬底基板1000的正投影围成区域的面积。示例性地，沿第一方向F1且由缺口区A2指向第一子区AH2-1，可以使第三发光器件0120-3的发光区Q在衬底基板1000的正投影围成区域的面积依次减小。示例性地，沿第一方向F1且由缺口区A2指向第二子区AH2-2，可以使第三发光器件0120-3的发光区Q在衬底基板1000的正投影围成区域的面积依次减小。
在具体实施时，在本公开实施例中，如图10所示，可以使第三发光器件0120-3的发光区Q在衬底基板1000的正投影围成区域的面积与第二发光器件0120-2的发光区Q在衬底基板1000的正投影围成区域的面积相等。
在具体实施时，在本公开实施例中，如图7至图10所示，针对与第二发光器件0120-2相邻的至少一个第三发光器件0120-3，第三发光器件0120-3通过第二传导线312与第三像素驱动电路0121-3电连接。由于在垂直于衬底基板1000的方向上，第三发光器件0120-3与绕线区A3交叠，使得与第二发光器件0120-2相邻的第三发光器件0120-3与对应的第三像素驱动电路0121-3会出现偏离，这样通过设置第二传导线312，从而可以使第三像素驱动电路0121-3与对应的第三发光器件0120-3实现电连接。
需要说明的是，如图7、图8以及图10中仅示出了第一像素驱动电路0121-1、第二像素驱动电路0121-2以及第三像素驱动电路0121-3中的一个晶体管，而第一像素驱动电路0121-1、第二像素驱动电路0121-2以及第三像素驱动电路0121-3的具体结构可以如图3所示，在此不作赘述。
在具体实施时，在本公开实施例中，如图7所示，第一发光器件0120-1的发光区Q在衬底基板1000的正投影具有沿第一方向上的第一宽度W1，以及第一发光器件0120-1的发光区Q在衬底基板1000的正投影具有沿第二方向上的第二宽度W2。其中，每个第一发光器件0120-1的发光区Q的第一宽度W1相等，每个第一发光器件0120-1的发光区Q的第二宽度W2相等。
在具体实施时，在本公开实施例中，如图7所示，第二发光器件0120-2的发光区Q在衬底基板1000的正投影具有沿第一方向上的第三宽度W3，以及第二发光器件0120-2的发光区Q在衬底基板1000的正投影具有沿第二方向上的第四宽度W4。其中，可以使第三宽度W3大于第一宽度W1，第二宽度W2与第四宽度W4相等。当然，在实际应用中，可以根据实际应用的需求，设置第一宽度W1、第二宽度W2、第三宽度W3以及第四宽度W4的具体数值，在此不作限定。
在具体实施时，在本公开实施例中，如图5以及图7至图10所示，可以使第一传导线311与扫描线同层同材质设置。也就是说，第一传导线311设置于栅导电层300中。并且，第一传导线311和扫描线相互间隔设置；一个第二像素驱动电路0121-2通过至少一条第一传导线311与第二发光器件0120-2电连接。示例性地，一个第二像素驱动电路0121-2通过一条第一传导线311与第二发光器件0120-2电连接，从而可以将第二像素驱动电路0121-2产生的电流提供给第二发光器件0120-2，进而驱动第二发光器件0120-2发光。
其中，第一传导线311的第一端还需要通过贯穿第二栅绝缘层620和层间介质层630的过孔与对应第二像素驱动电路0121-2中的桥接部343a电连接，第一传导线311的第二端通过贯穿第二栅绝缘层620、层间介质层630、平坦化层650以及层间绝缘层640的过孔与对应第二发光器件0120-2的第一发光电极电连接。
在具体实施时，在本公开实施例中，如图5以及图7至图10所示，可以使第二传导线312与扫描线同层同材质设置。也就是说，第二传导线312设置于栅导电层300中。并且，第二传导线312和扫描线相互间隔设置；一个第二像素驱动电路0121-2通过至少一条第二传导线312与第三发光器件0120-3电连接。示例性地，一个第三像素驱动电路0121-3通过一条第二传导线312与第三发光器件0120-3电连接，从而可以将第三像素驱动电路0121-3产生的电流提供给第三发光器件0120-3，进而驱动第三发光器件0120-3发光。
其中，第二传导线312的第一端还需要通过贯穿第二栅绝缘层620和层间介质层630的过孔与对应第三像素驱动电路0121-3中的桥接部343a电连接，第二传导线312的第二端通过贯穿第二栅绝缘层620、层间介质层630、平坦化层650以及层间绝缘层640的过孔与对应第三发光器件0120-3的第一发光电极电连接。
需要说明的是，在实际工艺中，由于工艺条件的限制或其他因素，上述各特征中的相等并不能完全相等，可能会有一些偏差，因此上述各特征之间的相等关系只要大致满足上述条件即可，均属于本公开的保护范围。例如，上述相等可以是在误差允许范围之内所允许的相等。
需要说明的是，图9仅是示意出了第一导电层中的数据线、数据传输线711以及桥接部343a，以及示意出了栅导电层中的第一传导线311和第二传导线312，其余结构可以参考图3至图5所示的内容，具体在此不作赘述。
本公开实施例有提供了一些显示面板，其结构示意图如图11至图13所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
在具体实施时，在本公开实施例中，如图11至图13所示，在衬底基板1000的正投影与绕线区A3交叠的发光器件为第二发光器件0120-2，与第二发光器件0120-2电连接的像素驱动电路为第二像素驱动电路0121-2。示例性地，第二像素驱动电路0121-2的分布密度大于第一像素驱动电路0121-1的分布密度。这样可以使第二区AH2中可以设置较多个第二像素驱动电路0121-2。示例性地，可以使各第二发光器件0120-2的发光区Q在衬底基板1000的正投影围成区域的面积与第一发光器件0120-1的发光区Q在衬底基板1000的正投影围成区域的面积相等。这样可以使第一发光器件0120-1和第二发光器件0120-2的制备工艺统一。
在具体实施时，在本公开实施例中，如图11至图13所示，可以使第二区AH2中的第二发光器件0120-2分别与第一区AH1和第二区AH2中的第一发光器件0120-1位于同一列。这样可以使第一发光器件0120-1和第二发光器件0120-2进行阵列排布。
在具体实施时，在本公开实施例中，如图11至图15所示，可以使一列发光器件电连接的像素驱动电路与至少一条数据线对应电连接。例如，使同一列中的第一发光器件0120-1对应的第一像素驱动电路0121-1和第二发光器件0120-2对应的第二像素驱动电路0121-2与一条数据线电连接。
示例性地，如图11至图13所示，可以使第一子区AH2-1内的第二像素驱动电路0121-2的分布密度大于第一像素驱动电路0121-1的分布密度。也可以使第一子区AH2-1内临近绕线区的第二像素驱动电路0121-2的分布密度大于第一像素驱动电路0121-1的分布密度。
示例性地，如图11至图13所示，可以使第二子区AH2-2内的第二像素驱动电路0121-2的分布密度大于第一像素驱动电路0121-1的分布密度。也可以使第二子区AH2-2内临近绕线区的第二像素驱动电路0121-2的分布密度大于第一像素驱动电路0121-1的分布密度。
示例性地，第一子区AH2-1和第二子区AH2-2中的至少一个子区内，第二像素驱动电路0121-2在衬底基板1000的正投影围成区域的面积小于第一像素驱动电路0121-1在衬底基板1000的正投影围成区域的面积。示例性地，如图14所示，第二像素驱动电路0121-2在衬底基板1000的正投影围成区域的面积小于第一像素驱动电路0121-1在衬底基板1000的正投影围成区域的面积。也就是说，可以使第二像素驱动电路0121-2在衬底基板1000上的占用面积降低，从而可以使一行中设置较多的第二像素驱动电路0121-2。
在具体实施时，在本公开实施例中，如图11至图14所示，可以使各第二像素驱动电路0121-2在衬底基板1000的正投影围成区域的面积相等。这样可以统一制备工艺。
在具体实施时，在本公开实施例中，如图15所示，沿第一方向且由缺口区指向第一子区AH2-1(即箭头S1的方向)，也可以使第二像素驱动电路0121-2在衬底基板1000的正投影围成区域的面积依次增加。同理，也可以使沿第一方向且由缺口区指向第二子区AH2-2，第二像素驱动电路0121-2在衬底基板1000的正投影围成区域的面积依次增加。该实施方式可以与图15大致相同，在此不作赘述。
在具体实施时，在本公开实施例中，可以使第一像素驱动电路0121-1中包括的晶体管和存储电容与第二像素驱动电路0121-2中包括的晶体管和存储电容均相同，而在制备第二像素驱动电路0121-2时，将第二像素驱动电路0121-2的占用面积降低。
在具体实施时，在本公开实施例中，也可以使第二像素驱动电路0121-2中的晶体管的数量小于第一像素驱动电路0121-1中的晶体管的数量。这样也可以降低第二像素驱动电路0121-2的占用面积。例如可以将图2a中的第一复位晶体管和第二复位晶体管删除后作为第二像素驱动电路0121-2，以降低第二像素驱动电路0121-2的占用面积。或者，也可以采用2T1C的像素电路作为第二像素驱动电路0121-2，以降低第二像素驱动电路0121-2的占用面积。在实际应用中，可以根据实际应用需求进行设计确定，在此不作限定。
在具体实施时，在本公开实施例中，如图11至图15所示，位于第二区AH2的发光器件为第三发光器件0120-3，与第三发光器件0120-3电连接的像素驱动电路为第三像素驱动电路0121-3；其中，第三发光器件0120-3的发光区Q在衬底基板1000的正投影与第一发光器件0120-1的发光区Q在衬底基板1000的正投影相等。这样可以使第三发光器件0120-3的发光区Q在衬底基板1000的正投影，第二发光器件0120-2的发光区Q在衬底基板1000的正投影相等，以及第一发光器件0120-1的发光区Q在衬底基板1000的正投影相等。
在具体实施时，在本公开实施例中，如图11至图15所示，沿第一方向且由缺口区指向第一子区AH2-1(即箭头S1方向)，可以使第三像素驱动电路0121-3在衬底基板1000的正投影围成区域的面积依次减小。
在具体实施时，在本公开实施例中，如图11至图15所示，沿第一方向且由缺口区指向第二子区AH2-2(即箭头S2方向)，可以使第三像素驱动电路0121-3在衬底基板1000的正投影围成区域的面积依次减小。
需要说明的是，图13仅是示意出了第一导电层中的数据线、数据传输线711以及桥接部343a，以及示意出了栅导电层中的第一传导线311和第二传导线312，其余结构可以参考图3至图5所示的内容，具体在此不作赘述。
需要说明的是，上述各附图仅是对本公开实施例提供的显示面板进行示意，并不代表实际应用中，显示面板中的具体结构。而显示面板中的具体结构可以在满足本公开实施例中描述的内容的基础上，进行实际架构，在此不作赘述。
基于同一发明构思，本公开实施例还提供了显示装置，包括本公开实施例提供的上述显示面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。
尽管已描述了本公开的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
显然，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样，倘若本公开实施例的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (21)

1.一种显示面板，其中，包括：
常规显示区；
绕线区，其中，所述常规显示区包围所述绕线区，
缺口区，其中，所述绕线区包围所述缺口区；
多个像素驱动电路，位于常规显示区；
多个发光器件，位于所述像素驱动电路背离衬底基板的一侧，且一个所述像素驱动电路与一个所述发光器件对应电连接；
其中，所述多个发光器件中的至少一个在所述衬底基板的正投影与所述绕线区交叠，其余发光器件位于所述常规显示区；
在所述衬底基板的正投影与所述绕线区交叠的发光器件通过第一传导线与对应的所述像素驱动电路电连接，且所述第一传导线由所述常规显示区延伸至所述绕线区；
所述常规显示区包括：沿第二方向排列的第一区、第二区以及第三区；
所述第二区包括沿第一方向排列的第一子区和第二子区；其中，所述第一子区和所述第二子区被所述缺口区间隔开；
在所述衬底基板的正投影与所述绕线区交叠的发光器件在所述第二方向上的正投影位于所述第一子区和所述第二子区中的至少一个子区；
其中，所述第一区和所述第三区的发光器件为第一发光器件，且各所述第一发光器件的发光区在所述衬底基板的正投影围成区域的面积相等；
与所述第一发光器件电连接的像素驱动电路为第一像素驱动电路，且各所述第一像素驱动电路在所述衬底基板的正投影围成区域的面积相等；
在所述衬底基板的正投影与所述绕线区交叠的发光器件为第二发光器件，与所述第二发光器件电连接的像素驱动电路为第二像素驱动电路；
所述第二发光器件的发光区在所述衬底基板的正投影围成区域的面积大于所述第一发光器件的发光区在所述衬底基板的正投影围成区域的面积。
2.如权利要求1所述的显示面板，其中，沿所述第一方向且由所述缺口区指向所述第一子区和所述第二子区中的至少一个子区，所述第二发光器件的发光区在所述衬底基板的正投影围成区域的面积依次减小。
3.如权利要求2所述的显示面板，其中，各所述第二发光器件的发光区在所述衬底基板的正投影围成区域的面积相等。
4.如权利要求1-3任一项所述的显示面板，其中，各所述第二像素驱动电路在所述衬底基板的正投影围成区域的面积与所述第一像素驱动电路在所述衬底基板的正投影围成区域的面积相等。
5.如权利要求4所述的显示面板，其中，所述第二像素驱动电路分别与所述第一区和所述第二区中的第一像素驱动电路位于同一列。
6.如权利要求1-3任一项所述的显示面板，其中，所述第一发光器件的发光区在所述衬底基板的正投影具有沿所述第一方向上的第一宽度，以及所述第一发光器件的发光区在所述衬底基板的正投影具有沿所述第二方向上的第二宽度；
所述第二发光器件的发光区在所述衬底基板的正投影具有沿所述第一方向上的第三宽度，以及所述第二发光器件的发光区在所述衬底基板的正投影具有沿所述第二方向上的第四宽度；
所述第三宽度大于所述第一宽度，所述第二宽度与所述第四宽度相等。
7.如权利要求1-3任一项所述的显示面板，其中，位于所述第二区的发光器件为第三发光器件，与所述第三发光器件电连接的像素驱动电路为第三像素驱动电路；
各所述第三像素驱动电路在所述衬底基板的正投影围成区域的面积与所述第一像素驱动电路在所述衬底基板的正投影围成区域的面积相等。
8.如权利要求7所述的显示面板，其中，所述第三发光器件的发光区在所述衬底基板的正投影围成区域的面积小于所述第二发光器件的发光区在所述衬底基板的正投影围成区域的面积；
沿所述第一方向且由所述缺口区指向所述第一子区和所述第二子区中的至少一个子区，所述第三发光器件的发光区在所述衬底基板的正投影围成区域的面积依次减小。
9.如权利要求7所述的显示面板，其中，所述第三发光器件的发光区在所述衬底基板的正投影围成区域的面积与所述第二发光器件的发光区在所述衬底基板的正投影围成区域的面积相等。
10.如权利要求1所述的显示面板，其中，在所述衬底基板的正投影与所述绕线区交叠的发光器件为第二发光器件，与所述第二发光器件电连接的像素驱动电路为第二像素驱动电路；
所述第二像素驱动电路的分布密度大于所述第一像素驱动电路的分布密度。
11.如权利要求10所述的显示面板，其中，所述第二像素驱动电路在所述衬底基板的正投影围成区域的面积小于所述第一像素驱动电路在所述衬底基板的正投影围成区域的面积。
12.如权利要求11所述的显示面板，其中，沿所述第一方向且由所述缺口区指向所述第一子区和所述第二子区中的至少一个子区，所述第二像素驱动电路在所述衬底基板的正投影围成区域的面积依次增加。
13.如权利要求11所述的显示面板，其中，各所述第二像素驱动电路在所述衬底基板的正投影围成区域的面积相等。
14.如权利要求11所述的显示面板，其中，所述第二像素驱动电路中的晶体管的数量小于所述第一像素驱动电路中的晶体管的数量。
15.如权利要求10所述的显示面板，其中，各所述第二发光器件的发光区在所述衬底基板的正投影围成区域的面积与第一发光器件的发光区在所述衬底基板的正投影围成区域的面积相等。
16.如权利要求15所述的显示面板，其中，所述第二区中的第二发光器件分别与所述第一区和所述第二区中的第一发光器件位于同一列。
17.如权利要求10-16任一项所述的显示面板，其中，位于所述第二区的发光器件为第三发光器件，与所述第三发光器件电连接的像素驱动电路为第三像素驱动电路；
所述第三发光器件的发光区在所述衬底基板的正投影小于或等于所述第一发光器件的发光区在所述衬底基板的正投影。
18.如权利要求17所述的显示面板，其中，沿所述第一方向且由所述缺口区指向所述第一子区和所述第二子区中的至少一个子区，所述第三像素驱动电路在所述衬底基板的正投影围成区域的面积依次减小。
19.如权利要求17所述的显示面板，其中，针对与所述第二发光器件相邻的至少一个第三发光器件，所述第三发光器件通过第二传导线与所述第三像素驱动电路电连接。
20.如权利要求19所述的显示面板，其中，所述显示面板还包括：多条扫描线；其中，一行所述像素驱动电路与至少一条所述扫描线电连接；
所述第一传导线和第二传导线中的至少一个与所述扫描线同层同材质且间隔设置。
21.一种显示装置，其中，包括如权利要求1-20任一项所述的显示面板。
CN202080000836.5A 2020-05-27 2020-05-27 显示面板及显示装置 Active CN113994419B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/092731 WO2021237540A1 (zh) 2020-05-27 2020-05-27 显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN113994419A CN113994419A (zh) 2022-01-28
CN113994419B true CN113994419B (zh) 2023-05-30

Family

ID=78745542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080000836.5A Active CN113994419B (zh) 2020-05-27 2020-05-27 显示面板及显示装置

Country Status (4)

Country Link
EP (1) EP3996083A4 (zh)
JP (1) JP7525509B2 (zh)
CN (1) CN113994419B (zh)
WO (1) WO2021237540A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117223410A (zh) * 2022-03-18 2023-12-12 京东方科技集团股份有限公司 显示基板及显示装置
CN115116332B (zh) * 2022-06-30 2023-09-01 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
CN118540986A (zh) * 2023-02-21 2024-08-23 京东方晶芯科技有限公司 显示面板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493227A (zh) * 2018-05-14 2018-09-04 昆山国显光电有限公司 阵列基板、显示屏及显示装置
CN109754744A (zh) * 2019-03-18 2019-05-14 昆山国显光电有限公司 一种显示面板和显示装置
WO2020082891A1 (zh) * 2018-10-26 2020-04-30 昆山国显光电有限公司 一种显示装置、显示面板及其电容补偿的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490829B (zh) * 2013-01-11 2015-07-01 Au Optronics Corp 顯示面板與顯示裝置
KR102096051B1 (ko) * 2013-03-27 2020-04-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
CN104867450B (zh) * 2015-06-05 2017-09-19 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102490891B1 (ko) 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
JP2018180110A (ja) 2017-04-06 2018-11-15 株式会社ジャパンディスプレイ 表示装置
CN110914891B (zh) * 2018-06-20 2021-11-26 京东方科技集团股份有限公司 显示基板及其驱动方法和显示装置
CN110767099B (zh) * 2018-11-07 2022-09-13 云谷（固安）科技有限公司 显示面板和显示终端
CN110767159A (zh) 2019-04-04 2020-02-07 昆山国显光电有限公司 显示面板的驱动方法、装置和显示设备
CN110767141B (zh) * 2019-05-31 2022-08-30 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN210245501U (zh) 2019-07-03 2020-04-03 昆山国显光电有限公司 阵列基板、显示面板及显示装置
CN110277075A (zh) * 2019-07-03 2019-09-24 武汉华星光电半导体显示技术有限公司 全面屏显示面板
CN110288943B (zh) * 2019-07-08 2020-10-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN110379836B (zh) * 2019-07-19 2022-02-22 云谷（固安）科技有限公司 显示面板及显示装置
CN110518037B (zh) * 2019-08-26 2022-10-14 武汉天马微电子有限公司 一种显示面板及显示装置
CN110504289B (zh) 2019-08-27 2022-08-16 武汉天马微电子有限公司 一种显示面板和显示装置
CN110928024B (zh) * 2019-11-26 2021-07-23 武汉华星光电技术有限公司 一种显示面板及显示装置
CN114937410B (zh) * 2019-12-02 2023-09-26 武汉天马微电子有限公司 一种显示面板和显示装置
CN111048573B (zh) * 2019-12-27 2022-08-05 厦门天马微电子有限公司 一种显示面板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493227A (zh) * 2018-05-14 2018-09-04 昆山国显光电有限公司 阵列基板、显示屏及显示装置
WO2020082891A1 (zh) * 2018-10-26 2020-04-30 昆山国显光电有限公司 一种显示装置、显示面板及其电容补偿的方法
CN109754744A (zh) * 2019-03-18 2019-05-14 昆山国显光电有限公司 一种显示面板和显示装置

Also Published As

Publication number Publication date
JP2023536370A (ja) 2023-08-25
EP3996083A4 (en) 2022-06-29
US20220199734A1 (en) 2022-06-23
WO2021237540A1 (zh) 2021-12-02
EP3996083A1 (en) 2022-05-11
CN113994419A (zh) 2022-01-28
JP7525509B2 (ja) 2024-07-30

Similar Documents

Publication Publication Date Title
CN113924613B (zh) 显示面板及显示装置
CN112967682B (zh) 一种显示面板及显示装置
CN115152030B (zh) 显示面板及显示装置
CN113785348B (zh) 显示面板及显示装置
CN113994419B (zh) 显示面板及显示装置
US20240365619A1 (en) Display panel and display device
WO2021226807A1 (zh) 显示面板及显示装置
CN112802883A (zh) 显示面板和显示装置
WO2022041227A1 (zh) 显示面板及显示装置
CN113555399B (zh) 一种显示面板及显示装置
EP4106000B1 (en) Display panel and display device
US12268062B2 (en) Display panel and display device with light- emitting devices overlapping winding area
US20230060341A1 (en) Display panel and display apparatus
CN114188351A (zh) 显示面板和显示装置
CN113966550B (zh) 显示面板及显示装置
WO2022088071A1 (zh) 显示基板及显示装置
WO2023159602A9 (zh) 显示面板、显示装置
CN117616904A (zh) 显示面板和显示装置
JP2024532989A (ja) 表示パネル及び表示装置
KR20250012036A (ko) 디스플레이 기판 및 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant