CN111048573B - 一种显示面板及显示装置 - Google Patents

Abstract

本发明公开了一种显示面板及显示装置，通过在第一非显示区内设置辅助子像素，并且使至少靠近第二显示区的第二子数据线电连接辅助子像素，可以提高第一数据线电连接的子像素的数量，以通过辅助子像素对第一数据线的RC loading进行补偿。这样可以降低第一数据线的RC loading和第二数据线的RC loading之间的差异，在第一数据线与第二数据线上加载信号时，可以降低信号延迟的差异，从而可以降低输入第一数据线和第二数据线对应的显示子像素的电压的差异，进而可以改善亮线问题，提高显示面板的显示效果。

Description

一种显示面板及显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种显示面板及显示装置。

背景技术

随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。因此，如何制备高质量的显示面板是本领域技术人员亟待解决的技术问题。

发明内容

本发明实施例提供一种显示面板及显示装置，用以提高显示面板的画面显示效果。

本发明实施例提供了一种显示面板，所述显示面板包括具有至少一个缺口的阵列基板；

所述阵列基板包括显示区和第一非显示区；所述显示区包括沿第一方向排列的第一显示区和第二显示区，所述缺口位于所述第一显示区背离所述第二显示区的一侧；所述第一非显示区位于所述缺口与所述显示区之间；

所述阵列基板还包括多条第一数据线和多条第二数据线；其中，所述多条第二数据线沿第二方向延伸且位于所述第二显示区；并且，各所述第一数据线包括位于所述第一显示区的第一子数据线和位于所述第一非显示区的第二子数据线，同一所述第一数据线的所述第一子数据线和所述第二子数据线电连接；

所述显示区还包括阵列排布的显示子像素；其中，一条所述第二数据线电连接一列所述显示子像素，同一条所述第一数据线的第一子数据线电连接一列所述显示子像素；

所述第一非显示区还包括至少一个辅助子像素；其中，至少靠近所述第二显示区的所述第二子数据线电连接至少一个所述辅助子像素。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述的显示面板。

本发明有益效果如下：

本发明实施例提供的显示面板及显示装置，通过在第一非显示区内设置辅助子像素，并且使至少靠近第二显示区的第二子数据线电连接辅助子像素，可以提高第一数据线电连接的子像素的数量，以通过辅助子像素对第一数据线的RC loading进行补偿。这样可以降低第一数据线的RC loading和第二数据线的RC loading之间的差异，在第一数据线与第二数据线上加载信号时，可以降低信号延迟的差异，从而可以降低输入第一数据线和第二数据线对应的显示子像素的电压的差异，进而可以改善亮线问题，提高显示面板的显示效果。

附图说明

图1为相关技术中的一种显示面板的结构示意图；

图2为相关技术中的另一种显示面板的结构示意图；

图3为本发明实施例中的显示面板的结构示意图；

图4为本发明实施例中的显示面板的具体结构示意图；

图5为本发明实施例中的另一种显示面板的具体结构示意图；

图6为本发明实施例中的又一种显示面板的具体结构示意图；

图7为本发明实施例中的第一像素电路的具体结构示意图；

图8为本发明实施例中的信号时序图；

图9为本发明实施例中的第二像素电路的具体结构示意图；

图10为本发明实施例中的第一像素电路和第二像素电路的一种布局结构示意图；

图11为本发明实施例中的第一像素电路的有源半导体层和第二像素电路的有源半导体层的一种布局示意图；

图12为本发明实施例中的第一像素电路的有源半导体层和第二像素电路的有源半导体层的另一种布局示意图；

图13为本发明实施例中的第一像素电路和第二像素电路的又一种布局结构示意图；

图14为本发明实施例中的第一像素电路的有源半导体层和第二像素电路的有源半导体层的又一种布局示意图；

图15为本发明实施例中的第一像素电路和第二像素电路的又一种布局结构示意图；

图16为本发明实施例中的第一像素电路的有源半导体层和第二像素电路的有源半导体层的又一种布局示意图；

图17为本发明实施例中的显示装置的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

随着显示技术的发展，全面屏以其具有较大的屏占比、超窄的边框，与普通的显示屏相比，可以大大提高观看者的视觉效果，从而受到了广泛的关注。一般，在采用全面屏的诸如手机的显示装置中，为了实现自拍和通话功能，通常都会在显示装置的正面设置前置摄像头、听筒等。为了实现全屏化显示，如图1所示的显示面板的平面结构示意图，在显示面板中一般设置有用于设置前置摄像头10、听筒20等器件的非显示区域1。并且，图1所示的显示面板中，非显示区域1位于显示面板的上侧，这样使得用户较容易观看到非显示区域1。

为了提高视觉效果，如图2所示，可以将用于设置前置摄像头10、听筒20等器件的非显示区域1设置在显示面板的左侧，由于非显示区域1的存在，导致非显示区域1所在的区域2中每列子像素的数量少于其余区域3中每列子像素的数量，使区域2中数据线D1与其余区域3中数据线D2连接的子像素的数量不同，从而导致区域2中的数据线D1与其余区域3中的数据线D2的RC负载(RC loading)存在差异，这样导致区域2与其余区域3中的数据线在传输数据信号时存在的延迟会有所不同，导致输入子像素的电压存在差异，进而造成显示面板的显示异常。例如，数据线D1是区域2中最靠近区域3的数据线，数据线D2是区域3中的数据线，由于数据线D1和数据线D2电连接的子像素的数量不同，这样使得导致输入数据线D1和数据线D2对应的子像素的电压存在差异，从而导致人眼识别出的亮线比较明显，造成显示面板的显示异常。

由于显示面板的分辨率越来越高，例如，分辨率为1920*1080，也经常被称作FHD(Full High Definition)，该分辨率情况下，数据信号的电压写入时间通常小于8μs。这样在图2所示的显示面板中，由于数据线D1和数据线D2的延迟不同，从而导致写入对应子像素的电压存在差异，从而导致人眼识别出的亮线比较明显，造成显示面板的显示异常。

有鉴于此，本发明实施例提供一种显示面板，如图3和图4所示，显示面板可以包括具有至少一个缺口110的阵列基板；

阵列基板可以包括显示区AA和第一非显示区B1；其中，显示区AA可以包括沿第一方向F1排列的第一显示区A1和第二显示区A2，缺口110位于第一显示区A1背离第二显示区A2的一侧；第一非显示区B1位于缺口110与显示区AA之间；

阵列基板还可以包括多条第一数据线210和多条第二数据线220；其中，多条第二数据线220沿第二方向F2延伸且位于第二显示区A2；并且，各第一数据线210可以包括位于第一显示区A1的第一子数据线211和位于第一非显示区B1的第二子数据线212，同一第一数据线210的第一子数据线211和第二子数据线212电连接；

显示区还可以包括阵列排布的显示子像素310；其中，一条第二数据线220电连接一列显示子像素310，同一条第一数据线210的第一子数据线211电连接一列显示子像素310；

第一非显示区B1还可以包括至少一个辅助子像素410；其中，至少靠近第二显示区A2的第二子数据线212电连接至少一个辅助子像素410。

本发明实施例提供的上述显示面板，通过在第一非显示区内设置辅助子像素，并且使至少靠近第二显示区的第二子数据线电连接辅助子像素，可以提高第一数据线电连接的子像素的数量，以通过辅助子像素对第一数据线的RC loading进行补偿。这样可以降低第一数据线的RC loading和第二数据线的RC loading之间的差异，在第一数据线与第二数据线上加载信号时，可以降低信号延迟的差异，从而可以降低输入第一数据线和第二数据线对应的显示子像素的电压的差异，进而可以改善亮线问题，提高显示面板的显示效果。

需要说明的是，结合图3所示，显示面板还可以包括第二非显示区，该第二非显示区可以围绕显示区，从而使第二非显示区设置在显示面板的周边，即第二非显示区可以为显示面板的边框区域。示例性地，第二非显示区中可以设置栅极驱动电路、静电保护电路，限流保护电路等元件。当然，在实际应用中，第二非显示区中设置的元件还可以根据实际应用环境来设计确定，在此不作限定。

并且，由于辅助子像素410仅设置在第一非显示区B1中，而不占用显示面板周边的第二非显示区域，从而还可以降低显示面板的边框区域的占用面积，有利于实现显示面板的窄边框设计。

需要说明的是，第二显示区A2内的每条第二数据线220电连接的子像素的数量大致相同，则每条第二数据线220电连接的RC loading大致相同。并且，上述大致相同指的可以是：第二显示区A2中的任意两条第二数据线220的RC loading的差值符合误差允许范围。

需要说明的是，第一数据线210和第二数据线220电连接的子像素的数量不同，则第一显示区A1内的任一条第一数据线210的RC loading与第二显示区A2内的第二数据线220的RC loading不同。并且，上述不同指的可以是：第一数据线210的RC loading与第二数据线220的RC loading之间的差值不符合误差允许范围。

在具体实施时，在本发明实施例中，如图5所示，可以使至少部分第二子数据线电连接多个辅助子像素410。这样可以使多条第二子数据线均电连接有辅助子像素410，从而可以对多条第一子数据线的RC loading进行补偿。

示例性地，如图5所示，可以使各第二子数据线分别电连接多个辅助子像素410。这样可以使每一条第二子数据线均电连接有辅助子像素410，从而可以对每一条第一子数据线的RC loading进行补偿。

在实际应用中，缺口的形状有各式各样的，因此可以根据实际应用中缺口的形状，来设计每一条第二子数据线电连接的辅助子像素的数量。示例性地，在具体实施时，如图5所示，沿第二显示区A2指向第一显示区A1的方向，可以使第二子数据线电连接的辅助子像素410的数量依次减小。例如，第二子数据线211-1电连接的辅助子像素410的数量大于第二子数据线211-2电连接的辅助子像素410的数量，第二子数据线211-2电连接的辅助子像素410的数量大于第二子数据线211-3电连接的辅助子像素410的数量。这样在缺口的形状为梯形，且梯形的短边面向第一非显示区B1时，第一数据线210连接的显示子像素310的数量是依次减少的，因此可以使第二子数据线211-1至211-3连接的辅助子像素的数量是依次减少的，以使第一数据线210电连接的子像素的数量是依次减少，从而可以使亮度进行过渡，进一步改善亮线的问题，提高显示效果。

示例性地，在具体实施时，如图6所示，沿所述第二显示区A2指向所述第一显示区A1的方向，可以使所述第二子数据线电连接的所述辅助子像素410的数量依次增大。例如，第二子数据线211-1电连接的辅助子像素410的数量小于第二子数据线211-2电连接的辅助子像素410的数量，第二子数据线211-2电连接的辅助子像素410的数量小于第二子数据线211-3电连接的辅助子像素410的数量。这样在缺口的形状为梯形，且梯形的短边面向第一非显示区B1时，第一数据线210连接的显示子像素310的数量是依次减少的，因此可以使第二子数据线211-1至211-3连接的辅助子像素的数量是依次增加的，这样可以使第一数据线210和第二数据线220的子像素的数量可以趋于一致，从而进一步改善亮线的问题，提高显示效果。

显示面板一般采用衬底基板来设置上述第一数据线210、第二数据线220、显示子像素310以及辅助子像素410，以形成阵列基板。在具体实施时，本发明实施例提供的阵列基板还可以包括设置上述第一数据线210、第二数据线220、显示子像素310以及辅助子像素410的衬底基板100。该衬底基板可以为玻璃基板、柔性基板、硅基板等，在此不作限定。在显示面板应用到显示装置中时，一般还会设置摄像头、听筒等器件，因此为了设置摄像头、听筒等器件，在具体实施时，在本发明实施例提供的显示面板中，如图3和图4所示，第一显示区A1可以包括被缺口110所在区域间隔开的两个区域。该缺口110所在区域可以为衬底基板的镂空区域。在实际制备过程中，通过将该衬底基板对应缺口110所在的区域切割掉，以使缺口110所在区域成为镂空区域，以用于在显示装置中设置摄像头、听筒等器件。当然，缺口110所在区域也可以不进行切割，而用于作为摄像头、听筒等器件的保护盖板，此时，缺口110所在区域可以设置为非镂空区域。并且，为了使这些器件正常工作，该非镂空区域也可以设置为透明的显示区域或非显示区域。当然，缺口110的具体设置需要根据显示面板的实际应用环境来设置确定，在此不作限定。

在具体实施时，在本发明实施例中，显示面板可以包括：位于显示区中阵列排布的多个像素单元。每个像素单元包括多个显示子像素310。这些显示子像素310也阵列排布。示例性地，像素单元可以包括红色显示子像素，绿色显示子像素以及蓝色显示子像素，这样可以通过红绿蓝进行混色，以实现彩色显示。或者，像素单元也可以包括红色显示子像素，绿色显示子像素、蓝色显示子像素以及白色显示子像素，这样可以通过红绿蓝白进行混色，以实现彩色显示。当然，在实际应用中，像素单元中的显示子像素的发光颜色可以根据实际应用环境来设计确定，在此不作限定。

有机发光二极管(Organic Light Emitting Diode，OLED)、量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)等电致发光二极管具有自发光、低能耗等优点，在具体实施时，显示面板可以是电致发光显示面板。在本发明实施例中，显示子像素310可以包括位于衬底基板上的电致发光二极管以及用于驱动电致发光二极管发光的第一像素电路311。其中，电致发光二极管包括层叠设置的阳极、发光层以及阴极。进一步地，电致发光二极管可以包括：OLED和QLED中的至少一种。当然，还可以根据实际应用环境来设计确定，在此不作限定。

在具体实施时，结合图7、图9以及图10所示，显示面板还可以包括：多条栅线、多条发光控制信号线EM、第一电源线PVDD、多条参考电压信号线VREF；其中，栅线、发光控制信号线EM以及参考电压信号线VREF可以分别沿第一方向F1延伸，第二数据线220沿第二方向F2延伸，且沿第一方向F1排列。并且，一行子像素可以对应电连接至少一条栅线，一行子像素对应电连接至少一条发光控制信号线EM，一行子像素对应电连接一条参考电压信号线VREF。示例性地，如图7、图9以及图10所示，一行子像素可以对应两条栅线，上述栅线可以具有第一栅线S1和第二栅线S2，一行子像素对应一条第一栅线S1和一条栅线S2。并且，一行子像素spx对应一条发光控制信号线EM；一行子像素spx对应一条参考电压信号线VREF。需要说明的是，图7为显示子像素310中的第一像素电路311的具体结构示意图。图9为辅助子像素410中的第二像素电路411的具体结构示意图。图10为显示子像素310中的第一像素电路311在基板上的布局(Layout)示意图。

在具体实施时，在本发明实施例中，结合图4、图7与图10所示，显示子像素310中的第一像素电路311可以包括：驱动晶体管M0、第一发光控制晶体管M1、第一数据写入晶体管M2、初始化晶体管M3、阈值补偿晶体管M4、复位晶体管M5、第二发光控制晶体管M6以及存储电容CST；

第一发光控制晶体管M1的栅极与对应的发光控制信号线EM电连接，第一发光控制晶体管M1的第一极与第一电源线PVDD电连接，第一发光控制晶体管M1的第二极与驱动晶体管M0的第一极电连接。

第一数据写入晶体管M2的栅极与对应的第二栅线S2电连接，第一数据写入晶体管M2的第一极与对应的第二数据线220电连接，第一数据写入晶体管M2的第二极与驱动晶体管M0的第一极电连接。

初始化晶体管M3的栅极与对应的第一栅线S1电连接，初始化晶体管M3的第一极与参考电压信号线VREF电连接，初始化晶体管M3的第二极与电致发光二极管L的第一极电连接。

阈值补偿晶体管M4的栅极与对应的第二栅线S2电连接，阈值补偿晶体管M4的第一极与驱动晶体管M0的栅极电连接，阈值补偿晶体管M4的第二极与驱动晶体管M0的第二极电连接。

复位晶体管M5的栅极与对应的第一栅线S1电连接，复位晶体管M5的第一极与参考电压信号线VREF电连接，复位晶体管M5的第二极与驱动晶体管M0的栅极电连接。

第二发光控制晶体管M6的栅极与对应的发光控制信号线EM电连接，第二发光控制晶体管M6的第一极与驱动晶体管M0的第二极电连接，第二发光控制晶体管M6的第二极与电致发光二极管L的第一极电连接。

存储电容CST的第一电极与驱动晶体管M0的栅极电连接，存储电容CST的第二电极与第一电源线PVDD电连接。

电致发光二极管L的第二极与第二电源端电连接。

示例性地，上述晶体管可以均设置为P型晶体管。或者，上述晶体管也可以均设置为N型晶体管，在此不作限定。并且，可以根据晶体管的类型与其栅极加载的电压的类型，将第一极设置为源极，第二极设置为漏极；或者，将第一极设置为漏极，第二极设置为源极，这可以根据实际应用环境来确定，在此不作限定。

在具体实施时，第一电源线的电压可以为高电压，第二电源端的电压可以为低电压或接地电压。当然，在实际应用中，上述电压的具体数值可以根据实际应用环境来设计确定，在此不作限定。

在具体实施时，上述各晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal Oxide Scmiconductor)，在此不作限定。

图7所示的第一像素电路311的信号时序图，如图8所示。其中，s1代表第一栅线S1上的信号，s2代表第二栅线S2上的信号，em代表发光控制信号线EM上的信号。需要说明的是，第一像素电路311的工作过程，可以与相关技术中的基本相同，在此不作赘述。

需要说明的是，第一像素电路也可以采用其他结构，这可以根据实际应用环境来设计确定，在此不作赘述。

在具体实施时，结合图4与图9所示，可以使辅助子像素410仅包括第二像素电路411，这样可以不用在辅助子像素410中额外的设置电致发光二极管，从而可以降低资源浪费。并且，也可以不用再对制备(例如蒸镀)电致发光二极管的发光层材料时，将使用的掩膜版进行额外设计，从而可以降低工艺设计难度和制备难度。

在具体实施时，如图9所示，可以使第二像素电路411包括第二数据写入晶体管M20；其中，第二子数据线212与对应的辅助子像素410中第二数据写入晶体管M20电连接。这样可以使第二子数据线212与第二数据写入晶体管M20电连接，以补偿第一数据线210的RCloading，降低第一数据线210的RC loading和第二数据线220RC loading之间的差异，以在第一数据线210与第二数据线220上加载信号时，可以降低信号延迟的差异，从而可以降低输入第一数据线210和第二数据线220对应的显示子像素310的电压的差异，进而改善亮线问题，提高显示面板的显示效果。

在具体实施时，如图9所示，可以使第二数据写入晶体管M20的栅极与栅线电连接。示例性地，如图9所示，可以使第二数据写入晶体管M20的栅极与第二栅线S2电连接。这样可以使第二数据写入晶体管M20和第一数据写入晶体管M1的结构设计保持一致。并且，还可以提高缺口110所在区域对应的第二栅线的RC loading，从而可以降低输入各第二栅线的延迟之间的差异，进一步提高显示面板的显示效果。

在具体实施时，在本发明实施例中，可以使第一像素电路311和第二像素电路411中晶体管的数量相同。示例性地，结合图7与图9所示，第二像素电路411还可以包括：驱动晶体管M0、第一发光控制晶体管M1、初始化晶体管M3、阈值补偿晶体管M4、复位晶体管M5、第二发光控制晶体管M6以及存储电容CST。并且，第一像素电路311和第二像素电路411中各晶体管的电连接方式基本相同，在此不作赘述。

示例性地，下面结合图7、图9至图11进行说明。其中，图10为第一像素电路311和第二像素电路411的布局示意图。图11为第一像素电路311的有源半导体层3111和第二像素电路411的有源半导体层4111的布局示意图。并且，图10示意出了有源半导体层、第一导电层，第二导电层以及第三导电层。其中，第一导电层可以包括：第一栅线、第二栅线以及发光控制信号线EM。第二导电层可以包括：参考电压信号线VREF、存储电容CST的第二电极。第三导电层可以包括：数据线DATA，第一电源线PVDD。需要说明的是，对应第一像素电路311和第二像素电路411的有源半导体层、第一导电层，第二导电层以及第三导电层可以与相关技术中的基本相同，在此不作赘述。下面仅对有源半导体层3111和有源半导体层4111进行说明。

在具体实施时，在本发明实施例中，结合图10与图11所示，有源半导体层3111和有源半导体层4111可采用半导体材料并通过图案化形成。其中，有源半导体层3111可用于制作上述的第一像素电路311中的各晶体管的有源层，各有源层可以包括源极区、漏极区以及源极区和漏极区之间的沟道区。例如，第一数据写入晶体管M2的有源层包括第一源极区、第一漏极区以及位于第一源极区和第一漏极区之间的第一沟道区；其中，第一源极区可以作为第一数据写入晶体管M2的第一极，第一漏极区可以作为第一数据写入晶体管M2的第二极。有源半导体层4111可用于制作上述的第二像素电路411中的各晶体管的有源层，各有源层可以包括源极区、漏极区以及源极区和漏极区之间的沟道区。例如，第二数据写入晶体管M20的有源层包括第二源极区、第二漏极区以及位于第二源极区和第二漏极区之间的第二沟道区；其中，第二源极区可以作为第二数据写入晶体管M20的第一极，第二漏极区可以作为第二数据写入晶体管M20的第二极。

示例性地，在具体实施时，如图10与图11所示，可以使第一像素电路311中的各晶体管的有源层设置为一体设置。也就是说，有源半导体层3111为一体结构设置。示例性地，有源半导体层3111可分别采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述的源极区和漏极区可为掺杂有n型杂质或p型杂质的区。

示例性地，在具体实施时，如图10与图11所示，可以使第二像素电路411中的各晶体管的有源层设置为一体设置。也就是说，有源半导体层4111可以为一体结构设置。示例性地，有源半导体层4111可分别采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述的源极区和漏极区可为掺杂有n型杂质或p型杂质的区。

在具体实施时，在本发明实施例中，如图10与图11所示，可以使第一像素电路311中第一功能晶体管在衬底基板100的正投影与第二像素电路411中第一功能晶体管在衬底基板100的正投影的形状相同，以及使第二像素电路411中第一功能晶体管在衬底基板100的正投影的面积等于第一像素电路311中第一功能晶体管在衬底基板100的正投影的面积。这样可以使第一像素电路311中第一功能晶体管中第二像素电路411中第一功能晶体管的结构设置大致保持一致，从而可以使第二像素电路411对第一数据线210的补偿一致性更好，进一步提高显示效果。

示例性地，在具体实施时，在本发明实施例中，第一功能晶体管指的可以为：第一像素电路311和第二像素电路411中实现相同功能的晶体管。例如，第一数据写入晶体管M2和第二数据写入晶体管M20实现的功能相同，其均是在其栅极的信号控制下处于导通状态时，将电连接的数据线上的信号提供给驱动晶体管M0的第一极。同理，第一像素电路311中的驱动晶体管M0和第二像素电路411中的驱动晶体管M0的功能相同，第一像素电路311中的第一发光控制晶体管M1和第二像素电路411中的第一发光控制晶体管M1的功能相同，第一像素电路311中的初始化晶体管M3和第二像素电路411中的初始化晶体管M3的功能相同，第一像素电路311中的阈值补偿晶体管M4和第二像素电路411中的阈值补偿晶体管M4的功能相同，第一像素电路311中的复位晶体管M5和第二像素电路411中的复位晶体管M5的功能相同，第一像素电路311中的第二发光控制晶体管M6和第二像素电路411中的第二发光控制晶体管M6的功能相同。

例如：通过使第一像素电路311中的第一数据写入晶体管M2在衬底基板100的正投影与第二像素电路411中的第二数据写入晶体管M20在衬底基板100的正投影的形状相同，以及使第二像素电路411中第二数据写入晶体管M20在衬底基板100的正投影的面积等于第一像素电路311中第一数据写入晶体管M2在衬底基板100的正投影的面积。可以使第一数据写入晶体管M2与第二数据写入晶体管M20的结构设置的较一致，从而可以使第二像素电路411对第一数据线210的补偿一致性更好。其余晶体管同理，可以以此类推，在此不作赘述。

示例性地，如图11所示，可以使第二像素电路411中的有源层在衬底基板100的正投影与第一像素电路311中的有源层在衬底基板100的正投影的形状相同。以及使第二像素电路411中的有源层在衬底基板100的正投影的面积等于第一像素电路311中的有源层在衬底基板100的正投影的面积。例如，可以使有源半导体层3111在衬底基板100的正投影和有源半导体层4111在衬底基板100的正投影的形状相同。以及使有源半导体层3111在衬底基板100的正投影的面积和有源半导体层4111在衬底基板100的正投影的面积相同。这样可以使第二像素电路411与第一像素电路311设置的较一致，从而可以使第二像素电路411对第一数据线210的补偿一致性更好。

需要说明的是，在实际工艺中，由于工艺条件的限制或其他因素，上述各特征中的相同或等于并不能完全相同或完全等于，可能会有一些偏差，因此上述各特征之间的相同关系或等于关系只要大致满足上述条件即可，均属于本发明的保护范围。例如，上述相同或等于可以是在误差允许范围之内所允许的相同或等于。

或者，在具体实施时，在本发明实施例中，也可以使第一像素电路311中第一功能晶体管在衬底基板100的正投影与第二像素电路411中第一功能晶体管在衬底基板100的正投影的形状相同，以及使第二像素电路411中第一功能晶体管在衬底基板100的正投影的面积小于第一像素电路311中第一功能晶体管在衬底基板100的正投影的面积。其中，第一功能晶体管指的可以为第一像素电路311和第二像素电路411中实现相同功能的晶体管。例如，可以使第一像素电路311中第一数据写入晶体管M2在衬底基板100的正投影与第二像素电路411中第二数据写入晶体管M20在衬底基板100的正投影的形状相同，以及使第二像素电路411中第一数据写入晶体管M2在衬底基板100的正投影的面积小于第一像素电路311中第二数据写入晶体管M20在衬底基板100的正投影的面积。其余同理，在此不作赘述。这样可以降低第二像素电路411的占用面积。由于第一非显示区B1的面积较小，使得第二子数据线212之间的间距较小，通过将第二像素电路411的占用面积减小，从而可以节省第二像素电路411的占用空间，降低第一非显示区B1的占用面积，可以进一步提高显示区的面积。

示例性地，如图12所示，可以使第二像素电路411中的有源层在衬底基板100的正投影与第一像素电路311中的有源层在衬底基板100的正投影的形状相同。以及使第二像素电路411中的有源层在衬底基板100的正投影的面积小于第一像素电路311中的有源层在衬底基板100的正投影的面积。例如，可以使有源半导体层3111在衬底基板100的正投影和有源半导体层4111在衬底基板100的正投影的形状相同。以及使有源半导体层3111在衬底基板100的正投影的面积和有源半导体层4111在衬底基板100的正投影的面积相同。这样可以降低第二像素电路411的占用面积。

本发明实施例提供了又一种显示面板，其结构示意图如图13与图14所示，其针对上述实施例的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。

在具体实施时，在本发明实施例中，也可以使第二像素电路411仅包括第二数据写入晶体管。也就是说，不在第二像素电路411中设置驱动晶体管M0、第一发光控制晶体管M1、初始化晶体管M3、阈值补偿晶体管M4、复位晶体管M5、第二发光控制晶体管M6以及存储电容CST。这样不仅可以补偿第一数据线210的RC loading，还可以进一步降低第二像素电路411的占用面积，从而可以减小第一非显示区的占用面积。

示例性地，在具体实施时，在本发明实施例中，如图13与图14所示，可以使第二数据写入晶体管在衬底基板100的正投影与第一数据写入晶体管在衬底基板100的正投影的面积相同，并且，也可以使第二数据写入晶体管在衬底基板100的正投影与第一数据写入晶体管在衬底基板100的正投影的形状相同。这样可以使第二数据写入晶体管和第一数据写入晶体管的结构设计大致保持一致，从而可以使第二像素电路411对第一数据线210的补偿一致性更好。这样不仅可以补偿第一数据线210的RC loading，还可以进一步降低第二像素电路411的占用面积，从而可以减小第一非显示区的占用面积。

示例性地，在具体实施时，在本发明实施例中，如图13与图14所示，可以使第二数据写入晶体管的有源层M20-A在衬底基板100的正投影与第一数据写入晶体管的有源层M2-A在衬底基板100的正投影的形状相同。以及使第二数据写入晶体管的有源层M20-A在衬底基板100的正投影与第一数据写入晶体管的有源层M2-A在衬底基板100的正投影的面积相同。这样可以使第二数据写入晶体管和第一数据写入晶体管的结构设计大致保持一致，从而可以使第二像素电路411对第一数据线210的补偿一致性更好。

需要说明的是，在实际工艺中，由于工艺条件的限制或其他因素，上述各特征中的相同并不能完全相同，可能会有一些偏差，因此上述各特征之间的相同关系只要大致满足上述条件即可，均属于本发明的保护范围。例如，上述相同可以是在误差允许范围之内所允许的相同或等于。

本发明实施例提供了又一种显示面板，其结构示意图如图15与图16所示，其针对上述实施例的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。

在具体实施时，在第二像素电路411仅包括第二数据写入晶体管时，在本发明实施例中，如图15与图16所示，也可以使第二子数据线212在衬底基板100的正投影覆盖与第二子数据线212电连接的第二数据写入晶体管的有源层M20-A在衬底基板100的正投影。这样不仅可以补偿第一数据线210的RC loading，还可最大程度的降低第二像素电路411的占用面积。并且，由于第一非显示区B1的面积较小，使得第二子数据线212之间的间距较小，通过使第二子数据线212的正投影覆盖第二数据写入晶体管的有源层M20-A的正投影，可以最大程度的将第二像素电路411的占用面积减小，从而可以最大程度的节省第二像素电路411的占用空间，最大程度的降低第一非显示区B1的占用面积。

并且，这样还可以不用增加相邻两个第二子数据线之间的间距，即可实现对第一数据线的RC loading的补偿。

以及，在实际应用中，在制备阵列基板时，只需在形成有源层的图形时改变原有的构图图形，通过一次构图工艺同时形成第一像素电路和第二显示电路中的有源层的图形，不用增加单独制备有源层的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置解决问题的原理与前述显示面板相似，因此该显示装置的实施可以参见前述显示面板的实施，重复之处在此不再赘述。

在具体实施时，在本发明实施例中，如图17所示，显示装置可以包括显示面板01。该显示面板01的结构可以参见上述实施例中的实施方式，在此不作赘述。

在具体实施时，在本发明实施例中，显示装置可以包括：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

本发明实施例提供的显示面板及显示装置，通过在第一非显示区内设置辅助子像素，并且使至少靠近第二显示区的第二子数据线电连接辅助子像素，可以提高第一数据线电连接的子像素的数量，以通过辅助子像素对第一数据线的RC loading进行补偿。这样可以降低第一数据线的RC loading和第二数据线的RC loading之间的差异，在第一数据线与第二数据线上加载信号时，可以降低信号延迟的差异，从而可以降低输入第一数据线和第二数据线对应的显示子像素的电压的差异，进而可以改善亮线问题，提高显示面板的显示效果。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种显示面板，其特征在于，所述显示面板包括具有至少一个缺口的阵列基板；

所述阵列基板包括显示区和第一非显示区；所述显示区包括沿第一方向排列的第一显示区和第二显示区，所述缺口位于所述第一显示区背离所述第二显示区的一侧；所述第一非显示区位于所述缺口与所述显示区之间；

所述阵列基板还包括多条第一数据线和多条第二数据线；其中，所述多条第二数据线沿第二方向延伸且位于所述第二显示区；并且，各所述第一数据线包括位于所述第一显示区的第一子数据线和位于所述第一非显示区的第二子数据线，同一所述第一数据线的所述第一子数据线和所述第二子数据线电连接；

所述显示区还包括阵列排布的显示子像素；其中，一条所述第二数据线电连接一列所述显示子像素，同一条所述第一数据线的第一子数据线电连接一列所述显示子像素；

所述第一非显示区还包括至少一个辅助子像素；其中，至少靠近所述第二显示区的所述第二子数据线电连接至少一个所述辅助子像素；

所述阵列基板还包括第二栅线；其中，各所述第二栅线电连接所述显示子像素；

电连接所述第二子数据线的辅助子像素还电连接所述第二栅线。

2.如权利要求1所述的显示面板，其特征在于，所述显示子像素包括电致发光二极管以及与所述电致发光二极管电连接的第一像素电路；所述第一像素电路包括第一数据写入晶体管；其中，所述第二数据线与对应的所述显示子像素中的所述第一数据写入晶体管电连接；

所述辅助子像素仅包括第二像素电路；所述第二像素电路包括第二数据写入晶体管；其中，所述第二子数据线与对应的所述辅助子像素中所述第二数据写入晶体管电连接。

3.如权利要求2所述的显示面板，其特征在于，所述阵列基板还包括：沿所述第一方向延伸的多条栅线，

所述第二数据写入晶体管的栅极与所述栅线电连接。

4.如权利要求3所述的显示面板，其特征在于，所述第一像素电路和所述第二像素电路中晶体管的数量相同；

所述第一像素电路中第一功能晶体管在所述阵列基板 的正投影与所述第二像素电路中第一功能晶体管在所述阵列基板 的正投影的形状相同；

所述第二像素电路中第一功能晶体管在所述阵列基板 的正投影的面积小于或等于所述第一像素电路中第一功能晶体管在所述阵列基板 的正投影的面积。

5.如权利要求4所述的显示面板，其特征在于，所述第一像素电路和所述第二像素电路中晶体管的有源层为一体结构；

所述第二像素电路中的有源层在所述阵列基板 的正投影与所述第一像素电路中的有源层在所述阵列基板 的正投影的形状相同；

所述第二像素电路中的有源层在所述阵列基板 的正投影的面积小于或等于所述第一像素电路中的有源层在所述阵列基板 的正投影的面积。

6.如权利要求3所述的显示面板，其特征在于，所述第二像素电路仅包括第二数据写入晶体管。

7.如权利要求6所述的显示面板，其特征在于，所述第二数据写入晶体管在所述阵列基板 的正投影与所述第一数据写入晶体管在所述阵列基板 的正投影的面积和形状分别相同。

8.如权利要求6所述的显示面板，其特征在于，所述第二子数据线在所述阵列基板 的正投影覆盖与所述第二子数据线电连接的第二数据写入晶体管的有源层在所述阵列基板的正投影。

9.如权利要求1-8任一项所述的显示面板，其特征在于，至少部分所述第二子数据线电连接多个所述辅助子像素。

10.如权利要求9所述的显示面板，其特征在于，沿所述第二显示区指向所述第一显示区的方向，所述第二子数据线电连接的所述辅助子像素的数量依次减小或增大。

11.一种显示装置，其特征在于，包括如权利要求1-10任一项所述的显示面板。

Images