[go: up one dir, main page]

CN113823637B - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN113823637B
CN113823637B CN202010563199.4A CN202010563199A CN113823637B CN 113823637 B CN113823637 B CN 113823637B CN 202010563199 A CN202010563199 A CN 202010563199A CN 113823637 B CN113823637 B CN 113823637B
Authority
CN
China
Prior art keywords
electronic device
insulating layer
layer
gate insulating
conductive particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010563199.4A
Other languages
English (en)
Other versions
CN113823637A (zh
Inventor
林冠峄
卢俊宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
E Ink Holdings Inc
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Priority to CN202010563199.4A priority Critical patent/CN113823637B/zh
Publication of CN113823637A publication Critical patent/CN113823637A/zh
Application granted granted Critical
Publication of CN113823637B publication Critical patent/CN113823637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种电子装置，包含柔性基板、异方性导电胶以及电子元件。柔性基板包含主动区、接合垫以及位于接合垫上的多个突出物。异方性导电胶包含多个导电粒子，其中导电粒子接触突出物。异方性导电胶位于柔性基板的接合垫与电子元件之间。通过设置突出物在柔性基板的接合垫上，可增加异方性导电胶的导电粒子与柔性基板之间的接触面积。通过使导电粒子接触突出物，可增加导电粒子的形变量，进而提升电子装置与柔性基板之间的接合稳定度。此外，在导电粒子具有绝缘层的实施例中，设置突出物还有利于突破绝缘层。如此一来，在接合工艺中，达到电子元件与柔性基板之间的有效接触所需施加的外力可降低，因此可避免柔性基板的接合垫塌陷。

Description

电子装置
技术领域
本发明是有关于一种电子装置，尤其是一种具有位于接合垫上的突出物的电子装置。
背景技术
现有电子装置中的接合垫的表面平整，为了使异方性导电胶中的导电粒子可有效地形变，并与接合垫的导电层接触，导电粒子与接合垫之间必须有足够的接触面积，以达到有效接触。为了确保导电粒子与接合垫之间为有效接触，因此需要较大的接合压力。在应用柔性基板的电子装置中，较大的接合压力却会造成柔性基板接合垫区域下陷。
有鉴于此，如何提供一种可避免柔性基板因为接合压力而塌陷的柔性基版，仍是目前业界亟需研发的目标之一。
发明内容
本发明的目的在于提供一种可避免柔性基板的接合垫塌陷的电子装置。
在一实施例中，电子装置包含柔性基板、异方性导电胶以及电子元件。柔性基板包含主动区、接合垫以及位于接合垫上的多个突出物。异方性导电胶包含多个导电粒子，其中导电粒子接触突出物。异方性导电胶位于柔性基板的接合垫与电子元件之间。
在一实施例中，每个突出物具有宽度，宽度介于1微米至2微米的范围中。
在一实施例中，每个突出物具有高度，高度介于0.1微米至1微米的范围中。
在一实施例中，突出物的相邻两个之间具有间距，间距介于1.2微米至2微米的范围中。
在一实施例中，每个突出物具有宽度，每个导电粒子具有直径，宽度大于直径的20％，且宽度小于3倍的直径。
在一实施例中，每个突出物具有高度，每个导电粒子具有直径，高度大于直径的5％，且高度小于直径的30％。
在一实施例中，突出物的相邻两个之间具有间距，每个导电粒子具有直径，间距大于导电粒子的直径的50％，且间距小于3倍的导电粒子的直径。
在一实施例中，导电粒子具有大于15％的形变量。
在一实施例中，突出物包含钝化层，钝化层具有介于0.3微米至0.4微米的范围中的厚度。
在一实施例中，钝化层具有多个区段。
在一实施例中，突出物包含栅极绝缘层，栅极绝缘层具有介于0.3微米至0.4微米的范围中的厚度。
在一实施例中，栅极绝缘层具有多个区段。
在一实施例中，栅极绝缘层的区段在柔性基板的垂直投影分别与栅极绝缘层的区段重叠。
在一实施例中，一部分的钝化层位于栅极绝缘层的区段中的相邻两个之间，且延伸至接合垫上。
在一实施例中，突出物还包含非晶硅层，位于钝化层与栅极绝缘层之间，非晶硅层具有介于0.05微米至0.15微米的范围中的厚度。
在一实施例中，钝化层具有多个区段，非晶硅层具有多个区段。
在一实施例中，钝化层的区段在柔性基板的垂直投影与非晶硅层的区段在柔性基板的垂直投影至少部分重叠。
在一实施例中，栅极绝缘层具有多个区段，栅极绝缘层的区段在柔性基板的垂直投影与栅极绝缘层的区段重叠，且栅极绝缘层的区段与非晶硅层的区段在柔性基板的垂直投影重叠。
在一实施例中，突出物还包含栅极绝缘层以及非晶硅层，非晶硅层位于钝化层与栅极绝缘层之间，其中栅极绝缘层具有多个区段，非晶硅层具有多个区段。
在一实施例中，一部分的钝化层位于栅极绝缘层的区段中的相邻两个之间，且延伸至接合垫上。
在上述实施例中，通过设置突出物在柔性基板的接合垫上，可增加异方性导电胶的导电粒子与柔性基板之间的接触面积。换句话说，通过使导电粒子接触突出物，可增加导电粒子的形变量，进而提升电子装置与柔性基板之间的接合稳定度。此外，在导电粒子具有绝缘层的实施例中，设置突出物还有利于突破绝缘层。如此一来，在接合工艺中，达到电子元件与柔性基板之间的有效接触所需施加的外力可降低，因此可避免柔性基板的接合垫塌陷。
附图说明
图1为根据本发明一实施例的电子装置的剖面图。
图2A为图1中区域A的放大图。
图2B为图1中区域B的放大图。
图3为根据本发明一实施例的柔性基板的剖面图。
图4A为根据本发明一实施例的柔性基板的俯视图，其省略一部分的主动区。
图4B为根据本发明一实施例的柔性基板的俯视图，其省略一部分的主动区。
图5为图3中的突出物及接合垫的局部放大图。
图6A至图6F分别为根据本发明不同实施例的突出物及接合垫的剖面图。
主要附图标记说明：
10-电子装置；100,100a-柔性基板；102-第一金属层；104,104S,104D-第二金属层；106-第三金属层；108-保护层；110,110a,110b,110c,110d,110e,110f,110g-突出物；112,122-栅极绝缘层；112S-上表面；112W-侧壁；1122A、1122B、1122C-区段；114,124-非晶硅层；114S-上表面；114W-侧壁；1142A、1142B、1142C-区段；116,126-钝化层；116S-上表面；116W-侧壁；200-异方性导电胶；210-导电粒子；212-绝缘层；214-金属层；216-树脂；300-电子元件；310-电性连接件；A,B-区域；BP-接合垫；AA-主动区；DA-直径；H-高度；W-宽度；D-间距；I1-间隔；I2-间隔；D1-第一方向；D2-第二方向；T1-厚度；T2-厚度；T3-厚度。
具体实施方式
以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。且为了清楚起见，附图中的层和区域的厚度可能被夸大，并且在附图的描述中相同的元件符号表示相同的元件。
图1为根据本发明一实施例的电子装置10的剖面图。电子装置10包含柔性基板100、异方性导电胶200以及电子元件300。图2A为图1中区域A的放大图。同时参照图1及图2A。柔性基板100包含接合垫BP以及位于接合垫BP上的突出物110。异方性导电胶200包含多个导电粒子210，其中导电粒子210接触突出物110。异方性导电胶200位于柔性基板100的接合垫BP与电子元件300之间。柔性基板100与电子元件300通过异方性导电胶200电性连接并互相粘合。电子元件300包含电性连接件310。如图2A所示，当电子元件300与柔性基板100通过接合工艺接合后，电性连接件310以及接合垫BP挤压导电粒子210，使得电性连接件310与接合垫BP上的导电层(如图3的金属层106所示)通过导电粒子210电性连接电子元件300与柔性基板100之间的线路。
柔性基板100例如为聚亚酰胺(Polyimide,PI)、聚酯(Polyester，PET)、PI与玻璃的复合型软性机材、PET与玻璃的复合型软性机材、或是PI、光学胶(OCA)与PET的复合型软性机材。电子元件300例如可以是集成电路(Integrated Circuit，IC)或是软性电路板(Flexible Printed Circuit，FPC)。
电性连接件310例如可以是金凸块(Gold Bump)、焊锡凸块(Solder Bump)、导电凸柱(Pillar)或其他用于电性连接的元件。
导电粒子210包含绝缘层212、金属层214、以及树脂216。导电粒子210的核心包含树脂216，金属层214包覆树脂216。金属层214例如可以是由金(Au)、银(Ag)、铜(Cu)、镍(Ni)以及镍合金(Ni Alloy)当中至少一个组成。绝缘层212包围金属层214以及树脂216，但本发明并不此为限。在一些实施例中，导电粒子210也可不包含绝缘层212。
如图2A所示，通过设置突出物110在柔性基板100的接合垫BP上，可增加导电粒子210与柔性基板100之间的接触面积。换句话说，通过使导电粒子210接触突出物110，可增加导电粒子210的形变量，进而提升电子元件300与柔性基板100之间的接合稳定度。在一实施例中，导电粒子210的形变量大于15％，借此提升电子元件300与柔性基板100之间的接合稳定度。此外，在导电粒子210具有绝缘层212的实施例中，设置突出物110还有利于突破绝缘层212。如此一来，在接合工艺中，达到电子元件300与柔性基板100之间的有效接触所需施加的外力可降低，因此可避免柔性基板100的接合垫BP塌陷。
如图2A所示，突出物110具有宽度W，宽度W介于约1微米至2微米的范围中。突出物110具有高度H，高度H介于约0.1微米至1微米的范围中。当电子元件300与柔性基板100通过接合工艺接合后，电子元件300的电性连接件310与柔性基板100的接合垫BP之间具有间隔I1。电子元件300的电性连接件310与突出物110的顶端之间具有间隔I2，且间隔I2小于间隔I1。这样的结构可克服环境测试中或是电子装置10经过长时间使用后造成的导电粒子210回弹问题。换句话说，由于电性连接件310与突出物110的顶端之间的间隔I2较小，因此即便电性连接件310与接合垫BP之间的间隔I1随时间或环境变化而有增加的现象发生，仍可确保导电粒子210与柔性基板100之间的接触面积足以维持电子元件300与柔性基板100之间的有效接触以及有效的电性连接。
图2B为图1中区域B的放大图。导电粒子210也可能部分与突出物110接触，另一部分则位于不具有突出物110的接合垫BP上。然而，突出物110产生的高低差也可具有挤压突出物110的效果。换句话说，突出物110无须完全被导电粒子210覆盖，也可具有增加导电粒子210与柔性基板100之间的接触面积的技术功效。由此可知，突出物110的尺寸可不必小于导电粒子210的尺寸，只要接合垫BP上的突出物110可使得导电粒子210的形变量增加即可。突出物110的尺寸与导电粒子210的尺寸之间的关系将于后续段落描述。
图3为根据本发明一实施例的柔性基板100的剖面图。柔性基板100还包含主动区AA。在本实施例中，柔性基板100包含位于接合垫BP上的多个突出物110。突出物110的相邻两个之间具有间距D，间距D介于约1.2微米至2微米的范围中。
参照图1及图3，导电粒子210具有直径DA。在一些实施例中，导电粒子210的直径DA大致介于约3微米至10微米的范围中，但本发明并不以此为限，使用者可根据需求选择适当的导电粒子210的尺寸。导电粒子210的宽度W大于直径DA的20％，且宽度W小于3倍的直径DA。导电粒子210的高度H大于直径DA的5％，且高度H小于直径DA的30％。如此的结构设计可确保导电粒子210与柔性基板100之间的接触面积足以维持电子元件300与柔性基板100之间的有效接触以及有效的电性连接。导电粒子210的间距D大于导电粒子210的直径DA的50％，且间距D小于3倍的导电粒子210的直径DA。如此的结构设计可确保导电粒子210可接触突出物110而产生较大的形变(见图2A及图2B)。
参照图3，突出物110包含栅极绝缘层112、非晶硅层114以及钝化层116。非晶硅层114位于栅极绝缘层112与钝化层116之间。非晶硅层114接触栅极绝缘层112与钝化层116。主动区AA具有主动阵列120。主动阵列120具有栅极绝缘层122、非晶硅层124以及钝化层126。主动区AA的栅极绝缘层122延伸至接合垫BP上方的栅极绝缘层112。主动区AA的栅极绝缘层122与接合垫BP上方的栅极绝缘层112可在同一工艺步骤中形成。主动区AA的非晶硅层124与接合垫BP上方的非晶硅层114也可在同一工艺步骤中形成。主动区AA的钝化层126与接合垫BP上方的钝化层116也可在同一工艺步骤中形成。主动区AA的非晶硅层124与钝化层126之间还设有第二金属层104S、104D，其分别为主动区AA的薄膜电晶体(TFT)的源极(Source)与漏极(Drain)。
柔性基板100与栅极绝缘层112之间具有第一金属层102，其位于主动区AA以及接合垫BP上。突出物110的钝化层116以及主动区AA的钝化层126上方设有第三金属层106，例如透明导电膜。举例来说，第三金属层106可以是铟锌氧化物(Indium zinc oxide，IZO)、铟锡氧化物(Iindium tin oxide，ITO)或其他透明金属氧化物膜。主动区AA的钝化层126与第三金属层106之间还设有保护层108。主动区AA还包含接触通孔130，且接触通孔130中的第一金属层102、第二金属层104以及第三金属层106彼此接触。
根据上述，在形成主动阵列120的过程中，可通过图案化工艺在接合垫BP上形成与主动区AA不同图案的栅极绝缘层112、非晶硅层114以及钝化层116。换句话说，突出物110的制作可不必增加工艺步骤，而仅通过调整原有的光罩设计而达到。
图4A为根据本发明一实施例的柔性基板100的俯视图，其省略一部分的主动区AA(见图3)。在本实施例中，突出物110为长条状，沿着第一方向D1延伸。相邻两突出物110之间具有在第二方向D2上的间距D。第二方向D2相异于第一方向D1。在本实施例中，第二方向D2实质上垂直于第一方向D1。
图4B为根据本发明一实施例的柔性基板100a的俯视图，其省略一部分的主动区AA(见图3)。在本实施例中，突出物110a为岛状。突出物110a的宽度W实质上为突出物110a的直径。相邻两突出物110a之间具有间距D。
图5为图3中的突出物110及接合垫BP的局部放大图。在本实施例中，突出物110的栅极绝缘层112包含区段1122A、1122B、1122C。突出物110的非晶硅层114包含区段1142A、1142B、1142C。区段1122A、1122B、1122C分别位置对应区段1142A、1142B、1142C。此外，非晶硅层114在接合垫BP上的垂直投影与栅极绝缘层112重叠。一部分的钝化层116位于栅极绝缘层112的区段1122A、1122B、1122C中的相邻两个之间，且此部分的钝化层116延伸至接合垫BP上。如图5所示，延伸至接合垫BP上的钝化层116接触第一金属层102。在本实施例中，钝化层116覆盖并接触非晶硅层114、栅极绝缘层112以及第一金属层102。栅极绝缘层112具有介于约0.3微米至0.4微米的范围中的厚度T1。非晶硅层114具有介于约0.05微米至0.15微米的范围中的厚度T2。钝化层116具有介于约0.3微米至0.4微米的范围中的厚度T3。上述结构的厚度可根据主动区AA中的需求而定，因此可不必变动沉积上述结构的材料的步骤。
图6A至图6F分别为根据本发明不同实施例的突出物及接合垫BP的剖面图。如图6A所示，突出物110b的钝化层116具有多个区段，而不具有如图5中所示的非晶硅层114。栅极绝缘层112连续并覆盖第一金属层102及接合垫BP。
参阅图6B，突出物110c的钝化层116与栅极绝缘层112个别具有多个区段，而不具有如图5中所示的非晶硅层114。钝化层116的区段在接合垫BP上的垂直投影与栅极绝缘层112的区段重叠。此外，钝化层116的宽度小于栅极绝缘层112的宽度，因此可形成阶梯状的突出物110c。在本实施例中，钝化层116的上表面116S、钝化层116的侧壁116W、栅极绝缘层112的一部分上表面112S以及栅极绝缘层112的侧壁112W构成了突出物110c阶梯状的轮廓。阶梯状的突出物110c有利于突破导电粒子210的绝缘层212，以及增加导电粒子210(见图2A，可包含或不包含绝缘层212)与接合垫BP之间的接合稳定度。
参阅图6C，突出物110d的栅极绝缘层112与钝化层116个别具有多个区段。一部分的钝化层116的区段位于栅极绝缘层112的区段中的相邻两个之间，且延伸至接合垫BP上。在本实施例中，延伸至接合垫BP上的钝化层116的区段接触第一金属层102。换句话说，在本实施例中，两个栅极绝缘层112的区段与一个钝化层116的区段构成对称形状的突出物110d。在本实施例中，钝化层116的上表面116S、钝化层116的侧壁116W、栅极绝缘层112的一部分上表面112S以及栅极绝缘层112其中一侧的侧壁112W构成了突出物110d阶梯状的轮廓。阶梯状的突出物110d具有与图6B所示的突出物110c相同的技术功效，于此不再赘述。
参阅图6D，突出物110e的非晶硅层114与钝化层116个别具有多个区段，栅极绝缘层112连续并覆盖第一金属层102及接合垫BP。在本实施例中，钝化层116的区段的宽度大于非晶硅层114的区段的宽度，且钝化层116与栅极绝缘层112包围非晶硅层114。钝化层116通过非晶硅层114的图案形成阶梯状的区段，因此可形成阶梯状的突出物110e。在本实施例中，钝化层116的上表面116S以及侧壁116W构成了突出物110e阶梯状的轮廓。阶梯状的突出物110e具有与图6B所示的突出物110c相同的技术功效，于此不再赘述。
参阅图6E，突出物110f与图6D中的突出物110e大致相同，其差异在于突出物110f的栅极绝缘层112也具有多个区段。钝化层116的区段在接合垫BP的垂直投影与栅极绝缘层112的区段重叠，且非晶硅层114的区段在接合垫BP的垂直投影与栅极绝缘层112的区段重叠。在本实施例中，栅极绝缘层112的宽度大于非晶硅层114以及钝化层116的宽度，因此可形成阶梯状的突出物110f。在本实施例中，钝化层116的上表面116S、钝化层116的侧壁116W、栅极绝缘层112的一部分上表面112S以及栅极绝缘层112其中一侧的侧壁112W构成了突出物110f三层阶梯状的轮廓，但本发明并不以此为限。在其他实施例中，也可以利用不同工艺方式形成更多层的阶梯状结构。举例来说，可以通过半穿透(half-tone)光罩，产生不同的蚀刻深度，以形成具有更多层阶梯状结构的突出物。阶梯状的突出物110f具有与图6D所示的突出物110e相同的技术功效，于此不再赘述。
参阅图6F，突出物110g与图6D中的突出物110e大致相同，其差异在于突出物110g的钝化层116的区段在接合垫BP的垂直投影与非晶硅层114的区段在接合垫BP的垂直投影至少部分重叠。举例来说，图6F中左侧的钝化层116的区段完全覆盖其下方的非晶硅层114的区段，但图6F中右侧及中间的钝化层116的区段仅覆盖一部分的非晶硅层114的区段，因此右侧及中间的钝化层116与非晶硅层114共同构成非对称形状的阶梯状突出物110g。钝化层116的上表面116S、钝化层116的侧壁116W、非晶硅层114的一部分上表面114S以及非晶硅层114其中一侧的侧壁114W构成了右侧及中间的突出物110g三层阶梯状的轮廓，但本发明并不以此为限。阶梯状的突出物110g具有与图6D所示的突出物110e相同的技术功效，于此不再赘述。
综上所述，本发明通过设置突出物在柔性基板的接合垫上，可增加导电粒子与柔性基板之间的接触面积。换句话说，通过使导电粒子接触突出物，可增加导电粒子的形变量，进而提升电子装置与柔性基板之间的接合稳定度。此外，在导电粒子具有绝缘层的实施例中，设置突出物还有利于突破绝缘层。如此一来，在接合工艺中，达到电子元件与柔性基板之间的有效接触所需施加的外力可降低，因此可避免柔性基板的接合垫塌陷。此外，由于电性连接件与突出物的顶端之间的间隔较小，因此即便电性连接件与接合垫之间的间隔随时间或环境变化而有增加的现象发生，仍可确保导电粒子与柔性基板之间的接触面积足以维持电子元件与柔性基板之间的有效接触以及有效的电性连接。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何所属领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求范围所界定的为准。

Claims (19)

1.一种电子装置，其特征在于，包括：
柔性基板，包含主动区、接合垫以及位于所述接合垫上的多个突出物，所述多个突出物的相邻两个之间具有间距，所述突出物包含钝化层；
异方性导电胶，包含多个导电粒子，其中所述多个导电粒子接触所述多个突出物，每个所述导电粒子具有直径，所述间距大于所述导电粒子的所述直径的50％，且所述间距小于3倍的所述导电粒子的所述直径；以及
电子元件，其中所述异方性导电胶位于所述柔性基板的所述接合垫与所述电子元件之间，所述钝化层相对于所述接合垫朝向所述电子组件凸出。
2.如权利要求1所述的电子装置，其特征在于，每个所述多个突出物具有宽度，所述宽度介于1微米至2微米的范围中。
3.如权利要求1所述的电子装置，其特征在于，每个所述突出物具有高度，所述高度介于0.1微米至1微米的范围中。
4.如权利要求1所述的电子装置，其特征在于，所述间距介于1.2微米至2微米的范围中。
5.如权利要求1所述的电子装置，其特征在于，每个所述突出物具有宽度，每个所述导电粒子具有直径，所述宽度大于所述直径的20％，且所述宽度小于3倍的所述直径。
6.如权利要求1所述的电子装置，其特征在于，每个所述突出物具有高度，每个所述导电粒子具有直径，所述高度大于所述直径的5％，且所述高度小于所述直径的30％。
7.如权利要求1所述的电子装置，其特征在于，所述多个导电粒子具有大于15％的形变量。
8.如权利要求1所述的电子装置，其特征在于，所述钝化层具有介于0.3微米至0.4微米的范围中的厚度。
9.如权利要求1所述的电子装置，其特征在于，所述钝化层具有多个区段。
10.如权利要求9所述的电子装置，其特征在于，所述突出物包含栅极绝缘层，所述栅极绝缘层具有介于0.3微米至0.4微米的范围中的厚度。
11.如权利要求10所述的电子装置，其特征在于，所述栅极绝缘层具有多个区段。
12.如权利要求11所述的电子装置，其特征在于，所述栅极绝缘层的所述多个区段在所述接合垫上的垂直投影分别与所述栅极绝缘层的所述多个区段重叠。
13.如权利要求11所述的电子装置，其特征在于，一部分的所述钝化层位于所述栅极绝缘层的所述多个区段中的相邻两个之间，且延伸至所述接合垫上。
14.如权利要求10所述的电子装置，其特征在于，所述突出物还包含非晶硅层，位于所述钝化层与所述栅极绝缘层之间，所述非晶硅层具有介于0.05微米至0.15微米的范围中的厚度。
15.如权利要求14所述的电子装置，其特征在于，所述钝化层具有多个区段，所述非晶硅层具有多个区段。
16.如权利要求15所述的电子装置，其特征在于，所述钝化层的所述多个区段在所述接合垫上的垂直投影与所述非晶硅层的所述多个区段在所述接合垫上的垂直投影至少部分重叠。
17.如权利要求15所述的电子装置，其特征在于，所述栅极绝缘层具有多个区段，所述钝化层的所述多个区段在所述接合垫上的垂直投影与所述栅极绝缘层的所述多个区段重叠，且所述非晶硅层的所述多个区段在所述接合垫上的垂直投影与所述栅极绝缘层的所述多个区段重叠。
18.如权利要求9所述的电子装置，其特征在于，所述突出物还包含栅极绝缘层以及非晶硅层，所述非晶硅层位于所述钝化层与所述栅极绝缘层之间，其中所述栅极绝缘层具有多个区段，所述非晶硅层具有多个区段。
19.如权利要求18所述的电子装置，其特征在于，一部分的所述钝化层位于所述栅极绝缘层的所述多个区段中的相邻两个之间，且延伸至所述接合垫上。
CN202010563199.4A 2020-06-19 2020-06-19 电子装置 Active CN113823637B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010563199.4A CN113823637B (zh) 2020-06-19 2020-06-19 电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010563199.4A CN113823637B (zh) 2020-06-19 2020-06-19 电子装置

Publications (2)

Publication Number Publication Date
CN113823637A CN113823637A (zh) 2021-12-21
CN113823637B true CN113823637B (zh) 2024-05-10

Family

ID=78924618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010563199.4A Active CN113823637B (zh) 2020-06-19 2020-06-19 电子装置

Country Status (1)

Country Link
CN (1) CN113823637B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133330A (ja) * 1998-10-26 2000-05-12 Seiko Epson Corp 異方性導電膜、それを用いた半導体実装基板、液晶装置、および電子機器
US6190509B1 (en) * 1997-03-04 2001-02-20 Tessera, Inc. Methods of making anisotropic conductive elements for use in microelectronic packaging
JP2006227048A (ja) * 2005-02-15 2006-08-31 Seiko Epson Corp 異方性導電膜、半導体実装基板、電気光学装置及び電子機器
TWI263349B (en) * 2005-08-19 2006-10-01 Au Optronics Corp Bonding pads structure of the package
TW201117336A (en) * 2009-11-05 2011-05-16 Raydium Semiconductor Corp Electronic chip and substrate providing insulation protection between conducting nodes
WO2011058810A1 (ja) * 2009-11-16 2011-05-19 シャープ株式会社 バンプ電極、半導体素子および半導体装置
CN107393895A (zh) * 2016-05-17 2017-11-24 三星显示有限公司 显示装置
CN109216582A (zh) * 2018-08-27 2019-01-15 京东方科技集团股份有限公司 一种显示面板及其制备方法和显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190509B1 (en) * 1997-03-04 2001-02-20 Tessera, Inc. Methods of making anisotropic conductive elements for use in microelectronic packaging
JP2000133330A (ja) * 1998-10-26 2000-05-12 Seiko Epson Corp 異方性導電膜、それを用いた半導体実装基板、液晶装置、および電子機器
JP2006227048A (ja) * 2005-02-15 2006-08-31 Seiko Epson Corp 異方性導電膜、半導体実装基板、電気光学装置及び電子機器
TWI263349B (en) * 2005-08-19 2006-10-01 Au Optronics Corp Bonding pads structure of the package
TW201117336A (en) * 2009-11-05 2011-05-16 Raydium Semiconductor Corp Electronic chip and substrate providing insulation protection between conducting nodes
WO2011058810A1 (ja) * 2009-11-16 2011-05-19 シャープ株式会社 バンプ電極、半導体素子および半導体装置
CN107393895A (zh) * 2016-05-17 2017-11-24 三星显示有限公司 显示装置
CN109216582A (zh) * 2018-08-27 2019-01-15 京东方科技集团股份有限公司 一种显示面板及其制备方法和显示装置

Also Published As

Publication number Publication date
CN113823637A (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
CN108228002B (zh) 触控面板及应用其的触控显示装置
CN110119054B (zh) 显示面板
JP4068628B2 (ja) 配線基板、半導体装置および表示モジュール
TWI429339B (zh) 電路板用之基材、電路板以及電路板的製造方法
JP4784304B2 (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
JP2007305881A (ja) テープキャリアおよび半導体装置並びに半導体モジュール装置
US7524700B2 (en) Method for manufacturing semiconductor device, and method and structure for implementing semicondutor device
TWI751020B (zh) 電子裝置及電子裝置的製造方法
US12218301B2 (en) Manufacturing method of electronic device
CN101404268A (zh) 半导体元件与凸块制作方法
CN108574158A (zh) 显示装置及其制造方法
US9607960B1 (en) Bonding structure and flexible device
CN113823637B (zh) 电子装置
CN110880288B (zh) 显示装置及其制造方法
TWI730819B (zh) 電子裝置
KR100837281B1 (ko) 반도체 소자 패키지 및 그 제조 방법
TWI784661B (zh) 軟性電路板之佈線結構
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP2009295857A (ja) Ｉｃチップと外部配線との接続構造およびｉｃチップ
JP2008083365A (ja) 液晶表示装置
JP2006196728A (ja) 電子部品、電気光学装置、及び電子機器
CN101552253A (zh) 阵列封装基板
JP2005109377A (ja) 半導体装置およびその製造方法
JP4973513B2 (ja) 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置
KR102017643B1 (ko) 연성 회로 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant