JP2005109377A

JP2005109377A - 半導体装置およびその製造方法

Info

Publication number: JP2005109377A
Application number: JP2003344020A
Authority: JP
Inventors: Takamasa Tanaka; 隆将田中
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-10-02
Filing date: 2003-10-02
Publication date: 2005-04-21

Abstract

【課題】ＣＯＦでのテープキャリア基板の変形による半導体素子端部と導体配線が接触する問題をテープキャリア基板の製造コストの増加無しで解決する。
【解決手段】半導体素子８と、半導体素子８が搭載されるテープキャリア基板１とからなり、テープキャリア基板１は、フィルム基材２と、フィルム基材２上に整列して設けられた複数本の導体配線３と、各導体配線３上に形成された第１の突起電極６および第２の突起電極７とを備え、第１の突起電極６は半導体素子８の電極９と接続され、第２の突起電極７は第１の突起電極６より半導体素子８の周囲側に対応する位置にあり、かつ、半導体素子８の絶縁保護膜１０と接している。これにより、電気的な接続を行わない第２の突起電極７が半導体素子８とテープキャリア基板１とを所定の間隔に保つ保持部材となり、チップエッジと導体配線３が接触するショート不良が発生することを防止できる。
【選択図】図１

Description

この発明は、チップオンフィルム（ＣＯＦ）に用いられるテープキャリア基板、特にテープキャリア基板の導体配線上に形成された突起電極の構造についての半導体装置およびその製造方法に関する。

フィルム基材を使用したパッケージモジュールの一種である、絶縁性のフィルム基材にデバイスホールが設けられたＴＣＰ（テープキャリアパッケージ）は、現在フラットパネルディスプレイの駆動用ドライバーとして主に使用されている。図６（ａ）にＴＣＰの説明図を示す。８は半導体素子、１６はフィルム基材、１７は接着剤、１８は導体配線、２０は突起電極、２１は封止樹脂、２２はデバイスホール、２３はインナーリードである。また、このＴＣＰの別形状として特許文献１で公開されている図６（ｂ）に示す半導体素子よりデバイスホール２２が小さく突起電極２０がチップ中央側に配置されたものもある。この構造をＵＳＳＴ（ウルトラスーパースリムＴＣＰ）と呼ぶ。このＵＳＳＴ構造における利点は、半導体素子８を覆っているフィルム基材１６の幅分だけテープキャリア基板１９を縮小することができ、パッケージのコストを低減できることである。このＵＳＳＴ構造のＴＣＰの場合、半導体素子８とフィルム基材１６とを所定の間隔に保つ保持部材２４を設けることにより全半導体素子の素子面が樹脂封止されることが特徴となっている。その保持部材２４は、半導体素子８表面やフィルム基材１６に形成されている。

また、近年、デバイスホールが無いＣＯＦ（チップオンフィルム）と呼ばれるパッケージモジュールが登場した。ＣＯＦはデバイスホールや折り曲げスリットが無く、半導体素子上の電極と接続されるインナーリードがテープ基材に密着している構造である（図７参照）。このＣＯＦはデバイスホールが無く、インナーリード５ａがフィルム基材２ａに密着している為に、曲がりを生じやすいフライングリードが存在せず、導体配線３ａを薄膜化することができる。これにより従来のデバイスホールがあるＴＣＰと比較すると導体配線３ａのエッチング性が向上し、より微細な導体パターンを形成することができる。現在、４５μｍピッチのＣＯＦテープが量産されており、さらなるファイン化が現実的に期待されている。また、デバイスホールや折り曲げスリットを加工するための金型が必要でないため、ＴＣＰより低コスト性、短納期性に優れている。そのため、ＴＣＰからＣＯＦへの置き換えが進んでいる。

図７は、ＣＯＦの一例の一部を示す断面図である。テープキャリア基板１ａは、主たる要素として、絶縁性のフィルム基材２ａとその面上に形成された導体配線３ａを含む。必要に応じて導体配線３ａ上には、金属めっき被膜２５および絶縁樹脂であるソルダーレジスト４ａの層が形成される。一般的に、フィルム基材２ａとしてはポリイミドが、導体配線３ａとしては銅が使用される。

また、テープキャリア基板１ａ上の導体配線３ａと半導体素子８上の電極９は、突起電極２６を介して接続されている。そして、導体配線３ａにおいて半導体素子８に形成された電極９と接続する部分の先端からソルダーレジスト４ａにいたるまでのソルダーレジスト４ａに覆われていない領域をインナーリード５ａと呼ぶ。突起電極２６は、あらかじめテープキャリア基板１ａ上の導体配線３ａに対して形成しておく方法と、半導体素子８上の電極９に対して形成しておく方法のいずれかにより設けられる。一般的には、半導体素子８上の電極９に突起電極を形成するが、テープキャリア基板１ａ上の導体配線３ａに突起電極を形成する方法は、半導体素子８上の電極９に突起電極を形成する方法に比べ、工程数を低減し製造コストを低減できる利点がある。

ここで、テープキャリア基板１ａ上の導体配線３ａに対して突起電極２６を形成する製造方法の工程について、図８を参照して説明する。

図８（ａ１）〜（ｆ１）は、テープキャリア基板における突起電極を形成する製造工程を示し、半導体素子搭載部の平面図である。図８（ａ２）〜（ｆ２）は各々、図８（ａ１）〜（ｆ１）の拡大断面図である。各断面図は、図８（ａ１）におけるＢ−Ｂに相当する位置での断面を示す。

まず、図８（ａ１）に示すように、複数の導体配線３ａが表面に整列して形成されたフィルム基材２ａを用意する。このフィルム基材２ａの全面に、図８（ｂ１）に示すように、フォトレジスト２７を形成する。次に図８（ｃ１）に示すように、フィルム基材２ａに形成されたフォトレジスト２７の上部に、突起電極形成用の露光マスク２８を対向させる。露光マスク２８の光透過領域２８ａは、複数の導体配線３ａの整列方向に、複数の導体配線３ａを横切るように連続した長孔形状を有する。

露光マスク２８の光透過領域２８ａを通して露光し、現像することにより、図８（ｄ１）に示すように、フォトレジスト２７に、導体配線３ａを横切る長孔状パターン２７ａが開口される。それにより長孔状パターン２７ａ中に、導体配線３ａの一部が露出する。次に、フォトレジスト２７の長孔状パターン２７ａを通して、導体配線３ａの露出した部分に金属めっきを施して、図８（ｅ１）に示すように突起電極２６を形成する。次に、フォトレジスト２７を除去すれば、図８（ｆ１）に示すように、導体配線３ａに突起電極２６が形成されたテープキャリア基板１ａが得られる。

この導体配線３ａに突起電極２６が形成されたテープキャリア基板１ａを使用する場合の半導体素子８の表面は、電極９と半導体素子８の周囲５から３０μｍの幅のチップエッジと呼ばれる部分（図７の囲み破線部Ｘ）を除いて、絶縁保護膜１０が形成されて
いる。電極９の表面に絶縁保護膜１０が無い理由は、導体配線３ａ上に形成された突起電極２６と電気的に接続されるためである。通常、半導体素子８はシリコン基板であるウエハに複数個形成されダイシング工程で分割されるが、絶縁保護膜１０は、シリコン基板より切削されにくいため、切削する部分には絶縁保護膜１０を配置しない。よって、チップエッジ部は導電性であるシリコンがむき出しとなっている状態である。

そして、上述の製造方法により作製されたテープキャリア基板１ａ上に半導体素子８を搭載し、図９に示すように、ボンディングツール１５により押圧し接合させる。その接合部の補強のために封止樹脂１１を半導体素子８とテープキャリア基板１ａの間に介在させる。
特許第３２７０８０７号公報

しかし、ＣＯＦではＴＣＰでは見られなかった特有の課題が発生した。それは半導体素子８の外周部のシリコン基板が絶縁保護膜１０で覆われていないチップエッジと導体配線３ａが接触し、ショート不良となる問題が発生した。これは、ＴＣＰとＣＯＦの製造方法の違いによるものであり、ＴＣＰは導体配線１８と半導体素子８を所定の距離を開けて対向させた後、インナーリード２３を変形させながら接合させる。そのためチップエッジと導体配線の隙間は大きい。これに対し、ＣＯＦは、インナーリード５ａを変形させないまま接合させるためチップエッジと導体配線３ａとの隙間は、導体配線３ａ上に形成された突起電極２６の高さだけになり、ＴＣＰより隙間が小さい。また、ＣＯＦの封止樹脂１１は硬化時に収縮する性質があるため、封止樹脂１１の収縮と共にテープキャリア基板１ａが半導体素子８側に反る。そのため突起電極２６の高さはこのテープキャリア基板１ａの変形量を考慮しショートが起こらない高さに設計されている。この封止樹脂１１の硬化収縮に伴うテープキャリア基板１ａの変形量は、電極９から封止樹脂１１の外形までの距離に比例して大きくなる。特に図１０に示すＵＳＳＴ構造のＣＯＦでは、電極９から封止樹脂１１の外形までの距離が長いため、テープキャリア基板１ａの変形量が大きく、図９のような電極９が半導体素子８の外周近傍にある場合の突起電極２６の高さでは、図１０の囲み破線部Ｚで示すようにチップエッジと導体配線３ａのショートが起こってしまう。そのため、ＵＳＳＴ構造のＣＯＦは突起電極２６の高さを電極９がチップ外周にある場合より高くする必要が生じた。しかし突起電極２６の高さを高くするためには金属めっきの時間を長くする必要があり、結果、製造時間の増加によりテープキャリア基板の製造コスト増加となるため望ましくない。

したがって、本発明の目的は、ＣＯＦでの封止樹脂の収縮に伴うテープキャリア基板の変形による半導体素子端部と導体配線が接触する問題をテープキャリア基板の製造コストの増加無しで解決できる半導体装置およびその製造方法を提供することである。

上記課題を解決するためにこの発明の請求項１記載の半導体装置は、表面に電極が形成されるとともに前記電極を除いて絶縁保護膜で覆われた部分を有する半導体素子と、前記半導体素子が搭載されるテープキャリア基板とからなる半導体装置であって、前記テープキャリア基板は、フィルム基材と、前記フィルム基材上に整列して設けられた複数本の導体配線と、前記各導体配線上に形成された第１の突起電極および第２の突起電極とを備え、前記第１の突起電極は前記半導体素子の電極と接続され、前記第２の突起電極は前記第１の突起電極より半導体素子の周囲側に対応する位置にあり、かつ、前記半導体素子の絶縁保護膜と接している。

請求項２記載の半導体装置の製造方法は、表面に電極が形成されるとともに前記電極を除いて絶縁保護膜で覆われた部分を有する半導体素子を準備する工程と、フィルム基材と、前記フィルム基材上に整列して設けられた複数本の導体配線と、前記各導体配線上に形成された第１の突起電極および第２の突起電極とを備え、前記第１の突起電極は前記半導体素子の電極と対応する位置に形成し、前記第２の突起電極は、前記第１の突起電極より半導体素子の周囲側で、かつ、前記半導体素子の絶縁保護膜で覆われた部分に対応する位置に形成したテープキャリア基板を準備する工程と、前記半導体素子の表面と前記テープキャリア基板を対向させて、前記第１の突起電極と前記半導体素子の電極とを接続するとともに前記第２の突起電極と前記半導体素子の絶縁保護膜とを当接させる工程とを含む。

この発明の請求項１記載の半導体装置によれば、テープキャリア基板の第１の突起電極は半導体素子の電極と接続され、第２の突起電極は第１の突起電極より半導体素子の周囲側に対応する位置にあり、かつ、半導体素子の絶縁保護膜と接しているので、電気的な接続を行う通常の突起電極（第１の突起電極）の他に、電気的な接続を行わない突起電極（第２の突起電極）を同一導体配線上に通常の突起電極よりも半導体素子の周囲側に位置する形成することにより、電気的な接続を行わない突起電極が半導体素子とテープキャリア基板とを所定の間隔に保つ保持部材となり、チップエッジと導体配線が接触するショート不良が発生することを防止できる。

すなわち、第１の突起電極と半導体素子の電極とが接合された位置から半導体素子の表面を保護する封止樹脂の外形までの間に、第２の突起電極と半導体素子の絶縁保護膜が接する部分を設けることで、半導体素子とテープキャリア基板とを所定の間隔に保つ保持部材となり、封止樹脂の硬化収縮に伴うテープキャリア基板の変形量を第２の突起電極が無い場合に比べて小さくできる。その結果、突起電極の高さを高くする必要が無いため、テープキャリア基板の製造コストの増加無しで半導体素子端部と導体配線が接触することを防止できる。

この発明の請求項２記載の半導体装置の製造方法によれば、半導体素子の表面とテープキャリア基板を対向させて、テープキャリア基板の第１の突起電極と半導体素子の電極とを接続するとともに第２の突起電極と半導体素子の絶縁保護膜とを当接させる工程とを含むので、電気的な接続を行う通常の突起電極（第１の突起電極）の他に、電気的な接続を行わない突起電極（第２の突起電極）を同一導体配線上に通常の突起電極よりも半導体素子の周囲側に位置する形成することにより、電気的な接続を行わない突起電極が半導体素子とテープキャリア基板とを所定の間隔に保つ保持部材となり、チップエッジと導体配線が接触するショート不良が発生することを防止できる。

すなわち、絶縁保護膜に覆われていない半導体素子の電極とその電極に対応する導体配線上に形成された第１の突起電極の他に、前記同一導体配線上に第１突起電極よりも半導体素子の周囲側に位置する第２の突起電極を、それぞれ半導体素子とテープキャリア基板に形成しておき、半導体素子の電極と第１の突起電極を接合させるときに、第２の突起電極を半導体素子表面の絶縁保護膜と当接させることにより、第２の突起電極が半導体素子とテープキャリア基板とを所定の間隔に保つ保持部材となるため、封止樹脂の硬化収縮に伴うテープの変形量を第２の突起電極が無い場合に比べて小さくできる。その結果、突起電極の高さを高くする必要が無いため、テープキャリア基板の製造コストの増加無しで半導体素子端部と導体配線が接触することを防止できる。

この発明の実施の形態を図１〜図５に基づいて説明する。図１は、本発明の実施の形態の半導体装置の断面図である。図２は、本実施の形態の半導体装置に使用する半導体素子の製造方法を示した工程図、図３は、本実施の形態の半導体装置に使用されるテープキャリアの製造方法を示した工程図、図４は、本実施の形態の半導体装置の製造方法を示した工程図である。

図１に示すように、この半導体装置は、表面に電極９が形成されるとともに電極９を除いて絶縁保護膜１０で覆われた部分を有する半導体素子８と、半導体素子８が搭載されるテープキャリア基板１とからなる。

テープキャリア基板１は、主たる要素として、絶縁性のフィルム基材２とその面上に整列して形成された複数本の導体配線３を含む。必要に応じて導体配線３上には、金属めっき被膜および絶縁樹脂であるソルダーレジスト４の層が形成される。一般的に、フィルム基材２としてはポリイミドが、導体配線３としては銅が使用される。

また、同一導体配線３上には突起電極が２つ形成されており、その第１の突起電極６は前記半導体素子８の電極９と対応する位置に形成されている。また、第２の突起電極７は前記第１の突起電極６より半導体素子８の周囲側に対応する位置にあり、かつ、前記半導体素子８の絶縁保護膜１０に覆われている部分に対応する位置に形成されている。なお、導体配線３において半導体素子８に形成された電極９と接続する部分の先端からソルダーレジスト４にいたるまでのソルダーレジスト４に覆われていない領域をインナーリード５と呼ぶ。

そして、第１の突起電極６と半導体素子８の電極９とが接合されており、また、第２の突起電極７と半導体素子８の絶縁保護膜１０が接している。第１と第２の突起電極６，７の周辺の領域は半導体素子８の表面保護や半導体装置自身の強度確保のために封止樹脂１１で覆われている。

次に、本実施の形態の半導体装置に使用される半導体素子の製造方法の工程について、図２を参照して説明する。

まず、図２（ａ）に示すように、シリコン基板１２上に電極９をアルミニウムや銅で形成する。次に、図２（ｂ）において、化学気相堆積法（ＣＶＤ法）によって絶縁保護膜１０を形成する。

次に図２（ｃ）に示すように、電極９表面の領域と、チップ周囲の５から３０μｍ幅を開口させ、それ以外の絶縁保護膜１０表面を覆うフォトレジスト２８をリソグラフィ形成する。次に図２（ｄ）に示すように電極９表面の領域と、チップ周囲の５から３０μｍ幅の領域にある絶縁保護膜１０をプラズマエッチングにより除去する。そして、図２（ｅ）に示すように、フォトレジスト２８を除去する。通常、半導体素子８はウエハ上に連続的に複数個形成されており、ダイシング工程で個別に切り分けされる。絶縁保護膜１０は、シリコン基板より切削されにくいために、ダイシング工程で切削する部分に位置するチップ周囲の５から３０μｍ幅の領域にある絶縁保護膜１０を除去した。そのため、チップエッジ部は導電性であるシリコンがむき出しとなっている状態である。

次に本実施の形態の半導体装置に使用されるテープキャリアの製造方法の工程について、図３を参照して説明する。

図３（ａ１）〜（ｆ１）は、テープキャリア基板における突起電極を形成する製造工程を示し、半導体素子搭載部の平面図である。図３（ａ２）〜（ｆ２）は各々、図３（ａ１）〜（ｆ１）の拡大断面図である。各断面図は、図３（ａ１）におけるＡ−Ａに相当する位置での断面を示す。

まず、図３（ａ１）に示すように、複数の導体配線３が表面に整列して形成されたフィルム基材２を用意する。このフィルム基材２の全面に、図３（ｂ１）に示すように、フォトレジスト１３を形成する。次に図３（ｃ１）に示すように、フィルム基材２に形成されたフォトレジスト１３の上部に、突起電極形成用の露光マスク１４を対向させる。露光マスク１４の光透過領域１４ａおよび１４ｂは、複数の導体配線３の整列方向に、複数の導体配線３を横切るように連続した長孔形状を有する。

露光マスク１４の光透過領域１４ａおよび１４ｂを通して露光し、現像することにより、図３（ｄ１）に示すように、フォトレジスト１３に、導体配線３を横切る長孔状パターン１３ａおよび１３ｂが開口される。それにより長孔状パターン１３ａおよび１３ｂの中に、導体配線３の一部が露出する。次に、フォトレジスト１３の長孔状パターン１３ａおよび１３ｂを通して、導体配線３の露出した部分に金属めっきを施して、図３（ｅ１）に示すように第１の突起電極６と第２の突起電極７を形成する。このとき、第１の突起電極６は半導体素子８の電極９と対応する位置に形成し、第２の突起電極７は、第１の突起電極６より半導体素子８の周囲側で、かつ、半導体素子８の絶縁保護膜１０で覆われた部分に対応する位置に形成する。次に、フォトレジスト１３を除去すれば、図３（ｆ１）に示すように、導体配線３に第１の突起電極６と第２の突起電極７が形成されたテープキャリア基板１が得られる。このように、第１の突起電極６と第２の突起電極７を同時に形成できるため、製造時間の増加は無い。

この半導体装置の製造に際しては、図４に示すように、半導体素子８の表面とテープキャリア基板１を対向させて、第１の突起電極６と半導体素子８の電極９とを接続するとともに第２の突起電極７と半導体素子８の絶縁保護膜１０とを当接させる。

この場合、上述の実施の形態における製造方法により作製されたテープキャリア基板１上に半導体素子８を搭載し、ボンディングツール１５により押圧する。その際、ボンディングツール１５を介して超音波を印加することが望ましい。それにより、第１の突起電極６の先端が、電極９の表面層の酸化膜に当接して振動するための、酸化膜を破砕する効果が顕著になる。

また、図５に示すような方法により、半導体素子８をテープキャリア基板１上に実装することもできる。すなわち図５（ａ）に示すように、テープキャリア基板１の第１の突起電極６が形成された領域を覆って封止樹脂１１を形成する。次に、半導体素子８とテープキャリア基板１を対向させ、両者を互いに向かって押圧して、図５（ｂ）に示すように、電極９に第１の突起電極６を当接させる。その際、第１の突起電極６の上面により、封止樹脂１１が両脇に効果的に排除されて、第１の突起電極６と電極９を接合させることができる。

本発明にかかる半導体装置およびその製造方法は、ＣＯＦでの封止樹脂の硬化収縮によるテープ変形量を減少させることができ、チップエッジと導体配線とのショート不良を防止でき、フラットパネルディスプレイなどに使用される半導体装置として有用である。

本発明の一実施形態にかかる半導体装置を示す断面図である。本発明の実施の形態の半導体装置の半導体素子の形成方法を示す工程ごとの主要な断面図である。本発明の実施の形態の半導体装置のテープキャリア基板の製造方法を示し、（ａ１）〜（ｆ１）は、突起電極を形成する製造工程における、フィルム基材上の半導体素子搭載部の平面図、（ａ２）〜（ｆ２）は各々、（ａ１）〜（ｆ１）の拡大断面図である。本発明の実施の形態の半導体装置の製造方法を示す断面図である。本発明の実施の形態の半導体装置の製造方法の他の例を示す断面図である。（ａ）一般的なＴＣＰを示す断面図、（ｂ）ＵＳＳＴ構造のＴＣＰを示す断面図である。従来例のＣＯＦを示す断面図である。従来例のテープキャリア基板の製造工程を説明するための図であり、（ａ１）〜（ｆ１）はフィルム基材の一部を示す平面図、（ａ２）〜（ｆ２）は各々その断面図である。図８のテープキャリア基板に半導体素子を実装する様子を示す断面図である。従来例のＣＯＦでチップエッジと導体配線が接触した状態を示す断面図である。

符号の説明

１，１ａ，１９テープキャリア基板
２，２ａ，１６フィルム基材
３，３ａ，１８導体配線
４ソルダーレジスト
５，５ａ，２３インナーリード
６第１の突起電極
７第２の突起電極
８半導体素子
９電極
１０絶縁保護膜
１１，２１封止樹脂
１２シリコン基板
１３，２７，２８フォトレジスト
１３ａ，１３ｂ，２７ａ長孔状パターン
１４，２８露光マスク
１４ａ，１４ｂ，２８ａ光透過領域
１５ボンディングツール
１７接着剤
２０，２６突起電極
２２デバイスホール
２４保持部材
２５金属めっき被膜

Claims

表面に電極が形成されるとともに前記電極を除いて絶縁保護膜で覆われた部分を有する半導体素子と、前記半導体素子が搭載されるテープキャリア基板とからなる半導体装置であって、前記テープキャリア基板は、フィルム基材と、前記フィルム基材上に整列して設けられた複数本の導体配線と、前記各導体配線上に形成された第１の突起電極および第２の突起電極とを備え、前記第１の突起電極は前記半導体素子の電極と接続され、前記第２の突起電極は前記第１の突起電極より半導体素子の周囲側に対応する位置にあり、かつ、前記半導体素子の絶縁保護膜と接していることを特徴とする半導体装置。
表面に電極が形成されるとともに前記電極を除いて絶縁保護膜で覆われた部分を有する半導体素子を準備する工程と、
フィルム基材と、前記フィルム基材上に整列して設けられた複数本の導体配線と、前記各導体配線上に形成された第１の突起電極および第２の突起電極とを備え、前記第１の突起電極は前記半導体素子の電極と対応する位置に形成し、前記第２の突起電極は、前記第１の突起電極より半導体素子の周囲側で、かつ、前記半導体素子の絶縁保護膜で覆われた部分に対応する位置に形成したテープキャリア基板を準備する工程と、
前記半導体素子の表面と前記テープキャリア基板を対向させて、前記第１の突起電極と前記半導体素子の電極とを接続するとともに前記第２の突起電極と前記半導体素子の絶縁保護膜とを当接させる工程とを含む半導体装置の製造方法。