[go: up one dir, main page]

CN113611671A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN113611671A
CN113611671A CN202110904520.5A CN202110904520A CN113611671A CN 113611671 A CN113611671 A CN 113611671A CN 202110904520 A CN202110904520 A CN 202110904520A CN 113611671 A CN113611671 A CN 113611671A
Authority
CN
China
Prior art keywords
conductive layer
layer
semiconductor structure
initial
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110904520.5A
Other languages
English (en)
Other versions
CN113611671B (zh
Inventor
肖德元 邱云松 邵光速
邵光速
肖德元
邱云松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Beijing Superstring Academy of Memory Technology
Original Assignee
Changxin Memory Technologies Inc
Beijing Superstring Academy of Memory Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc, Beijing Superstring Academy of Memory Technology filed Critical Changxin Memory Technologies Inc
Priority to CN202110904520.5A priority Critical patent/CN113611671B/zh
Publication of CN113611671A publication Critical patent/CN113611671A/zh
Priority to PCT/CN2022/077903 priority patent/WO2023010832A1/zh
Priority to US17/883,565 priority patent/US20240274684A1/en
Application granted granted Critical
Publication of CN113611671B publication Critical patent/CN113611671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H10D64/666—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum the conductor further comprising additional layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

本申请实施例提供一种半导体结构及其制备方法，涉及半导体技术领域，该半导体结构的制备方法包括提供基底；在基底内形成呈阵列排布的多个有源柱；形成环绕每个有源柱设置的栅极，栅极在有源柱上的投影覆盖在有源柱的沟道区上，其中，沿垂直于基底的方向，栅极包括依次层叠设置的第一导电层和第二导电层，第一导电层和第二导电层的功函数不同。本申请实施例通过将栅极制备成具有不同功函数的第一导电层和第二导电层，以降低有源柱的源漏区靠近栅极的界面处的电场，大大改善了栅极诱导漏极泄漏电流效应(GIDL)，提高了半导体结构的性能。

Description

半导体结构及其制备方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体结构及其制备方法。
背景技术
随着半导体结构向集成化的方向发展，使得半导体结构的尺寸越来越小，例如在动态随机存储器(Dynamic random access memory，简称DRAM)的制备工艺中，利用垂直的全环绕栅极晶体管(Gate-All-Around，简称GAA)作为选择晶体管(access transistor)时，其占据的面积可以达到4F2，可以提高单位面积内存储单元的数量，以提高排布密度。
但是，垂直的全环绕栅极晶体管的栅极/漏极之间容易形成栅诱导漏极泄漏电流，降低了半导体结构的性能。
发明内容
鉴于上述问题，本申请实施例提供一种半导体结构及其制备方法，用于降低栅诱导漏极泄漏电流，提高半导体结构的性能。
为了实现上述目的，本申请实施例提供如下技术方案：
本申请实施例的第一方面提供一种半导体结构的制备方法，其包括如下步骤：
提供基底；
在所述基底内形成呈阵列排布的多个有源柱，每个所述有源柱沿垂直于所述基底的方向延伸；
形成环绕每个所述有源柱设置的栅极，所述栅极在所述有源柱上的投影覆盖在所述有源柱的沟道区上，其中，沿垂直于所述基底的方向，所述栅极包括依次层叠设置的第一导电层和第二导电层，所述第一导电层和所述第二导电层的功函数不同。
在一些实施例中，所述第一导电层的功函数和所述第二导电层的功函数中至少其一为高功函数。
在一些实施例中，所述第一导电层的材质和所述第二导电层的材质均包括TiN、TiAl、Ta、W、Wn、CO、Al和La中的一种，且所述第一导电层的材质与所述第二导电层的材质不同。
在一些实施例中，所述第一导电层的材质包括TiN、TiAl、Ta、W、Wn、CO、Al和La中的一种；
所述第二导电层的材质包括具有掺杂离子的多晶硅。
在一些实施例中，所述掺杂离子包括N型离子。
在一些实施例中，在所述基底内形成有源柱的步骤中，包括：
在所述基底内形成多个沿第一方向间隔设置的第一凹槽，所述第一凹槽沿第二方向延伸，相邻的所述第一凹槽之间的区域构成有源条，所述第一方向与所述第二方向相交；
在每个所述第一凹槽内形成隔离层，所述隔离层的顶面与所述基底的顶面平齐；
在所述基底内形成多个沿第二方向间隔设置的第二凹槽，每个所述第二凹槽沿所述第一方向延伸，且所述第二凹槽的深度小于所述第一凹槽的深度，被保留下来的所述有源条构成呈阵列排布的多个初始有源柱，被保留下的第二隔离层构成间隔设置的多个隔离柱；
对所述初始有源柱进行离子注入，以形成有源柱。
在一些实施例中，所述第二凹槽深度与所述第一凹槽的深度之比为1:3～1:2。
在一些实施例中，所述隔离层包括依次层叠设置的第一隔离层和第二隔离层，所述第一隔离层设置在所述基底上。
在一些实施例中，对所述初始有源柱进行离子注入的步骤之后，形成环绕每个所述有源柱设置的栅极的步骤之前，所述制备方法还包括：
在所述基底内形成沿所述第一方向间隔设置的多条位线，每条所述位线均沿所述第二方向延伸。
在一些实施例中，对所述初始有源柱进行离子注入的步骤之后，在所述基底内形成沿所述第一方向间隔设置的多条位线的步骤之前，所述制备方法还包括：
在所述初始有源柱和所述隔离柱的顶面上形成保护层；
在所述基底内形成沿所述第一方向间隔设置的多条位线的步骤之后，所述制备方法包括：
去除所述保护层和所述隔离柱，所述第一隔离层与多个所述有源柱围成填充区。
在一些实施例中，去除所述保护层和所述第二隔离层的步骤之后，所述制备方法还包括：
在所述有源柱的侧壁上形成栅氧化层；
在所述填充区内依次形成层叠设置的第一初始绝缘层、第一初始导电层、第二初始导电层以及第二初始绝缘层，所述第二初始绝缘层的顶面与所述基底的顶面平齐；
在所述第二初始绝缘层内形成沿所述第一方向延伸的第三凹槽，所述第三凹槽暴露出所述第二方向上相邻的有源柱之间的第二初始导电层；
去除暴露在所述第三凹槽内的所述第二初始导电层、所述第一初始导电层和部分所述第一初始绝缘层，被保留下来的所述第一初始导电层和所述第二初始导电层分别作为第一导电层和第二导电层，所述第一导电层和所述第二导电层构成字线，每条所述字线包括环绕各个所述有源柱的栅极以及用于连接沿所述第一方向上各个所述栅极的导电段。
在一些实施例中，去除暴露在所述第三凹槽内的所述第二初始导电层的步骤之后，所述制备方法还包括：
在相邻的所述字线之间的区域内形成第三绝缘层，所述第三绝缘层与被保留下来的所述第二初始绝缘层连接，以形成隔离结构。
本申请实施例的第二方面提供一种半导体结构，其包括：基底；
多个有源柱，多个所述有源柱阵列排布在所述基底上，且每个所述有源柱沿垂直于所述基底的方向延伸；
多个栅极，每个所述栅极环绕一个所述有源柱设置，且所述栅极在所述有源柱上的投影覆盖在所述有源柱的沟道区上，其中，所述栅极包括层叠设置的第一导电层和第二导电层，所述第一导电层和所述第二导电层的功函数不同。
在一些实施例中，所述半导体结构还包括用于连接位于同一第一方向上各个所述栅极的导电段，所述导电段和所述栅极构成一条字线，所述字线沿第一方向延伸。
在一些实施例中，所述半导体结构包括多条位线，每条位线沿第二方向延伸，并连接位于同一第二方向上的各个所述有源柱。
在一些实施例中，所述位线的材质包括硅化钴。
本申请实施例所提供的半导体结构及其制备方法中，通过将栅极制备成具有不同功函数的第一导电层和第二导电层，来降低有源柱的源漏区靠近栅极的界面处的电场，大大改善了栅极诱导漏极泄漏电流效应(GIDL)，提高了半导体结构的性能。
除了上面所描述的本申请实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本申请实施例提供的半导体结构及其制备方法所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的半导体结构的制备方法的流程图一；
图2为本申请实施例提供的半导体结构的制备方法中基底和光刻胶层的结构示意图；
图3为本申请实施例提供的半导体结构的制备方法的流程图二；
图4为本申请实施例提供的半导体结构的制备方法中形成第一凹槽的俯视图；
图5为图4中A-A方向的剖视图；
图6为图4中B-B方向的剖视图；
图7为本申请实施例提供的半导体结构的制备方法中形成隔离层的俯视图；
图8为图7中C-C方向的剖视图；
图9为图7中D-D方向的剖视图；
图10为本申请实施例提供的半导体结构的制备方法中形成掩膜条的俯视图；
图11为本申请实施例提供的半导体结构的制备方法中形成初始有源柱的俯视图；
图12为图11中E-E方向的剖视图；
图13为图11中F-F方向的剖视图；
图14为图11中G-G方向的剖视图；
图15为图11中H-H方向的剖视图；
图16为本申请实施例提供的半导体结构的制备方法中形成有源柱的结构示意图；
图17为本申请实施例提供的半导体结构的制备方法中形成氧化层的结构示意图；
图18为本申请实施例提供的半导体结构的制备方法中形成位线的结构示意图一；
图19为本申请实施例提供的半导体结构的制备方法中形成位线的结构示意图二；
图20为本申请实施例提供的半导体结构的制备方法中去除保护层、氧化层和第二隔离层的结构示意图一；
图21为本申请实施例提供的半导体结构的制备方法中去除保护层、氧化层和第二隔离层的结构示意图二；
图22为本申请实施例提供的半导体结构的制备方法中形成栅氧化层的结构示意图一；
图23为本申请实施例提供的半导体结构的制备方法中形成栅氧化层的结构示意图二；
图24为本申请实施例提供的半导体结构的制备方法中形成第一初始绝缘层、第一初始导电层、第二初始导电层以及第二初始绝缘层的结构示意图一；
图25为本申请实施例提供的半导体结构的制备方法中形成第一初始绝缘层、第一初始导电层、第二初始导电层以及第二初始绝缘层的结构示意图二；
图26为本申请实施例提供的半导体结构的制备方法中形成第三凹槽的结构示意图；
图27为本申请实施例提供的半导体结构的制备方法中形成字线的结构示意图；
图28为图27的俯视图；
图29为本申请实施例提供的半导体结构的制备方法中形成连接垫和电容结构的结构示意图。
附图标记：
10：基底；11：第一凹槽；12：第二凹槽；20：光刻胶层；21：掩膜凸起；22：开口；30：有源条；31：初始有源柱；32：有源柱；321：漏极区；322：沟道区；323：源极区；40：隔离层；41：第一隔离层；42：第二隔离层；43：隔离柱；50：掩膜条；60：保护层；70：氧化层；80：位线；90：填充区；100：字线；101：栅氧化层；102：第一初始绝缘层；103：第一初始导电层；104：第二初始导电层；105：第二初始绝缘层；106：第三凹槽；107：第一导电层；108：第二导电层；110：第三绝缘层；120：栅极；130：导电段；140：连接垫；150：电容结构。
具体实施方式
正如背景技术所述，相关技术中的半导体结构中存在栅诱导漏极泄漏电流的问题，经发明人研究发现，出现这种问题的原因在于，栅极与有源柱的漏极之间的交叠区域的电场较大，进而增加栅诱导漏极泄漏电流。
针对上述的技术问题，在本申请实施例中，通过将栅极制备成具有不同功函数的第一导电层和第二导电层，来降低有源柱的源漏区靠近栅极的界面处的电场，大大改善了栅极诱导漏极泄漏电流效应(GIDL)，提高了半导体结构的性能。
为了使本申请实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本申请保护的范围。
本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(DRAM)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。
如图1所示，本申请实施例提供的半导体结构的制备方法，包括如下的步骤：
步骤S100：提供基底。
示例性地，如图2所示，基底10作为动态随机存储器的支撑部件，用于支撑设在其上的其他部件，其中，基底10可以由半导体材料制成，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。
步骤S200：在基底内形成呈阵列排布的多个有源柱，每个有源柱沿垂直于基底的方向延伸。
示例性地，如图3所示，步骤S210：在基底内形成多个沿第一方向间隔设置的第一凹槽，第一凹槽沿第二方向延伸，相邻的第一凹槽之间的区域构成有源条，第一方向与第二方向相交。
继续参考图2所示，可以在基底10上形成光刻胶层20，然后图形化光刻胶层20以形成掩膜图案，其中，掩膜图案可以包括多个沿第二方向延伸的掩膜凸起21以及位于相邻的掩膜凸起21之间的开口22。
如图4至图6所示，待形成开口之后，利用刻蚀气体去除暴露在开口内的部分基底10，以在基底10内形成多个第一凹槽11，多个第一凹槽11沿第一方向间隔设置，且每个第一凹槽11沿第二方向延伸，相邻的第一凹槽11之间的区域构成有源条30。
需要说明的是，在实施例中，第一方向与第二方向相交，可以理解为第一方向与第二方向之间的夹角为锐角、钝角或者直角，比如，第一方向可以为图4中X方向，第二方向可以为图4中Y方向，第一方向和第二方向相互垂直。
步骤S220：在每个第一凹槽内形成隔离层，隔离层的顶面与基底的顶面平齐。
如图7至图9所示，可以利用沉积工艺在第一凹槽11内沉积绝缘材质，以形成隔离层40，隔离层40的顶面与基底10的顶面平齐。
隔离层40可以包括第一隔离层41和第二隔离层42，第一隔离层41设置在基底10上，第二隔离层42设置在第一隔离层41背离基底10的侧面上，其中，第一隔离层41的材质可以包括氮化硅，第二隔离层42的材质可以包括氧化硅。
本实施例通过将隔离层40制备成叠层结构，且第一隔离层41的刻蚀速率小于第二隔离层42的刻蚀速率，这样第一隔离层41可以作为刻蚀停止层，在后续去除部分隔离层时，可以精准地控制刻蚀厚度，保证刻蚀的精准性。
步骤S230：在基底内形成多个沿第二方向间隔设置的第二凹槽，每个第二凹槽沿第一方向延伸，且第二凹槽的深度小于第一凹槽的深度，被保留下来的有源条构成呈阵列排布的多个初始有源柱。
示例性地，如图10所示，可以在基底10上形成多个沿第一方向延伸的掩膜条50，多个掩膜条50沿第二方向间隔设置，掩膜条50可以为多层结构，比如，掩膜条50可以包括层叠设置的氧化层和光刻胶层，其中氧化层设置在基底10上。
如图11至图14所示，去除相邻掩膜条之间的部分基底10和第二隔离层42，以在基底10内形成第二凹槽12，被保留下来的有源条30构成多个初始有源柱31，多个初始有源柱31呈矩阵阵列排布，被保留下来的第二隔离层构成隔离柱43。
第二凹槽12深度与第一凹槽11的深度之比为1:3～1:2，本实施例通过合理的设置第二凹槽12与第一凹槽11的深度比，既能防止第二凹槽12的深度过大也要防止第二凹槽12的深度过小，实现后续形成位线之间被有效隔离开来。
待形成第二凹槽12之后，如图12至图15所示，在初始有源柱31和隔离柱43的顶面上剩余部分掩膜条50的结构层，以作为保护层60，例如，在形成第二凹槽之后，去除掩膜条50中的光刻胶层，被保留下来的氧化层可以作为保护层60，其中，保护层60可以包括氧化硅等绝缘材质。
需要说明的是，图12和图15是形成保护层60时，不同方位的图，为了便于描述保护层所处的位置。
步骤S240：对初始有源柱进行离子注入，以形成有源柱。
示例性地，如图16所示，可以利用离子注入技术，对初始有源柱31进行离子注入，以形成有源柱32。
在形成有源柱32的过程可以通过三次离子注入技术进行，例如，首先，可以控制离子注入技术中离子注入能量和注入掺杂离子的类型，以在初始有源柱31的底部形成漏极区321，然后，再控制离子注入技术中离子注入能量和注入掺杂离子的类型，以在初始有源柱31的中部形成沟道区322，最后，再控制离子注入技术中离子注入能量和注入掺杂离子的类型，以在初始有源柱31的顶部形成源极区323，其中，漏极区321的掺杂离子的类型可以与源极区323的掺杂离子的类型相同，比如，掺杂离子可以包括N型离子；沟道区322的掺杂离子与漏极区321的掺杂离子的类型不同，比如，掺杂离子可以包括P型离子。
在本实施例中，通过在初始有源柱和隔离柱的顶面上设置保护层，可以对初始有源柱的顶面进行防护，防止在离子注入的过程中对初始有源柱造成损坏，提高了半导体结构的性能。
如图17所示，待形成有源柱32之后，可以利用原子层沉积工艺在第二凹槽12的侧壁上形成氧化层70，该氧化层70与保护层60形成一个整体。
示例性地，可以利用原子层沉积工艺在第二凹槽12的侧壁和底壁上形成初始氧化层，然后，利用刻蚀气体或者刻蚀液去除位于第二凹槽12的底壁上的初始氧化层，保留在第二凹槽12的侧壁上的初始氧化层构成氧化层70。
本实施例通过保护层和氧化层的设置，用于对有源柱的顶面的侧面进行防护，防止在后续形成位线时对有源柱造成损伤，提高了半导体结构的性能。
在一些实施例中，在对初始有源柱进行离子注入的步骤之后，半导体结构的制备方法还包括：在基底10内形成沿第一方向间隔设置的多条位线80，每条位线80均沿第二方向延伸。
如图18和图19所示，通过离子注入的方式向由氧化层70围成的区域内通入钴，使得钴在一定条件下，与基底10内的硅发生反应，以形成硅化钴，该硅化钴层形成位线80。
在一些实施例中，在基底内形成沿第一方向间隔设置的多条位线的步骤之后，半导体结构的制备方法还包括：
如图20和图21所示，可以利用刻蚀气体或者刻蚀液去除保护层60、氧化层70和隔离柱43，第一隔离层41与多个有源柱32围成填充区90。
步骤S300：形成环绕每个有源柱设置的栅极，栅极在有源柱上的投影覆盖在有源柱的沟道区上，其中，栅极包括层叠设置的第一导电层和第二导电层，第一导电层和第二导电层的功函数不同。
示例性地，如图22和图23所示，可以在有源柱32的侧壁上形成栅氧化层101，例如，可以通过原子层沉积工艺在有源柱32的顶面和侧壁以及填充区的底壁上形成初始栅氧化层，然后去除位于有源柱32的顶面和填充区90的底壁上的初始栅氧化层，保留在有源柱32的侧壁上的初始栅氧化层构成栅氧化层101。
如图24和图25所示，在填充区90内依次形成层叠设置的第一初始绝缘层102、第一初始导电层103、第二初始导电层104以及第二初始绝缘层105，第二初始绝缘层105的顶面与基底10的顶面平齐。
如图26所示，在第二初始绝缘层105内形成沿第一方向延伸的第三凹槽106，第三凹槽106暴露出第二方向上相邻的有源柱32之间的第二初始导电层104。
去除暴露在第三凹槽106内的第二初始导电层104、第一初始导电层103和部分第一初始绝缘层102，被保留下来的第一初始导电层103构成第一导电层107，被保留下来的第二初始导电层104构成第二导电层108，第一导电层107和第二导电层108构成字线100，每条字线100包括环绕各个有源柱的栅极120以及用于连接沿第一方向上各个栅极120的导电段130。
需要理解的是，第一导电层和第二导电层中围绕在有源柱上的部分构成栅极，位于沿同一方向上的各个栅极之间的第一导电层和第二导电层构成导电段。
在本实施例中，第一导电层和第二导电层的功函数不同，本实施例通过将栅极制备成具有不同功函数的第一导电层和第二导电层，以降低有源柱的源漏区靠近栅极的界面处的电场，大大改善了栅极诱导漏极泄漏电流效应(GIDL)，提高了半导体结构的性能。
需要说明的是，本实施例中第一导电层和第二导电层的功函数不同，可以理解为第一导电层107的功函数和第二导电层108的功函数全部为低功函数，或者，第一导电层107的功函数和第二导电层108的功函数全部为高功函数，又或者，第一导电层107和第二导电层108中之一为高功函数，另外一个为低功函数。
示例性地，第一导电层107的功函数和第二导电层108的功函数中至少其一为高功函数，例如，第一导电层107的功函数和第二导电层108的功函数全部为高功函数，示例的，第一导电层107的材质和第二导电层108的材质均包括TiN、TiAl、Ta、W、Wn、CO、Al和La中的一种，且第一导电层107的材质与第二导电层108的材质不同，示例性地，第一导电层107的材质为TiN，第二导电层108的材质可以是除去TiN之外的材质，例如TiAl。
本实施例通过使第一导电层107的功函数和第二导电层108的功函数都为高功函数，由于具有高功函数的第一导电层107和第二导电层108对沟道区内的电子的敏感性不大，沟道区内电子很难向源漏极移动，进而降低了有源柱的源漏区靠近栅极的界面处的电场，大大改善了栅极诱导漏极泄漏电流效应(GIDL)，提高了半导体结构的性能。
在一些实施例中，第一导电层107的功函数可以为高功函数，第二导电层108的功函数可以为低功函数，例如，第一导电层107的材质包括TiN、TiAl、Ta、W、Wn、CO、Al和La中的一种，第二导电层108的材质包括具有掺杂离子的多晶硅，其中，掺杂离子为N型离子。
本实施例利用第一导电层的设置来降低有源柱的源漏区靠近栅极的界面处的电场，大大改善了栅极诱导漏极泄漏电流(GIDL)，同时利用第二导电层具有较低的功函数，使得第二导电层更容易驱动栅漏交叠区中的电子向沟道区移动，从而减少了栅漏交叠区中电场强度，为降低大大改善了栅极诱导漏极泄漏电流提供了保障。
在一些实施例中，继续参考图27所示，在相邻的字线100之间的区域内形成第三绝缘层，第三绝缘层与被保留下来的第二初始绝缘层连接，以形成隔离结构110。
在一些实施例中，如图29所示，待形成隔离结构110之后，可以在隔离结构110上依次形成连接垫140和电容结构150，其中，连接垫140和电容结构150的制备过程与现有技术的制备过程相同，本实施例在此不再多加赘述。
本申请实施例还提供了一种半导体结构，该半导体结构包括基底10、多个有源柱32，以及多个栅极120。
其中，多个有源柱32阵列排布在基底10上，且每个有源柱32沿垂直于基底10的方向延伸；每个栅极120环绕一个有源柱32设置，且栅极120在有源柱32上的投影覆盖在有源柱32的沟道区322上，其中，栅极120包括层叠设置的第一导电层107和第二导电层108，第一导电层107和第二导电层108的功函数不同。
本实施例通过将栅极制备成具有不同功函数的第一导电层和第二导电层，以降低有源柱的源漏区靠近栅极的界面处的电场，大大改善了栅极诱导漏极泄漏电流效应(GIDL)，提高了半导体结构的性能。
进一步地，如图28所示，半导体结构还包括用于连接位于同一第一方向上各个栅极120的导电段130，导电段130和栅极120构成一条字线100，字线100沿第一方向延伸。
导电段130中同样包括层叠设置的第一导电层和第二导电层，且导电段130和栅极120在同一个工艺中制备的。
需要说明的是，在本实施例中，同一第一方向上各个栅极，可以理解为，导电段用于连接位于同一第一方向上的各个栅极。
在一些实施例中，半导体结构包括多条位线80，每条位线80沿第二方向延伸，并连接位于同一第二方向上的各个有源柱，例如，每条位线80连接位于同一列上的各个有源柱的漏极区，其中，位线80的材质包括硅化钴。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (16)

1.一种半导体结构的制备方法，其特征在于，包括如下步骤：
提供基底；
在所述基底内形成呈阵列排布的多个有源柱，每个所述有源柱沿垂直于所述基底的方向延伸；
形成环绕每个所述有源柱设置的栅极，所述栅极在所述有源柱上的投影覆盖在所述有源柱的沟道区上，其中，沿垂直于所述基底的方向，所述栅极包括依次层叠设置的第一导电层和第二导电层，所述第一导电层和所述第二导电层的功函数不同。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一导电层的功函数和所述第二导电层的功函数中至少其一为高功函数。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述第一导电层的材质和所述第二导电层的材质均包括TiN、TiAl、Ta、W、Wn、CO、Al和La中的一种，且所述第一导电层的材质与所述第二导电层的材质不同。
4.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述第一导电层的材质包括TiN、TiAl、Ta、W、Wn、CO、Al和La中的一种；
所述第二导电层的材质包括具有掺杂离子的多晶硅。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述掺杂离子包括N型离子。
6.根据权利要求1-5任一项所述的半导体结构的制备方法，其特征在于，在所述基底内形成有源柱的步骤中，包括：
在所述基底内形成多个沿第一方向间隔设置的第一凹槽，所述第一凹槽沿第二方向延伸，相邻的所述第一凹槽之间的区域构成有源条，所述第一方向与所述第二方向相交；
在每个所述第一凹槽内形成隔离层，所述隔离层的顶面与所述基底的顶面平齐；
在所述基底内形成多个沿第二方向间隔设置的第二凹槽，每个所述第二凹槽沿所述第一方向延伸，且所述第二凹槽的深度小于所述第一凹槽的深度，被保留下来的所述有源条构成呈阵列排布的多个初始有源柱，被保留下的第二隔离层构成间隔设置的多个隔离柱；
对所述初始有源柱进行离子注入，以形成有源柱。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述第二凹槽深度与所述第一凹槽的深度之比为1:3～1:2。
8.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述隔离层包括依次层叠设置的第一隔离层和第二隔离层，所述第一隔离层设置在所述基底上。
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，对所述初始有源柱进行离子注入的步骤之后，形成环绕每个所述有源柱设置的栅极的步骤之前，所述制备方法还包括：
在所述基底内形成沿所述第一方向间隔设置的多条位线，每条所述位线均沿所述第二方向延伸。
10.根据权利要求9所述的半导体结构的制备方法，其特征在于，对所述初始有源柱进行离子注入的步骤之后，在所述基底内形成沿所述第一方向间隔设置的多条位线的步骤之前，所述制备方法还包括：
在所述初始有源柱和所述隔离柱的顶面上形成保护层；
在所述基底内形成沿所述第一方向间隔设置的多条位线的步骤之后，所述制备方法包括：
去除所述保护层和所述隔离柱，所述第一隔离层与多个所述有源柱围成填充区。
11.根据权利要求10所述的半导体结构的制备方法，其特征在于，去除所述保护层和所述第二隔离层的步骤之后，所述制备方法还包括：
在所述有源柱的侧壁上形成栅氧化层；
在所述填充区内依次形成层叠设置的第一初始绝缘层、第一初始导电层、第二初始导电层以及第二初始绝缘层，所述第二初始绝缘层的顶面与所述基底的顶面平齐；
在所述第二初始绝缘层内形成沿所述第一方向延伸的第三凹槽，所述第三凹槽暴露出所述第二方向上相邻的有源柱之间的第二初始导电层；
去除暴露在所述第三凹槽内的所述第二初始导电层、所述第一初始导电层和部分所述第一初始绝缘层，被保留下来的所述第一初始导电层和所述第二初始导电层分别作为第一导电层和第二导电层，所述第一导电层和所述第二导电层构成字线，每条所述字线包括环绕各个所述有源柱的栅极以及用于连接沿所述第一方向上各个所述栅极的导电段。
12.根据权利要求11所述的半导体结构的制备方法，其特征在于，去除暴露在所述第三凹槽内的所述第二初始导电层的步骤之后，所述制备方法还包括：
在相邻的所述字线之间的区域内形成第三绝缘层，所述第三绝缘层与被保留下来的所述第二初始绝缘层连接，以形成隔离结构。
13.一种半导体结构，其特征在于，包括：
基底；
多个有源柱，多个所述有源柱阵列排布在所述基底上，且每个所述有源柱沿垂直于所述基底的方向延伸；
多个栅极，每个所述栅极环绕一个所述有源柱设置，且所述栅极在所述有源柱上的投影覆盖在所述有源柱的沟道区上，其中，所述栅极包括层叠设置的第一导电层和第二导电层，所述第一导电层和所述第二导电层的功函数不同。
14.根据权利要求13所述的半导体结构，其特征在于，所述半导体结构还包括用于连接位于同一第一方向上各个所述栅极的导电段，所述导电段和所述栅极构成一条字线，所述字线沿第一方向延伸。
15.根据权利要求14所述的半导体结构，其特征在于，所述半导体结构包括多条位线，每条位线沿第二方向延伸，并连接位于同一第二方向上的各个所述有源柱。
16.根据权利要求15所述的半导体结构，其特征在于，所述位线的材质包括硅化钴。
CN202110904520.5A 2021-08-06 2021-08-06 半导体结构及其制备方法 Active CN113611671B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110904520.5A CN113611671B (zh) 2021-08-06 2021-08-06 半导体结构及其制备方法
PCT/CN2022/077903 WO2023010832A1 (zh) 2021-08-06 2022-02-25 半导体结构及其制备方法
US17/883,565 US20240274684A1 (en) 2021-08-06 2022-02-25 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110904520.5A CN113611671B (zh) 2021-08-06 2021-08-06 半导体结构及其制备方法

Publications (2)

Publication Number Publication Date
CN113611671A true CN113611671A (zh) 2021-11-05
CN113611671B CN113611671B (zh) 2023-04-07

Family

ID=78307545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110904520.5A Active CN113611671B (zh) 2021-08-06 2021-08-06 半导体结构及其制备方法

Country Status (3)

Country Link
US (1) US20240274684A1 (zh)
CN (1) CN113611671B (zh)
WO (1) WO2023010832A1 (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114141715A (zh) * 2021-11-30 2022-03-04 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
WO2023010832A1 (zh) * 2021-08-06 2023-02-09 长鑫存储技术有限公司 半导体结构及其制备方法
CN116230765A (zh) * 2022-03-30 2023-06-06 北京超弦存储器研究院 Mos管、存储器及其制备方法
WO2023130698A1 (zh) * 2022-01-07 2023-07-13 长鑫存储技术有限公司 半导体结构及其制备方法
WO2023130577A1 (zh) * 2022-01-10 2023-07-13 长鑫存储技术有限公司 半导体结构及其制造方法
WO2023137970A1 (zh) * 2022-01-19 2023-07-27 长鑫存储技术有限公司 半导体结构及其制备方法
WO2023178738A1 (zh) * 2022-03-21 2023-09-28 长鑫存储技术有限公司 存储器及其形成方法
WO2023201798A1 (zh) * 2022-04-18 2023-10-26 长鑫存储技术有限公司 半导体结构及其制备方法
WO2023221301A1 (zh) * 2022-05-20 2023-11-23 长鑫存储技术有限公司 一种半导体结构的制作方法及其结构
US11854862B2 (en) 2022-04-18 2023-12-26 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
WO2023245804A1 (zh) * 2022-06-21 2023-12-28 长鑫存储技术有限公司 半导体结构及其制作方法、存储器
WO2024016584A1 (zh) * 2022-07-22 2024-01-25 北京超弦存储器研究院 存储器及其制备方法、电子设备
WO2024016597A1 (zh) * 2022-07-22 2024-01-25 北京超弦存储器研究院 半导体器件、其制作方法、存储装置及电子设备
EP4231342A4 (en) * 2022-01-07 2024-06-26 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND ITS MANUFACTURING METHOD
WO2024152503A1 (zh) * 2023-01-19 2024-07-25 北京超弦存储器研究院 一种半导体器件及其制造方法、电子设备
US12262523B2 (en) 2021-11-30 2025-03-25 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure and semiconductor structure

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116133377A (zh) * 2021-08-24 2023-05-16 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070082448A1 (en) * 2005-10-12 2007-04-12 Samsung Electronics Co., Ltd. Semiconductor devices having transistors with vertical channels and method of fabricating the same
US20110121396A1 (en) * 2007-04-10 2011-05-26 Snu R&Db Foundation Pillar-type field effect transistor having low leakage current
US20130234240A1 (en) * 2012-03-12 2013-09-12 Korea Advanced Institute Of Science And Technology Semiconductor device having junctionless vertical gate transistor and method of manufacturing the same
CN104009082A (zh) * 2013-02-27 2014-08-27 爱思开海力士有限公司 晶体管、包含晶体管的可变电阻存储器件及其制造方法
CN105518867A (zh) * 2013-09-27 2016-04-20 英特尔公司 用于嵌入式存储器和逻辑技术的垂直晶体管器件
US20160300886A1 (en) * 2015-04-10 2016-10-13 SK Hynix Inc. Vertical transistor and variable resistive memory device including the same
CN110957319A (zh) * 2018-09-27 2020-04-03 长鑫存储技术有限公司 集成电路存储器及其形成方法、半导体集成电路器件
CN113054005A (zh) * 2021-03-11 2021-06-29 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611671B (zh) * 2021-08-06 2023-04-07 长鑫存储技术有限公司 半导体结构及其制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070082448A1 (en) * 2005-10-12 2007-04-12 Samsung Electronics Co., Ltd. Semiconductor devices having transistors with vertical channels and method of fabricating the same
US20110121396A1 (en) * 2007-04-10 2011-05-26 Snu R&Db Foundation Pillar-type field effect transistor having low leakage current
US20130234240A1 (en) * 2012-03-12 2013-09-12 Korea Advanced Institute Of Science And Technology Semiconductor device having junctionless vertical gate transistor and method of manufacturing the same
CN103311249A (zh) * 2012-03-12 2013-09-18 爱思开海力士有限公司 具有无结垂直栅晶体管的半导体器件及其制造方法
CN104009082A (zh) * 2013-02-27 2014-08-27 爱思开海力士有限公司 晶体管、包含晶体管的可变电阻存储器件及其制造方法
CN105518867A (zh) * 2013-09-27 2016-04-20 英特尔公司 用于嵌入式存储器和逻辑技术的垂直晶体管器件
US20160300886A1 (en) * 2015-04-10 2016-10-13 SK Hynix Inc. Vertical transistor and variable resistive memory device including the same
CN110957319A (zh) * 2018-09-27 2020-04-03 长鑫存储技术有限公司 集成电路存储器及其形成方法、半导体集成电路器件
CN113054005A (zh) * 2021-03-11 2021-06-29 长鑫存储技术有限公司 半导体结构及其形成方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023010832A1 (zh) * 2021-08-06 2023-02-09 长鑫存储技术有限公司 半导体结构及其制备方法
CN114141715A (zh) * 2021-11-30 2022-03-04 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
US12262523B2 (en) 2021-11-30 2025-03-25 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure and semiconductor structure
WO2023097900A1 (zh) * 2021-11-30 2023-06-08 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
CN116456718A (zh) * 2022-01-07 2023-07-18 长鑫存储技术有限公司 半导体结构及其制备方法
WO2023130698A1 (zh) * 2022-01-07 2023-07-13 长鑫存储技术有限公司 半导体结构及其制备方法
EP4231342A4 (en) * 2022-01-07 2024-06-26 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND ITS MANUFACTURING METHOD
WO2023130577A1 (zh) * 2022-01-10 2023-07-13 长鑫存储技术有限公司 半导体结构及其制造方法
WO2023137970A1 (zh) * 2022-01-19 2023-07-27 长鑫存储技术有限公司 半导体结构及其制备方法
CN116525543A (zh) * 2022-01-19 2023-08-01 长鑫存储技术有限公司 半导体结构及其制备方法
CN116525543B (zh) * 2022-01-19 2024-12-06 长鑫存储技术有限公司 半导体结构及其制备方法
WO2023178738A1 (zh) * 2022-03-21 2023-09-28 长鑫存储技术有限公司 存储器及其形成方法
CN116230765B (zh) * 2022-03-30 2024-03-15 北京超弦存储器研究院 Mos管、存储器及其制备方法
CN116230765A (zh) * 2022-03-30 2023-06-06 北京超弦存储器研究院 Mos管、存储器及其制备方法
WO2023201798A1 (zh) * 2022-04-18 2023-10-26 长鑫存储技术有限公司 半导体结构及其制备方法
US11854862B2 (en) 2022-04-18 2023-12-26 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
WO2023221301A1 (zh) * 2022-05-20 2023-11-23 长鑫存储技术有限公司 一种半导体结构的制作方法及其结构
WO2023245804A1 (zh) * 2022-06-21 2023-12-28 长鑫存储技术有限公司 半导体结构及其制作方法、存储器
WO2024016597A1 (zh) * 2022-07-22 2024-01-25 北京超弦存储器研究院 半导体器件、其制作方法、存储装置及电子设备
WO2024016584A1 (zh) * 2022-07-22 2024-01-25 北京超弦存储器研究院 存储器及其制备方法、电子设备
WO2024152503A1 (zh) * 2023-01-19 2024-07-25 北京超弦存储器研究院 一种半导体器件及其制造方法、电子设备

Also Published As

Publication number Publication date
CN113611671B (zh) 2023-04-07
US20240274684A1 (en) 2024-08-15
WO2023010832A1 (zh) 2023-02-09

Similar Documents

Publication Publication Date Title
CN113611671A (zh) 半导体结构及其制备方法
US11056175B1 (en) Semiconductor device and manufacturing method thereof
JP5176180B2 (ja) 縦型のｕ字形トランジスタを有するｄｒａｍセル
US8558306B2 (en) Semiconductor device and method of manufacturing the same
US9041085B2 (en) Semiconductor device and method of forming the same
US9048293B2 (en) Semiconductor device and method for manufacturing the same
CN101996950A (zh) 半导体器件及其制造方法
US7518198B2 (en) Transistor and method for manufacturing the same
US10290736B2 (en) Semiconductor device and method of forming the same
WO2023130883A1 (zh) 半导体结构及其制造方法
US20070152263A1 (en) Dynamic random access memory cell layout and fabrication method thereof
CN101546772A (zh) 包括电容器元件的半导体器件及其制造方法
US20120012922A1 (en) Semiconductor device and method for manufacturing the same
CN114284270A (zh) 存储单元、存储器及其制作方法
JP5010815B2 (ja) ゲートリセス構造及びその形成方法
US20110263089A1 (en) Method for fabricating semiconductor device
TWI471947B (zh) 電晶體元件及其製造方法
KR19990006541A (ko) 동적 이득 메모리 셀을 갖는 dram 셀 장치 및 그의 제조 방법
CN115172267A (zh) 半导体结构及其制备方法
CN113629057A (zh) 半导体结构及其制造方法
KR100960475B1 (ko) 반도체 소자 및 그 제조 방법
JPH0365904B2 (zh)
CN100446257C (zh) 动态随机存取存储器及其制造方法
TW200428567A (en) Method for isolating the active area of a memory cell with partial vertical channel
KR20240141475A (ko) 반도체 메모리 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant