[go: up one dir, main page]

CN113594129A - 半导体封装装置及其制造方法 - Google Patents

半导体封装装置及其制造方法 Download PDF

Info

Publication number
CN113594129A
CN113594129A CN202110817980.4A CN202110817980A CN113594129A CN 113594129 A CN113594129 A CN 113594129A CN 202110817980 A CN202110817980 A CN 202110817980A CN 113594129 A CN113594129 A CN 113594129A
Authority
CN
China
Prior art keywords
opening
layer
conductive
hole
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110817980.4A
Other languages
English (en)
Inventor
吕文隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202110817980.4A priority Critical patent/CN113594129A/zh
Publication of CN113594129A publication Critical patent/CN113594129A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及半导体封装装置及其制造方法。该半导体封装装置包括：基板，具有相对的第一表面和第二表面，所述第一表面和所述第二表面之间具有至少两个导电层，所述至少两个导电层中相邻两个导电层之间具有第一绝缘层，其中一导电层对应设置有一开口；导孔，穿过所述开口，所述导孔的外壁与所述开口的边缘之间设置有绝缘层。通过在导孔的外壁与开口的边缘之间设置绝缘层，减少导孔在实际制程中因对位误差导致与导电层发生电连接的问题。

Description

半导体封装装置及其制造方法
技术领域
本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。
背景技术
图1为现有技术问题半导体封装装置100的纵向截面结构示意图，如图1所示，目前基板10中若同时设置有多个导电层，如至少一个第一导电层12和至少一个第二导电层13，若导孔11欲与其中至少一个第二导电层13连接时，如图1中虚线部分所示，可能因为对位偏差的问题导致与至少一个第一导电层12连接。
发明内容
第一方面，本公开提供了一种半导体封装装置，包括：
基板，具有相对的第一表面和第二表面，所述第一表面和所述第二表面之间具有至少两个导电层，所述至少两个导电层中相邻两个导电层之间具有第一绝缘层，其中一导电层对应设置有一开口；
导孔，穿过所述开口，所述导孔的外壁与所述开口的边缘之间设置有绝缘层。
在一些可选的实施方式中，所述两个导电层包括至少一个第一导电层和至少一个第二导电层；
所述其中一导电层对应设置有一开口，包括：每个第一导电层对应设置有第一开口，所述第二导电层对应所述第一开口设置有第二开口，所述导孔穿过所述第二开口；
所述导孔穿过至少一个第一开口，所述导孔的外壁与所述至少一个第一开口的边缘之间设置有第二绝缘层，且所述导孔的外壁与所述第二开口的边缘之间设置有第三绝缘层。
在一些可选的实施方式中，所述第一导电层与所述第二导电层的材料不同。
在一些可选的实施方式中，所述装置还包括：
线路层，设置于所述第一表面。
在一些可选的实施方式中，所述导孔电连接所述线路层。
在一些可选的实施方式中，所述装置还包括：
粘合层，设置于所述线路层与所述第一表面之间，所述导孔穿过所述粘合层的至少部分。
在一些可选的实施方式中，所述线路层为重布线层。
在一些可选的实施方式中，所述导孔电连接所述第二表面。
在一些可选的实施方式中，所述导孔电连接至少一个所述第二导电层。
在一些可选的实施方式中，所述第一导电层为信号层或接地层。
在一些可选的实施方式中，所述第二导电层为信号层或接地层。
第二方面，本公开提供了一种制造半导体封装装置的方法，包括：
提供基板，所述基板具有相对的第一表面和第二表面，所述第一表面和所述第二表面之间具有两个以上导电层，所述两个以上导电层中相邻的两个导电层之间具有第一绝缘层；
形成穿过所述基板的通孔；
将其中一导电层在所述通孔内壁露出的至少部分移除，以形成一开口；
在所述开口的边缘与所述通孔内壁之间形成绝缘层；
在所述通孔内设置金属层以形成导孔。
在一些可选的实施方式中，所述两个导电层包括至少一个第一导电层和至少一个第二导电层，其中，所述第一导电层与所述第二导电层的材料不同；
所述将其中一导电层在所述通孔内壁露出的至少部分移除，形成一开口，包括：将所述第一导电层和所述第二导电层在所述通孔内壁露出的至少部分移除，以形成第一开口和第二开口；
所述在所述开口的边缘与所述通孔内壁之间形成绝缘层，包括：在所述第一开口的边缘与所述通孔内壁之间设置第二绝缘层，在所述第二开口的边缘与所述通孔内壁之间设置第三绝缘层。
在一些可选的实施方式中，所述在所述通孔内设置金属层以形成导孔前，所述方法还包括：
在所述第一表面设置线路层。
在本公开提供的半导体封装装置及其制造方法，通过设计半导体封装装置包括：基板，具有相对的第一表面和第二表面，第一表面和第二表面之间具有至少两个导电层，至少两个导电层中相邻两个导电层之间具有第一绝缘层，其中一导电层对应设置有一开口；导孔，穿过开口，导孔的外壁与开口的边缘之间设置有绝缘层；通过在导孔的外壁与开口的边缘之间设置绝缘层，减少导孔在实际制程中因对位误差导致与导电层发生电连接的问题。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1是现有技术问题半导体封装装置的纵向截面结构示意图；
图2是根据本公开的半导体实施装置的一个实施例纵向截面结构示意图；
图2A至2C依次对应图2中从左至右三处虚线部分的局部示意图；
图2D是图2C的各主要结构的尺寸标记示意图；
图3A至图3H是根据本公开的半导体封装装置的不同实施例的纵向截面结构示意图；
图4A至图4F根据本公开的一个实施例在各个阶段制造的半导体封装装置的截面图。
符号说明：10-基板；10a-第一表面；10b-第二表面；11-导孔；11a-第一通孔；11b-第二通孔；11c-第三通孔；12-第一导电层；121-第一开口；13-第二导电层；131-第二开口；14-第一绝缘层；15-第二绝缘层；16-第三绝缘层；17-线路层；18-粘合层；21-载板；Dv-导孔11的孔径；St-导孔11外壁到第一开口121边缘的距离；Sg-导孔11外壁到第二开口131边缘的距离；tm-导电层厚度；ts-导孔11的种子层厚度；td-第一绝缘层14厚度；θ-导孔11的倾斜角。
具体实施方式
下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，应当也视为本公开可实施的范畴。
还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。
另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。
参考图2、图2A、图2B及图2C，图2为根据本公开的半导体封装装置的一个实施例的纵向截面结构示意图，图2A至2C依次对应图2中半导体封装装置200从左至右三处虚线部分的局部示意图。
如图2所示，半导体封装装置200，包括：基板10和导孔(via)11。其中：
基板10，具有相对的第一表面10a和第二表面10b，第一表面10a和第二表面10b之间具有至少两个导电层，至少两个导电层中相邻两个导电层之间具有第一绝缘层14，至少两个导电层包括至少一个第一导电层12和至少一个第二导电层13。
基板10可以是由导电材料和介电材料(Dielectric)组成的基板。这里，介电材料可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(Polyamide，PA)、聚酰亚胺(Polyimide，PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylenebenzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg，预浸材料或称为半固化树脂、半固化片)、ABF(Ajinomoto Build-up Film)等，而无机物例如可以是硅(Si),玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(Ti)，钨(W)，镍(Ni)等，而金属层例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。导电材料还可以包括无机导电材料。这里，无机导电材料例如可以是石墨、石墨烯。
第一导电层12和第二导电层13可以是由上述导电材料形成的导电层。第一绝缘层14可以是由上述介电材料形成的绝缘层。
在一些可选的实施方式中，如图2A所示，每个第二导电层13对应设置有第二开口131。
导孔11，可穿过至少一个第二开口131，导孔11的外壁与至少一个第二开口131的边缘之间设置有第三绝缘层16。这里，导孔11与第一导电层12电连接，而第三绝缘层16可用于避免导孔11与第二导电层13电连接。
在一些可选的实施方式中，如图2B所示，每个第一导电层12对应设置有第一开口121。
导孔11，可穿过至少一个第一开口121，导孔11的外壁与至少一个第一开口121的边缘之间设置有第二绝缘层15。这里，导孔11与第二导电层13电连接，而第二绝缘层15可用于避免导孔11与第一导电层12电连接。
在一些可选的实施方式中，如图2C所示，每个第一导电层12对应设置有第一开口121，第二导电层13对应第一开口121设置有第二开口131。
导孔11穿过至少一个第一开口121和至少一个第二开口131，且导孔11的外壁与至少一个第一开口121的边缘之间设置有第二绝缘层15，导孔11的外壁与至少一个第二开口131的边缘之间设置有第三绝缘层16。
第二绝缘层15和第三绝缘层16可以是由上述介电材料形成的绝缘层，第一绝缘层14、第二绝缘层15及第三绝缘层16的材料可相同或不同。
在一些可选的实施方式中，第一导电层12与第二导电层13的材料不同。不同材料第一导电层12和第二导电层13可分别作为正负电极。
在一些可选的实施方式中，第一导电层12为信号层或接地层。
在一些可选的实施方式中，第二导电层13为信号层或接地层。
继续参考图2D，图2D示出了图2C的各主要结构的尺寸标记，其中：
Dv为导孔11的孔径，1um≤Dv≤100um。
St为导孔11外壁到第一开口121边缘的距离，0.5nm≤St<100um。
Sg为导孔11外壁到第二开口131边缘的距离，0.5nm≤Sg<100um。
tm为导电层厚度10nm≤tm<10um。
ts为导孔11的种子层厚度，0.5nm≤ts≤1nm。
td为第一绝缘层14厚度，10nm≤td<10um。
θ为导孔11的倾斜角，30°≤θ≤80°。
继续参考图3A，图3A所示的半导体封装装置300A类似于图2中所示的半导体封装装置200，不同之处在于，半导体封装装置300A中还包括：线路层17和粘合层18。
线路层17，设置于第一表面10a，导孔11电连接第二表面10b和线路层17。
粘合层18，设置于线路层17与第一表面10a之间，导孔11穿过粘合层18的至少部分。
粘合层18可以包括液态和/或薄膜有机机物，例如：非导电胶(Non-conductivePlastic，NCP)，非导电薄膜(Non-conductive Film，NCF),异方性导电膜(anisotropicconductiveadhesive film，ACF)，异方性导电胶(anisotropic conductiveadhesiveplastic，ACP),PI,Epoxy,树脂(resin),PP,ABF,粘合剂(glue)等。这里只是对粘合层18材质的举例说明，而非具体限定。
线路层17可以是由导电迹线和介电材料(Dielectric)组成的重布线层(RDL，Re-Distribution Layer)。需要说明的是，制程上可以采用当前已知或未来开发的重布线层形成技术，本公开对此不做具体限定，例如可采用包括但不限于光刻、电镀(plating)，化学镀(Electroless plating)等形成重布线层。这里，介电材料可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(Polyamide，PA)、聚酰亚胺(Polyimide，PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg，预浸材料或称为半固化树脂、半固化片)、ABF(AjinomotoBuild-up Film)等，而无机物例如可以是硅(Si),玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(Ti)，钨(W)，镍(Ni)等，而金属层例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
继续参考图3B，图3B所示的半导体封装装置300B类似于图3A中所示的半导体封装装置300A，不同之处在于：半导体封装装置300A中，至少部分导孔11与线路层17不发生电连接，而半导体封装装置300B中，每个导孔11均与线路层17电连接。
继续参考图3C，图3C所示的半导体封装装置300C类似于图3A中所示的半导体封装装置300A，不同之处在于：半导体封装装置300A中，至少部分导孔11由第一表面10a向第二表面10b设置，而半导体封装装置300C中，每个导孔11均由第二表面10b向第一表面10a设置。
继续参考图3D，图3D所示的半导体封装装置300D类似于图3C中所示的半导体封装装置300C，不同之处在于：半导体封装装置300C中，第二绝缘层15或第三绝缘层16的宽度由第二表面10b向第一表面10a逐渐增加，而半导体封装装置300D中，第二绝缘层15或第三绝缘层16的宽度由第二表面10b向第一表面10a逐渐减小。
继续参考图3E，图3E所示的半导体封装装置300E类似于图3A中所示的半导体封装装置300A，不同之处在于，如图3E所示，导孔11电连接至少一个第二导电层13。
继续参考图3F，图3F所示的半导体封装装置300F类似于图3A中所示的半导体封装装置300A，不同之处在于，如图3F所示，相邻的两个导电层可以均为第一导电层12。
继续参考图3G，图3G所示的半导体封装装置300G类似于图3A中所示的半导体封装装置300A，不同之处在于：半导体封装装置300A为基板10和线路层17组成的混合重布线层，而半导体封装装置300G为基板10组成的重布线层。
继续参考图3H，图3H所示的半导体封装装置300H类似于图3A中所示的半导体封装装置300A，不同之处在于，半导体封装装置300H中，第二表面10b上设置有基板，基板可与外界对应正负极进行电连接。
下面参考图4A至4F，图4A、4B、4C、4D、4E和4F是根据本公开的一个实施例在各个阶段制造的半导体封装装置的纵向截面结构示意图。
参考图4A，提供基板10，基板10具有相对的第一表面10a和第二表面10b，第一表面10a和第二表面10b之间具有两个以上导电层，两个以上导电层中相邻的两个导电层之间具有第一绝缘层14，两个以上导电层包括至少一个第一导电层12和至少一个第二导电层13，其中，第一导电层12与第二导电层13的材料不同。
参考图4B，首先，在基板10上开设贯穿基板10的第一通孔11a和第三通孔11c。
这里，可以采用例如机械钻孔、光刻、打孔或类似技术在基板10上开设第一通孔11a和第三通孔11c。
然后，将每个第二导电层13在第一通孔11a和第三通孔11c内壁露出的至少部分移除，以形成第二开口131。
这里，可以采用湿刻蚀技术，喷涂包括针对第二导电层13材料的刻蚀溶液，以避免与第一导电层12发生反应。刻蚀的深度可以根据时间控制。
参考图4C，在第二开口131的边缘与通孔内壁之间设置第三绝缘层16。
这里，可以采用例如印刷(printing)，层压(lamination)，灌注(potting)，涂覆(coating)或类似技术将第三绝缘层16设置于第二开口131的边缘与通孔内壁之间。同时，形成第三绝缘层16的绝缘材料填充第一通孔11a和第三通孔11c，并覆盖第一表面10a。
参考图4D，首先，在基板10上开设贯穿基板10的第二通孔11b，并移除填充第二通孔11c的绝缘材料。
这里，可通过光刻技术移除填充第二通孔11c的绝缘材料。
然后，将每个第一导电层12在第二通孔11b和第三通孔11c内壁露出的至少部分移除，以形成第一开口121。
这里，可以采用湿刻蚀技术，喷涂包括针对第一导电层12材料的刻蚀溶液，以避免与第二导电层13发生反应。刻蚀的深度可以根据时间控制。
参考图4E，在第一开口121的边缘与通孔内壁之间形成第二绝缘层15。
这里，可以采用例如印刷(printing)，层压(lamination)，灌注(potting)，涂覆(coating)或类似技术将第二绝缘层15设置于第一开口121的边缘与通孔内壁之间。同时，形成第二绝缘层15的绝缘材料填充第二通孔11b和第三通孔11c，并覆盖第一表面10a上的绝缘材料。
参考图4F，在第一通孔11a和第二通孔11b内设置金属层以形成导孔11。
这里，可通过光刻技术移除填充第一通孔11a和第二通孔11b的绝缘材料，以露出第一通孔11a和第二通孔11b。在第一通孔11a和第二通孔11b内设置金属层以形成导孔11，可采用如电镀(plating)，化学镀(Electroless plating)等或类似技术。示例地，可以在第一通孔11a和第二通孔11b内壁制作种子层，在种子层上表面设置金属层，以形成导孔11。
本公开的提供的制造半导体结构的方法能够实现与前述半导体结构类似的技术效果，这里不再赘述。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效组件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。

Claims (10)

1.一种半导体封装装置，包括：
基板，具有相对的第一表面和第二表面，所述第一表面和所述第二表面之间具有至少两个导电层，所述至少两个导电层中相邻两个导电层之间具有第一绝缘层，其中一导电层对应设置有一开口；
导孔，穿过所述开口，所述导孔的外壁与所述开口的边缘之间设置有绝缘层。
2.根据权利要求1所述的装置，其中，所述两个导电层包括至少一个第一导电层和至少一个第二导电层；
所述其中一导电层对应设置有一开口，包括：每个第一导电层对应设置有第一开口，所述第二导电层对应所述第一开口设置有第二开口；
所述导孔穿过至少一个第一开口，所述导孔的外壁与所述至少一个第一开口的边缘之间设置有第二绝缘层，所述导孔穿过所述第二开口，且所述导孔的外壁与所述第二开口的边缘之间设置有第三绝缘层。
3.根据权利要求1所述的装置，其中，所述装置还包括：
线路层，设置于所述第一表面。
4.根据权利要求3所述的装置，其中，所述导孔电连接所述线路层。
5.根据权利要求3所述的装置，其中，所述装置还包括：
粘合层，设置于所述线路层与所述第一表面之间，所述导孔穿过所述粘合层的至少部分。
6.根据权利要求1所述的装置，其中，所述导孔电连接所述第二表面。
7.根据权利要求1所述的装置，其中，所述导孔电连接至少一个所述第二导电层。
8.一种制造半导体封装装置的方法，包括：
提供基板，所述基板具有相对的第一表面和第二表面，所述第一表面和所述第二表面之间具有两个以上导电层，所述两个以上导电层中相邻的两个导电层之间具有第一绝缘层；
形成穿过所述基板的通孔；
将其中一导电层在所述通孔内壁露出的至少部分移除，以形成一开口；
在所述开口的边缘与所述通孔内壁之间形成绝缘层；
在所述通孔内设置金属层以形成导孔。
9.根据权利要求8所述的方法，其中，所述两个导电层包括至少一个第一导电层和至少一个第二导电层，其中，所述第一导电层与所述第二导电层的材料不同；
所述将其中一导电层在所述通孔内壁露出的至少部分移除，形成一开口，包括：将所述第一导电层和所述第二导电层在所述通孔内壁露出的至少部分移除，以形成第一开口和第二开口；
所述在所述开口的边缘与所述通孔内壁之间形成绝缘层，包括：在所述第一开口的边缘与所述通孔内壁之间设置第二绝缘层，在所述第二开口的边缘与所述通孔内壁之间设置第三绝缘层。
10.根据权利要求8所述的方法，其中，所述在所述通孔内设置金属层以形成导孔前，所述方法还包括：
在所述第一表面设置线路层。
CN202110817980.4A 2021-07-20 2021-07-20 半导体封装装置及其制造方法 Pending CN113594129A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110817980.4A CN113594129A (zh) 2021-07-20 2021-07-20 半导体封装装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110817980.4A CN113594129A (zh) 2021-07-20 2021-07-20 半导体封装装置及其制造方法

Publications (1)

Publication Number Publication Date
CN113594129A true CN113594129A (zh) 2021-11-02

Family

ID=78248497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110817980.4A Pending CN113594129A (zh) 2021-07-20 2021-07-20 半导体封装装置及其制造方法

Country Status (1)

Country Link
CN (1) CN113594129A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
US20040150970A1 (en) * 2003-01-31 2004-08-05 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
US20110006645A1 (en) * 2009-07-10 2011-01-13 Industrial Technology Research Institute Stacked-type piezoelectric device and method for manufacturing the same
US20140182891A1 (en) * 2012-12-28 2014-07-03 Madhumitha Rengarajan Geometrics for improving performance of connector footprints

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
US20040150970A1 (en) * 2003-01-31 2004-08-05 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
US20110006645A1 (en) * 2009-07-10 2011-01-13 Industrial Technology Research Institute Stacked-type piezoelectric device and method for manufacturing the same
US20140182891A1 (en) * 2012-12-28 2014-07-03 Madhumitha Rengarajan Geometrics for improving performance of connector footprints

Similar Documents

Publication Publication Date Title
JP4716819B2 (ja) インターポーザの製造方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US20200258826A1 (en) Semiconductor package and semiconductor manufacturing process
US7843059B2 (en) Electronic parts packaging structure
US10079156B2 (en) Semiconductor package including dielectric layers defining via holes extending to component pads
TWI296843B (en) A method for manufacturing a coreless package substrate
US20120153493A1 (en) Embedded component device and manufacturing methods thereof
US20130037929A1 (en) Stackable wafer level packages and related methods
CN104576596A (zh) 半导体基板及其制造方法
KR20040048816A (ko) 전자 부품 실장 구조 및 그 제조 방법
JP2018152616A (ja) 導電性ビアを備える基板
US20150223330A1 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
US20230386990A1 (en) Wiring structure and method for manufacturing the same
US20220148954A1 (en) Wiring structure and method for manufacturing the same
CN101587875A (zh) 具垂直电性导通的三维堆叠芯片封装结构及其制造方法
KR102235331B1 (ko) 반도체 장치 및 웨이퍼의 중 적어도 하나의 3차원 적층, 패키징 및 이종 통합 중 적어도 하나를 위한 스루 고분자 비아(via) 및 이의 제조방법
US10818586B1 (en) Substrate structure and method of manufacturing the same
CN113594129A (zh) 半导体封装装置及其制造方法
JP2010087021A (ja) 混成回路装置及びその製造方法並びに混成回路積層体
US11062985B2 (en) Wiring structure having an intermediate layer between an upper conductive structure and conductive structure
CN113594121A (zh) 扇入型半导体封装装置及其制造方法
CN113506780A (zh) 半导体封装装置及其制造方法
CN113725173A (zh) 半导体封装装置及其制造方法
CN113013138A (zh) 半导体封装装置及其制造方法
TWI296436B (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination