CN113590520A - Spi系统自动写入数据的控制方法及spi系统 - Google Patents

Abstract

本发明公开SPI系统自动写入数据的控制方法及SPI系统，该方法包括以下步骤：SPI系统根据使能信号开始将数据缓存区的数据写入到TX FIFO中，将TX FIFO中的数据进行发送；SPI系统根据已写入数据的总量与数据缓存区的容量之间的关系和发出数据缓存区刷新中断次数来决定是否发出数据缓存区刷新中断，CPU响应数据缓存区刷新中断并填充下一批待发送数据到数据缓存区，SPI系统接收CPU刷新完成中断的信号后，继续执行上述流程；或SPI系统将数据缓存区的数据写入到TX FIFO中，并将TX FIFO中的数据完成发送后结束工作。使整个数据写入过程中，CPU只需要响应中断频率较低的数据缓存区刷新中断即可，大大减少了CPU的占用率。

Description

SPI系统自动写入数据的控制方法及SPI系统

技术领域

本发明涉及数据传输技术领域，具体涉及一种SPI系统自动写入数据的控制方法及SPI系统。

背景技术

SPI协议作为一种应用广泛的外设接口协议，应用于读取/写入Flash器件数据、陀螺仪装置数据、主从SPI芯片间交换数据等。其中区别于其他应用，读取/写入Flash器件数据过程中，对应的数据量是十分庞大的，消耗的硬件资源也是最多的。

现有的以硬件方式写数据进Flash器件是CPU响应SPI控制器中断位后，往TX FIFO写数据或操作DMA 控制器写数据到TX FIFO，将要发送的指令和要写入的数据一起写入TXFIFO中。该方式的缺点很明显，当要写入Flash器件的数据量十分庞大，但SPI控制器的TXFIFO深度又十分有限时，CPU或dma要频繁响应SPI控制器状态中断，进行数据搬运，会极大损失系统的效率。

发明内容

为解决上述问题，本发明公开SPI系统自动写入数据的控制方法及SPI系统，通过设置数据缓存区来缓存SPI系统将要写入的数据，使整个数据写入过程中，CPU只需要响应中断频率较低的数据缓存区刷新中断即可，大大减少了CPU的占用率。具体技术方案如下：

一种SPI系统自动写入数据的控制方法，该方法包括以下步骤：S1：SPI系统根据使能信号开始将数据缓存区的数据写入到TX FIFO中，并记录已写入数据的总量，然后将TXFIFO中的数据进行发送，进入步骤S2；S2：SPI系统根据已写入数据的总量与数据缓存区的容量之间的关系和发出数据缓存区刷新中断次数来决定是否发出数据缓存区刷新中断，若符合要求，则进入步骤S3，若不符合要求，则进入步骤S4； S3：SPI系统发出数据缓存区刷新中断，使CPU响应数据缓存区刷新中断，填充数据到数据缓存区，SPI 系统接收CPU完成刷新完成中断的信号后，进入步骤S1；S4：若不符合要求，SPI系统将数据缓存区的数据写入到TXFIFO中，并将TX FIFO中的数据完成发送后结束工作。

与现有技术相比，本方案的SPI系统在数据传输过程中，不断从数据缓存区搬运要发送的数据到TX FIFO中，由于数据缓存区的容量可以大大超过SPI系统本身的TX FIFO深度，在整个数据写入过程中，CPU 只需要响应中断频率较低的数据缓存区刷新中断即可，大大减少了CPU的占用率，减轻CPU的负担，提高系统的运行效率。

进一步地，在SPI系统开始写入数据前，CPU划分数据缓存区，且将要发送的数据填充到数据缓存区，然后通过ahb slave模块配置SPI系统的读取数据起始地址、数据缓存区容量和数据缓存区需刷新次数后，配置SPI系统使能。数据缓存区大小由CPU在SPI系统在开始工作前进行划分，数据缓存区的大小可以根据实际情况进行变化，灵活性高。

进一步地，CPU将待发送的数据填充到数据缓存区并根据要发送的数据总量与数据缓存区容量的关系配置SPI系统的数据缓存区需刷新次数。

进一步地，步骤S1中，SPI系统中的control模块根据使能信号开启ahb master模块使能，使ahb master模块根据数据起始地址来读取数据缓存区中的数据，然后写入到TXFIFO中，并记录已写入数据的总量。

进一步地，步骤S1和S4中，在发送TX FIFO的数据的过程中，若TX FIFO中的剩余数据小于等于设定值时，TX FIFO发出水位触发中断来触发ahb master模块持续将数据缓存区的数据写入到TX FIFO中。在TX FIFO中的剩余数据在设定值时，才发出水位触发中断，使SPI系统再次写入数据到TX FIFO中，防止TX FIFO中容量较少，无法接收ahb master模块读取的所有有效数据，出现有效数据丢失的情况。

进一步地，SPI系统通过spi interface模块将TX FIFO中的数据转化成对应的SPI协议激励来完成发送。

进一步地，步骤S2中，当已读取数据的总量等于数据缓冲区的容量时，SPI系统判断已发出数据缓存区刷新中断次数与数据缓存区需刷新中断次数的大小关系，若发出数据缓存区刷新中断次数小于数据缓存区需刷新中断次数，则进入步骤S3；若发出数据缓存区刷新中断次数等于数据缓存区需刷新中断次数，则进入步骤S4。

进一步地，步骤S3中，SPI系统接收CPU完成刷新完成中断的信号后，将记录的ahbmaster模块已读取的数据总量置零后，再进入步骤S1。

一种SPI系统，该SPI系统执行上述的SPI系统自动写入数据的控制方法，所述SPI系统包括两两相连的SPI控制器、CPU和数据缓存区，所述SPI控制器用于将数据缓存区中的数据转化为符合SPI协议的激励，所述CPU用于将待写入的数据填充到数据缓存区，所述数据缓存区用于存放数据。该SPI系统通过设置数据缓存区来缓存SPI系统将要写入的数据，使整个数据写入过程中，CPU只需要响应中断频率较低的数据缓存区刷新中断即可，大大减少了CPU的占用率，提高系统的运行效率。

进一步地，SPI控制器包括：control模块、ahb master模块、spi interface模块、TX FIFO、RX FIFO 和ahb slave模块，其中，所述control模块与ahb master模块和ahbslave模块相连，用于控制SPI 控制器对缓存区的数据进行读取；所述ahb master模块与control模块和TX FIFO相连，用于读取数据缓存区的数据，并将数据写入到TX FIFO中；所述ahb slave模块与control模块、spi interface模块、 TX FIFO和RX FIFO相连，用于配置SPI系统的内部寄存器；所述spi interface模块与ahb slave模块、 TX FIFO和RX FIFO相连，用于将TX FIFO中的数据转化为对应的SPI协议激励和将spi interface模块接收到的数据存储于RX FIFO中；所述TX FIFO用于存放待发送的数据；所述RX FIFO用于存放已接受的数据。

附图说明

图1为本发明一种实施例中所述的SPI系统自动写入数据的控制方法的流程图；

图2为本发明一种实施例中所述的SPI系统自动写入数据的效果图；

图3为本发明一种实施例中所述的SPI控制器的结构示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本申请。基于本申请提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

SPI是串行外设接口(Serial Peripheral Interface)的缩写。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便。SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以(单向传输时)。也是所有基于SPI的设备共有的，它们是MISO(主设备数据输入)、MOSI(主设备数据输出)、SCLK(时钟)、CS(片选)。MISO–Master Input Slave Output,主设备数据输入，从设备数据输出；MOSI–Master Output Slave Input,主设备数据输出，从设备数据输入；SCLK –Serial Clock,时钟信号，由主设备产生；CS–Chip Select,从设备使能信号，由主设备控制。其中， CS是从芯片是否被主芯片选中的控制信号，也就是说只有片选信号为预先规定的使能信号时(高电位或低电位)，主芯片对此从芯片的操作才有效。这就使在同一条总线上连接多个SPI设备成为可能。SPI设备间的数据传输之所以又被称为数据交换,是因为SPI协议规定一个SPI设备不能在数据通信过程中仅仅只充当一个"发送者(Transmitter)"或者"接收者(Receiver)"。在每个Clock周期内,SPI设备都会发送并接收一个bit大小的数据,相当于该设备有一个bit大小的数据被交换了。FIFO是英文First In First Out的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。TX FIFO为发送先进先出队列，RX FIFO为接收先进先出队列。

如图1所示，一种SPI系统自动写入数据的控制方法，该方法包括以下步骤：S1：SPI系统根据使能信号开始将数据缓存区的数据写入到TX FIFO中，并记录已写入数据的总量，然后将TX FIFO中的数据进行发送，进入步骤S2；S2：SPI系统根据已写入数据的总量与数据缓存区的容量之间的关系和发出数据缓存区刷新中断次数来决定是否发出数据缓存区刷新中断，若符合要求，则进入步骤S3，若不符合要求，则进入步骤S4；S3：SPI系统发出数据缓存区刷新中断，CPU响应数据缓存区刷新中断并填充下一批待发送的数据到数据缓存区，SPI系统接收CPU完成刷新完成中断的信号后，进入步骤S1；S4：若不符合要求， SPI系统将数据缓存区的数据写入到TX FIFO中，并将TX FIFO中的数据完成发送后结束工作。与现有技术相比，本方案的SPI系统在数据传输过程中，不断从数据缓存区取出要发送的数据进行写入和发送，由于数据缓存区的容量可以大大超过SPI系统本身的TX FIFO深度，在整个数据写入过程中，CPU只需要响应中断频率较低的数据缓存区刷新中断即可，大大减少了CPU的占用率，减轻CPU的负担，提高系统的运行效率。

进一步地，在SPI系统开始写入数据前，CPU划分数据缓存区，且将要发送的数据填充到数据缓存区，然后通过ahb slave模块配置SPI系统的读取数据起始地址、数据缓存区容量和数据缓存区需刷新的次数后，配置SPI系统使能。数据缓存区由CPU在SPI系统在开始工作前进行划分，数据缓存区的大小可以根据实际情况进行变化，灵活性高。CPU将待发送的数据填充到数据缓存区并根据要发送的数据总量的大小和数据缓存区容量的关系配置SPI系统的数据缓存区需刷新次数。

作为其中一种实施方式，步骤S1中，SPI系统中的control模块根据使能信号开启ahb master模块使能，使ahb master模块根据数据起始地址来读取数据缓存区中的数据，然后写入到TX FIFO中，并记录已写入数据的总量。步骤S1和S4中，在发送TX FIFO的数据的过程中，若TX FIFO中的剩余数据小于等于设定值时，TX FIFO发出水位触发中断来使SPI系统持续将数据缓存区的数据写入到TX FIFO中。在 TX FIFO中的剩余数据在设定值时，才发出水位触发中断，使SPI系统再次写入数据到TX FIFO中，防止 TX FIFO中容量较少，无法接收ahb master模块读取的所有有效数据，出现有效数据丢失的情况。SPI系统通过spiinterface模块将TX FIFO中的数据转化成对应的SPI协议激励来完成发送。

作为其中一种实施方式，步骤S2中，当已写入数据的总量等于数据缓冲区的容量时，SPI系统判断已发出数据缓存区刷新中断次数，若发出数据缓存区刷新中断次数小于数据缓存区需刷新中断次数，则进入步骤S3；若发出数据缓存区刷新中断次数大于或等于数据缓存区需刷新中断次数，则进入步骤S4。步骤 S3中，SPI系统接收CPU完成刷新完成中断的信号后，将记录的已ahb master模块已读取的数据总量置零后，再进入步骤S1。步骤S4中，SPI系统可以通过已写入数据的总量等于数据缓冲区的容量时，判断数据缓存区的数据已被读取完，也可以根据SPI系统是否可以从数据缓存区中读取到数据来判断数据缓存区的数据是否被读取完。

一种SPI系统，该SPI系统执行上述的SPI系统自动写入数据的控制方法，所述SPI系统包括两两相连的SPI控制器、CPU和数据缓存区，所述SPI控制器用于将数据缓存区中的数据转化为符合SPI协议的激励，所述CPU用于将待写入的数据填充到数据缓存区，所述数据缓存区用于存放数据，CPU从ddr或sram 区间中开辟并刷新一段较大的存储区间作为数据缓存区。该SPI系统通过设置数据缓存区来缓存SPI系统将要写入的数据，使整个数据写入过程中，CPU只需要响应中断频率较低的数据缓存区刷新中断即可，大大减少了CPU的占用率，提高系统的运行效率。SPI控制器包括：control模块、ahb master模块、spiinterface模块、TX FIFO、RX FIFO和ahb slave模块，其中，所述control模块与ahb master模块和 ahb slave模块相连，用于控制SPI控制器对缓存区数据进行读取；所述ahb master模块与control模块和TX FIFO相连，用于读取数据缓存区的数据，并将数据写入到TX FIFO中；所述ahb slave模块与control 模块、spi interface模块、TX FIFO和RX FIFO相连，用于配置SPI系统的内部寄存器；所述spi interface 模块与ahb slave模块、TX FIFO和RXFIFO相连，用于将TX FIFO中的数据转化为对应的SPI协议激励和将spi interface接收到的数据存储于RX FIFO中；所述TX FIFO用于存放待发送的数据；所述RX FIFO 用于存放已接受的数据。

如图2所示，以TX FIFO深度为64层，要发送的数据总量为4K为例。假设SPI系统要写入的数据为 4K，数据缓存区的容量为2K，则在写入数据的过程中，CPU需要响应数据缓存区需刷新中断次数为4/2＝1 次。在开始写入数据前，SPI系统中的CPU将要写入的4K数据中的2K填充到数据缓存区，然后配置SPI 系统的读取数据起始地址、数据缓存区容量和数据缓存区刷新次数这三个变量，并配置TX FIFO的水位触发值为32，然后开启SPI使能。首先，SPI系统中control模块开启ahb master模块使能，ahb master 模块将会根据数据起始地址，来读取数据缓存区的前64笔数据写入TX FIFO中，之后开启spi interface 模块使能，使spi interface模块根据时钟信号将TX FIFO中的64笔数据一笔笔的转化为对应的SPI协议激励。当TX FIFO中的数据只剩下32笔或32笔以下时，会产生水位触发中断，在这个过程中，ahb master 模块会记录从数据缓存区读取的数据的总量，当control模块判断ahbmaster模块从数据缓存区读取的数据的总量不等于数据缓存区的容量时，说明ahb master模块还未读取完数据缓存区的所有数据，此时control模块响应TX FIFO发出的水位触发中断，使ahb master模块从数据缓存区中读取32笔数据并写入到TX FIFO中。当control模块判断ahb master模块从数据缓存区读取的数据的总量等于数据缓存区的容量时，说明ahbmaster模块已经读取完数据缓存区的所有数据，这时，control模块会判断数据缓存区已刷新次数是否等于配置的数据缓存区需刷新次数，如果数据缓存区已刷新次数未达到配置的数据缓存区需刷新次数，也就是CPU需要响应数据缓存区需刷新中断次数，control模块会控制ahb master模块发出数据缓存区刷新请求中断，并清零ahb master模块中已读取或已写入数据的总量计数器来进入下一次循环判断，且当前数据缓存区刷新次数递增1，在TXFIFO中的数据全部被spi interface模块转化完成后，等待CPU响应数据缓存区刷新中断。CPU接收到数据缓存区刷新请求中断后，会将剩下的2K数据填充到数据缓存区并发出数据缓存区刷新完成中断给SPI控制器。SPI接收到该中断后自动进入下一轮的数据写入循环。当control模块会判断数据缓存区刷新的次数等于配置的数据缓存区刷新的次数时，表明要发送的数据已全部加载到数据缓存区中，TX FIFO中剩余的数据为要发送的最后的数据。control模块等待 spi interface模块发送完最后的数据之后，关闭ahb master模块和spiinterface模块的使能，自动写入流程结束。

如图3所示，其中ahb slave模块用于CPU配置SPI系统的内部寄存器，比如control模块中的读取数据起始地址、数据缓存区容量和数据缓存区刷新次数等。control模块用于在TX FIFO水位触发中断产生时，判断ahb master模块是否读取完整个数据缓存区，和当前数据缓存区刷新次数是否达到配置的要求刷新次数，并通过这两个判断结果来控制ahbmaster模块从数据缓存区读取数据，或发出数据缓存区刷新中断，或结束流程关闭各模块使能；spi interface模块按照ahb slave模块中的配置值，将TX FIFO 中的数据转化成对应的SPI协议激励。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上各实施例仅表达了本发明的几种实施例，其描述较为具体和详细，但并不能因此而理解为发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。

Claims (10)

1.一种SPI系统自动写入数据的控制方法，其特征在于，该方法包括以下步骤：

S1：SPI系统根据使能信号开始将数据缓存区的数据写入到TX FIFO中，并记录已写入数据的总量，然后将TX FIFO中的数据进行发送，进入步骤S2；

S2：SPI系统根据已写入数据的总量与数据缓存区的容量之间的关系和发出数据缓存区刷新中断次数来决定是否发出数据缓存区刷新中断，若符合要求，则进入步骤S3，若不符合要求，则进入步骤S4；

S3：SPI系统发出数据缓存区刷新中断，使CPU响应数据缓存区刷新中断，填充数据到数据缓存区，SPI系统接收CPU完成刷新完成中断的信号后，进入步骤S1；

S4：若不符合要求，SPI系统将数据缓存区的数据写入到TX FIFO中，并将TX FIFO中的数据完成发送后结束工作。

2.根据权利要求1所述的SPI系统自动写入数据的控制方法，其特征在于，在SPI系统开始写入数据前，CPU划分数据缓存区，且将要发送的数据填充到数据缓存区，然后通过ahbslave模块配置SPI系统的读取数据起始地址、数据缓存区容量和数据缓存区需刷新次数后，配置SPI系统使能。

3.根据权利要求2所述的SPI系统自动写入数据的控制方法，其特征在于，CPU将待发送的数据填充到数据缓存区并根据要发送的数据总量与数据缓存区容量的关系配置SPI系统的数据缓存区需刷新次数。

4.根据权利要求1所述的SPI系统自动写入数据的控制方法，其特征在于，步骤S1中，SPI系统中的control模块根据使能信号开启ahb master模块使能，使ahb master模块根据数据起始地址来读取数据缓存区中的数据，然后写入到TX FIFO中，并记录已写入数据的总量。

5.根据权利要求1所述的SPI系统自动写入数据的控制方法，其特征在于，步骤S1和S4中，在发送TX FIFO的数据的过程中，若TX FIFO中的剩余数据小于等于设定值时，TX FIFO发出水位触发中断来触发ahb master模块持续将数据缓存区的数据写入到TX FIFO中。

6.根据权利要求5所述的SPI系统自动写入数据的控制方法，其特征在于，SPI系统通过spi interface模块将TX FIFO中的数据转化成对应的SPI协议激励来完成发送。

7.根据权利要求1所述的SPI系统自动写入数据的控制方法，其特征在于，步骤S2中，当已读取数据的总量等于数据缓冲区的容量时，SPI系统判断已发出数据缓存区刷新中断次数与数据缓存区需刷新中断次数的大小关系，若发出数据缓存区刷新中断次数小于数据缓存区需刷新中断次数，则进入步骤S3；若发出数据缓存区刷新中断次数等于数据缓存区需刷新中断次数，则进入步骤S4。

8.根据权利要求1所述的SPI系统自动写入数据的控制方法，其特征在于，步骤S3中，SPI系统接收CPU完成刷新完成中断的信号后，将记录的ahb master模块已读取的数据总量置零后，再进入步骤S1。

9.一种SPI系统，其特征在于，该SPI系统执行权利要求1至8中任一项所述的SPI系统自动写入数据的控制方法，所述SPI系统包括：两两相连的SPI控制器、CPU和数据缓存区，所述SPI控制器用于将数据缓存区中的数据转化为符合SPI协议的激励，所述CPU用于将待写入的数据填充到数据缓存区，所述数据缓存区用于存放数据。

10.根据权利要求1所述的SPI系统，其特征在于，SPI控制器包括：control模块、ahbmaster模块、spi interface模块、TX FIFO、RX FIFO和ahb slave模块，其中，

所述control模块与ahb master模块和ahb slave模块相连，用于控制SPI控制器对缓存区的数据进行读取；

所述ahb master模块与control模块和TX FIFO相连，用于读取数据缓存区的数据，并将数据写入到TX FIFO中；

所述ahb slave模块与control模块、spi interface模块、TX FIFO和RX FIFO相连，用于配置SPI系统的内部寄存器；

所述spi interface模块与ahb slave模块、TX FIFO和RX FIFO相连，用于将TX FIFO中的数据转化为对应的SPI协议激励和将spi interface模块接收到的数据存储于RX FIFO中；

所述TX FIFO用于存放待发送的数据；

所述RX FIFO用于存放已接收的数据。

Images