[go: up one dir, main page]

CN113410145A - 六面电磁屏蔽的倒装芯片封装方法 - Google Patents

六面电磁屏蔽的倒装芯片封装方法 Download PDF

Info

Publication number
CN113410145A
CN113410145A CN202110686519.XA CN202110686519A CN113410145A CN 113410145 A CN113410145 A CN 113410145A CN 202110686519 A CN202110686519 A CN 202110686519A CN 113410145 A CN113410145 A CN 113410145A
Authority
CN
China
Prior art keywords
packaging substrate
carrying
packaging
ball
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110686519.XA
Other languages
English (en)
Inventor
林建涛
喻志刚
刘永强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Memory Storage Technology Co ltd
Original Assignee
Dongguan Memory Storage Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Memory Storage Technology Co ltd filed Critical Dongguan Memory Storage Technology Co ltd
Priority to CN202110686519.XA priority Critical patent/CN113410145A/zh
Publication of CN113410145A publication Critical patent/CN113410145A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本申请涉及一种六面电磁屏蔽的倒装芯片封装方法，所述封装方法包括：在封装基板的A面进行贴装焊接并对所述封装基板的整片A面进行封胶；在所述封装基板的B面进行贴装焊接，在所述封装基板的B面上进行第一次植球，并在第一次植球后对所述封装基板的整片B面进行封胶；在所述封装基板的B面进行研磨减薄以露出第一次植球的锡球剖面；在所述封装基板的B面涂上光刻胶进行曝光显影；在所述封装基板的B面整片进行金属溅镀以形成电磁屏蔽层，并对无需电磁屏蔽的植球区域进行撕膜露出锡球剖面；在所述封装基板的B面的锡球剖面上进行第二次植球。本发明实现整个芯片的6面EMI屏蔽功能，提升了产品整体抗电磁干扰的性能。

Description

六面电磁屏蔽的倒装芯片封装方法
技术领域
本发明涉及芯片封装技术领域，特别是涉及一种六面电磁屏蔽的倒装芯片封装方法。
背景技术
EMI(Electromagnetic Interference，电磁干扰)是指电子产品工作会对周边的其他电子产品造成干扰，是电子电器产品经常遇上的问题，具体的干扰种类包括传导干扰和辐射干扰。倒装芯片(Flip-chip)是一种无引脚结构芯片，一般含有电路单元。倒装芯片通常设计用于通过适当数量的位于其面上的锡球(导电性粘合剂所覆盖)，在电气上和机械上连接于电路。
在传统技术中，现有EMI芯片封装流程大致有四步，第一步将表面贴装元件和倒装芯片贴装于封装基板表面，第二步对倒装芯片底部进行底部填胶，第三步将倒装芯片和表面贴装元件用非导电树脂黑胶塑封，第四步切单颗后使用金属溅镀工艺在产品表面和四周形成EMI金属屏蔽层达到防电磁干扰屏蔽目的。因此，通过传统工艺的加工方式所得到的芯片封装结构只能实现5个面的电磁屏蔽，当电磁干扰源来源于芯片底部则无法实现有效的抗干扰效果，并不能达到六面电磁屏蔽的效果。
发明内容
基于此，有必要针对上述技术问题，提供一种六面电磁屏蔽的倒装芯片封装方法。
一种六面电磁屏蔽的倒装芯片封装方法，所述封装方法包括：
在封装基板的A面进行贴装焊接并对所述封装基板的整片A面进行封胶；
在所述封装基板的B面进行贴装焊接，在所述封装基板的B面上进行第一次植球，并在第一次植球后对所述封装基板的整片B面进行封胶；
在所述封装基板的B面进行研磨减薄以露出第一次植球的锡球剖面；
在所述封装基板的B面涂上光刻胶进行曝光显影；
在所述封装基板的B面整片进行金属溅镀以形成电磁屏蔽层，并对无需电磁屏蔽的植球区域进行撕膜露出锡球剖面；
在所述封装基板的B面的锡球剖面上进行第二次植球。
在其中一个实施例中，在所述封装基板的B面的锡球剖面上进行第二次植球的步骤之后还包括：
在所述封装基板的A面对需要进行分区屏蔽的地方进行激光钻孔，并进行金属填孔以形成分区屏蔽层。
在其中一个实施例中，在所述封装基板的A面对需要进行分区屏蔽的地方进行激光钻孔，并进行金属填孔以形成分区屏蔽层的步骤之后还包括：
将整片基板切割成单颗，并在所述封装基板的A面表面和四个侧面进行金属溅镀以形成电磁屏蔽层。
在其中一个实施例中，所述在封装基板的A面进行贴装焊接并对所述封装基板的整片A面进行封胶的步骤还包括：
在封装基板的A面进行贴装元件、功能模块及第一倒装芯片的贴装焊接；
对所述第一倒装芯片进行底部填充，并对所述封装基板的整片A面进行封胶。
在其中一个实施例中，所述在所述封装基板的B面进行贴装焊接，在所述封装基板的B面上进行第一次植球，并在第一次植球后对所述封装基板的整片B面进行封胶的步骤还包括：
在所述封装基板的B面进行第二倒装芯片的贴装焊接；
在所述封装基板的B面进行第一次植球；
对所述第二倒装芯片进行底部填充并对所述封装基板的整片B面进行封胶。
在其中一个实施例中，所述方法还包括：
根据芯片功能要求及封装布局对封装基板进行双面封装设计。
上述六面电磁屏蔽的倒装芯片封装方法通过在封装基板的A面进行贴装焊接并对所述封装基板的整片A面进行封胶；在所述封装基板的B面进行贴装焊接，在所述封装基板的B面上进行第一次植球，并在第一次植球后对所述封装基板的整片B面进行封胶；在所述封装基板的B面进行研磨减薄以露出第一次植球的锡球剖面；在所述封装基板的B面涂上光刻胶进行曝光显影；在所述封装基板的B面整片进行金属溅镀以形成电磁屏蔽层，并对无需电磁屏蔽的植球区域进行撕膜露出锡球剖面；在所述封装基板的B面的锡球剖面上进行第二次植球。本发明通过使用双面封装，先对芯片底部进行EMI屏蔽，再对芯片其余5个面进行EMI屏蔽，实现整个芯片的6面EMI屏蔽功能，提升了产品整体抗电磁干扰的性能。
附图说明
图1为一个实施例中六面电磁屏蔽的倒装芯片封装方法的流程示意图；
图2为另一个实施例中六面电磁屏蔽的倒装芯片封装方法的流程示意图；
图3为再一个实施例中六面电磁屏蔽的倒装芯片封装方法的流程示意图；
图4为一个实施例中六面电磁屏蔽的倒装芯片封装结构的示意图；。
具体实施方式
下面将通过以下实施例进行清楚、完整地描述本发明的技术方案中显然，以下将描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本发明实施例说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明实施例。如在本发明实施例说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
目前，现有EMI芯片封装流程大致有四步，第一步将表面贴装元件和倒装芯片贴装于封装基板表面，第二步对倒装芯片底部进行底部填胶，第三步将倒装芯片和表面贴装元件用非导电树脂黑胶塑封，第四步切单颗后使用金属溅镀工艺在产品表面和四周形成EMI金属屏蔽层达到防电磁干扰屏蔽目的，此芯片封装结构只能实现5个面的电磁屏蔽
基于此，本发明提出一种六面电磁屏蔽的倒装芯片封装方法，旨在能够实现6个面电磁干扰屏蔽和分区屏蔽。
在一个实施例中，如图1所示，提供了一种六面电磁屏蔽的倒装芯片封装方法，包括：
步骤102，在封装基板的A面进行贴装焊接并对封装基板的整片A面进行封胶；
步骤104，在封装基板的B面进行贴装焊接，在封装基板的B面上进行第一次植球，并在第一次植球后对封装基板的整片B面进行封胶；
步骤106，在封装基板的B面进行研磨减薄以露出第一次植球的锡球剖面；
步骤108，在封装基板的B面涂上光刻胶进行曝光显影；
步骤110，在封装基板的B面整片进行金属溅镀以形成电磁屏蔽层，并对无需电磁屏蔽的植球区域进行撕膜露出锡球剖面；
步骤112，在封装基板的B面的锡球剖面上进行第二次植球。
在一个实施例中，方法还包括：根据芯片功能要求及封装布局对封装基板进行双面封装设计。
在本实施例中，为了实现六面电磁屏蔽，需要先将基板分成A面，B面。其中A面为贴装元器件数量较多的一面，B面为贴装元器件数量较少的一面。
具体地：
第一步，先在封装基板上做A面的芯片粘贴和SMT元器件粘贴，接着完成芯片底部填充和A面塑封成型。第二步，再做B面的芯片粘贴焊接和植球，接着完成芯片底部填充和塑封，然后B面研磨减薄露出锡球剖面。第三步，在B面涂上光刻胶，进行曝光显影，把需要做电磁屏蔽的地方露出来，然后B面整板进行电磁屏蔽层金属溅镀，B面完成屏蔽层溅镀后对无需屏蔽的植球区域祛膜露出锡球剖面，进行2次植球。在B面通过两次植球的方式，使得封装基板在B面也具备电磁屏蔽效果。
在本实施例中，通过在封装基板的A面进行贴装焊接并对所述封装基板的整片A面进行封胶；在所述封装基板的B面进行贴装焊接，在所述封装基板的B面上进行第一次植球，并在第一次植球后对所述封装基板的整片B面进行封胶；在所述封装基板的B面进行研磨减薄以露出第一次植球的锡球剖面；在所述封装基板的B面涂上光刻胶进行曝光显影；在所述封装基板的B面整片进行金属溅镀以形成电磁屏蔽层，并对无需电磁屏蔽的植球区域进行撕膜露出锡球剖面；在所述封装基板的B面的锡球剖面上进行第二次植球。本方案通过使用双面封装，先对芯片底部进行EMI屏蔽，再对芯片其余5个面进行EMI屏蔽，实现整个芯片的6面EMI屏蔽功能，提升了产品整体抗电磁干扰的性能。
在一个实施例中，如图2所示，提供了一种六面电磁屏蔽的倒装芯片封装方法，在封装基板的B面的锡球剖面上进行第二次植球的步骤之后还包括：
步骤202，在封装基板的A面对需要进行分区屏蔽的地方进行激光钻孔，并进行金属填孔以形成分区屏蔽层；
步骤204，将整片基板切割成单颗，并在封装基板的A面表面和四个侧面进行金属溅镀以形成电磁屏蔽层。
在本实施例中，公开了一种六面电磁屏蔽的倒装芯片封装方法，在第二次植球完成之后还包括如下步骤：
第四步，在封装基板的A面对需要进行分区屏蔽的地方进行激光钻孔，金属填孔形成分区屏蔽层。第五步，整片基板切割成单颗，使用金属溅镀工艺进行A面表面和其它4个侧面的电磁屏蔽层金属溅镀。
在本实施例中，在实现了产品6面整体屏蔽的基础上还进一步实现了内部分区屏蔽功能，提升了产品整体抗电磁干扰的性能。
在一个实施例中，在封装基板的A面进行贴装焊接并对封装基板的整片A面进行封胶的步骤还包括：
在封装基板的A面进行贴装元件、功能模块及第一倒装芯片的贴装焊接；对第一倒装芯片进行底部填充，并对封装基板的整片A面进行封胶。
在一个实施例中，在封装基板的B面进行贴装焊接，在封装基板的B面上进行第一次植球，并在第一次植球后对所述封装基板的整片B面进行封胶的步骤还包括：
在封装基板的B面进行第二倒装芯片的贴装焊接；在封装基板的B面进行第一次植球；对第二倒装芯片进行底部填充并对封装基板的整片B面进行封胶。
在一个实施例中，提供了一个完整的实现六面封装工艺的工艺流程，具体结合图3所示的工艺流程图以及图4所示的封装结构图，该完整的封装工艺包括：
1、根据芯片功能要求、封装布局设计制作封装基板(10)。
2、A面进行表面贴装元件(20)、功能模块(30)和倒装芯片(40a)贴装回流焊接。
3、A面倒装芯片(40a)底部填充(41a)，A面封胶(50a)。
4、B面进行倒装芯片(40b)贴装回流焊接，B面倒装芯片(40b)底部填充(41b)。
5、B面第一次植球(70a)，B面整板封胶(50b)。
6、B面整片研磨露出锡球(70a)剖面。
7、B面涂光刻胶，对B面需要EMI屏蔽区域(60b)进行曝光显影。
8、B面进行整板EMI屏蔽，B面光刻胶撕膜露出锡球剖面，留下EMI屏蔽层(60b)。
9、B面第二次植球(70b)。
10、A面激光钻孔，金属填孔形成分区屏蔽层(60d)。
11、产品切单颗后对产品A面和4个侧面进行EMI屏蔽层金属溅镀，形成A面屏蔽层(60a)，4个侧面屏蔽层(60c)。
12、产品整体封装完成。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (6)

1.一种六面电磁屏蔽的倒装芯片封装方法，其特征在于，所述封装方法包括：
在封装基板的A面进行贴装焊接并对所述封装基板的整片A面进行封胶；
在所述封装基板的B面进行贴装焊接，在所述封装基板的B面上进行第一次植球，并在第一次植球后对所述封装基板的整片B面进行封胶；
在所述封装基板的B面进行研磨减薄以露出第一次植球的锡球剖面；
在所述封装基板的B面涂上光刻胶进行曝光显影；
在所述封装基板的B面整片进行金属溅镀以形成电磁屏蔽层，并对无需电磁屏蔽的植球区域进行撕膜露出锡球剖面；
在所述封装基板的B面的锡球剖面上进行第二次植球。
2.根据权利要求1所述的六面电磁屏蔽的倒装芯片封装方法，其特征在于，在所述封装基板的B面的锡球剖面上进行第二次植球的步骤之后还包括：
在所述封装基板的A面对需要进行分区屏蔽的地方进行激光钻孔，并进行金属填孔以形成分区屏蔽层。
3.根据权利要求2所述的六面电磁屏蔽的倒装芯片封装方法，其特征在于，在所述封装基板的A面对需要进行分区屏蔽的地方进行激光钻孔，并进行金属填孔以形成分区屏蔽层的步骤之后还包括：
将整片基板切割成单颗，并在所述封装基板的A面表面和四个侧面进行金属溅镀以形成电磁屏蔽层。
4.根据权利要求1所述的六面电磁屏蔽的倒装芯片封装方法，其特征在于，所述在封装基板的A面进行贴装焊接并对所述封装基板的整片A面进行封胶的步骤还包括：
在封装基板的A面进行贴装元件、功能模块及第一倒装芯片的贴装焊接；
对所述第一倒装芯片进行底部填充，并对所述封装基板的整片A面进行封胶。
5.根据权利要求4所述的六面电磁屏蔽的倒装芯片封装方法，其特征在于，所述在所述封装基板的B面进行贴装焊接，在所述封装基板的B面上进行第一次植球，并在第一次植球后对所述封装基板的整片B面进行封胶的步骤还包括：
在所述封装基板的B面进行第二倒装芯片的贴装焊接；
在所述封装基板的B面进行第一次植球；
对所述第二倒装芯片进行底部填充并对所述封装基板的整片B面进行封胶。
6.根据权利要求1-5任一项所述的六面电磁屏蔽的倒装芯片封装方法，其特征在于，所述方法还包括：
根据芯片功能要求及封装布局对封装基板进行双面封装设计。
CN202110686519.XA 2021-06-21 2021-06-21 六面电磁屏蔽的倒装芯片封装方法 Pending CN113410145A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110686519.XA CN113410145A (zh) 2021-06-21 2021-06-21 六面电磁屏蔽的倒装芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110686519.XA CN113410145A (zh) 2021-06-21 2021-06-21 六面电磁屏蔽的倒装芯片封装方法

Publications (1)

Publication Number Publication Date
CN113410145A true CN113410145A (zh) 2021-09-17

Family

ID=77681954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110686519.XA Pending CN113410145A (zh) 2021-06-21 2021-06-21 六面电磁屏蔽的倒装芯片封装方法

Country Status (1)

Country Link
CN (1) CN113410145A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284158A (zh) * 2021-12-06 2022-04-05 立讯电子科技（昆山）有限公司 一种双面封装结构及其制作方法
CN114582838A (zh) * 2022-05-05 2022-06-03 深圳新声半导体有限公司 一种具有电磁屏蔽功能的半导体封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487059A (zh) * 2010-12-02 2012-06-06 三星电子株式会社 堆叠式封装结构
US8420437B1 (en) * 2011-12-05 2013-04-16 Powertech Technology Inc. Method for forming an EMI shielding layer on all surfaces of a semiconductor package
US20180138155A1 (en) * 2015-11-12 2018-05-17 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
CN108305868A (zh) * 2017-01-12 2018-07-20 艾马克科技公司 具有电磁干扰屏蔽的半导体封装及其制造方法
CN108807294A (zh) * 2017-04-28 2018-11-13 矽品精密工业股份有限公司 封装结构及其制法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487059A (zh) * 2010-12-02 2012-06-06 三星电子株式会社 堆叠式封装结构
US8420437B1 (en) * 2011-12-05 2013-04-16 Powertech Technology Inc. Method for forming an EMI shielding layer on all surfaces of a semiconductor package
US20180138155A1 (en) * 2015-11-12 2018-05-17 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
CN108305868A (zh) * 2017-01-12 2018-07-20 艾马克科技公司 具有电磁干扰屏蔽的半导体封装及其制造方法
CN108807294A (zh) * 2017-04-28 2018-11-13 矽品精密工业股份有限公司 封装结构及其制法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284158A (zh) * 2021-12-06 2022-04-05 立讯电子科技（昆山）有限公司 一种双面封装结构及其制作方法
CN114582838A (zh) * 2022-05-05 2022-06-03 深圳新声半导体有限公司 一种具有电磁屏蔽功能的半导体封装结构

Similar Documents

Publication Publication Date Title
US6865089B2 (en) Module board having embedded chips and components and method of forming the same
CN100485921C (zh) 具有集成emi和rfi屏蔽的包覆成型半导体封装
US8420437B1 (en) Method for forming an EMI shielding layer on all surfaces of a semiconductor package
JP6076559B1 (ja) 半導体パッケージのｅｍｉシールド処理工法
US20050011672A1 (en) Overmolded MCM with increased surface mount component reliability
CN106816431A (zh) 一种电磁屏蔽封装结构及其制造方法
CN113410145A (zh) 六面电磁屏蔽的倒装芯片封装方法
JP7354594B2 (ja) 電子素子モジュール及びその製造方法
TW201318138A (zh) 晶圓等級應用上的射頻遮蔽件
TWI455258B (zh) 內埋元件封裝結構及製造方法
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
KR20140083084A (ko) 전자파 차폐층을 갖는 반도체 패키지 및 그 제조방법
CN108063130B (zh) 具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺
US10553545B2 (en) Electromagnetic shielding for integrated circuit modules
US20090184404A1 (en) Electromagnetic shilding structure and manufacture method for multi-chip package module
CN213026119U (zh) 多emi屏蔽层的倒装芯片封装结构
US20060214278A1 (en) Shield and semiconductor die assembly
CN214378395U (zh) 一种高频多芯片模组的扇出型封装
US9704812B1 (en) Double-sided electronic package
JP3797771B2 (ja) 赤外線リモートコントロール受光ユニット及びその製造方法
CN108198796B (zh) 具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺
CN103607841B (zh) Smt减法高密度封装多层线路板结构及其制作方法
JP4108162B2 (ja) 赤外線データ通信モジュールの製造方法
CN110416186B (zh) 制造电磁屏蔽物的方法
TWI416694B (zh) 全罩式屏蔽至接地銲球之晶片封裝構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210917