[go: up one dir, main page]

CN108198796B - 具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺 - Google Patents

具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺 Download PDF

Info

Publication number
CN108198796B
CN108198796B CN201711468674.4A CN201711468674A CN108198796B CN 108198796 B CN108198796 B CN 108198796B CN 201711468674 A CN201711468674 A CN 201711468674A CN 108198796 B CN108198796 B CN 108198796B
Authority
CN
China
Prior art keywords
side wall
plastic packaging
pin
shielding layer
packaging material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711468674.4A
Other languages
English (en)
Other versions
CN108198796A (zh
Inventor
王孙艳
刘恺
王亚琴
梁志忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201711468674.4A priority Critical patent/CN108198796B/zh
Publication of CN108198796A publication Critical patent/CN108198796A/zh
Application granted granted Critical
Publication of CN108198796B publication Critical patent/CN108198796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明涉及一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺，所述结构包括基岛和引脚，所述引脚包括平面部分和侧壁部分，所述侧壁部分包括多个侧壁面，所述平面部分与侧壁部分的多个侧壁面之间通过弧形部分过渡连接，所述基岛正面设置有芯片，所述基岛、引脚以及芯片外围区域包封有第一塑封料，所述第一塑封料上设置有第一屏蔽层，所述第一屏蔽层上设置有第二塑封料，所述第二塑封料上设置有第二屏蔽层，所述第二屏蔽层上设置有第三塑封料。本发明在载板蚀刻形成的凹槽中电镀直接形成具有外凸的弧形以及与之相连突出于塑封料并具有一定高度的侧壁的引脚，所以电磁屏蔽层可以直接电性连接引脚的侧壁来实现接地，而不用另外形成金属柱或导电通孔，从而降低了制造成本和时间。

Description

具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺
技术领域
本发明涉及一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺，属于半导体封装技术领域。
背景技术
随着电子元件的运算速度、传输信号频率越来越高，由于集成电路容易与其他内部或外部电子元件相互产生电磁干扰现象，例如串扰、传输损耗与信号反射等等，使得集成电路的运作效能受到削减。所以电子元件对于电磁干扰(electromagneticinterference,EMI)防护的要求也在不断的提升。如何保护半导体封装中的芯片不受电磁干扰显得相当重要。
一种降低EMI的方法是将半导体封装屏蔽起来。例如在塑封料的背面设置一层电磁屏蔽层，并将电磁屏蔽层与外部形成接地来完成屏蔽。当来自于半导体封装体内部的电磁放射作用在金属层的内表面时，部份的电磁放射被电性短路，从而降低电磁放射的程度，避免电磁放射通过壳体而负面地影响邻近的半导体组件的运作。同样的，当来自于邻近的半导体组件的电磁放射作用在金属层的外表面时，电磁放射可被电性短路，从而减少对封装件内半导体装置的电磁干扰。
然而上述的电磁屏蔽方式在使屏蔽层接地时却比较困难，其需在基板上另外形成金属柱(参见图1)、电子元件或通过TSV工艺在塑封料上形成通孔后在填充金属填料来形成导通柱，无论是哪种方法都需增加额外的制程，而增加了制造成本与时间。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构，其引脚具有外凸的弧形以及与之相连突出于塑封料并具有一定高度的侧壁，所以电磁屏蔽层可以直接电性连接引脚的侧壁来实现接地，而不用另外形成金属柱或导电通孔，从而降低了制造成本和时间。
本发明一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构的制造工艺，其不用进行切割而只需要去除载板就可以实现原本阵列式的塑封体单体化，所以其可以节省切割成本。
本发明解决上述问题所采用的技术方案为：一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构，它包括基岛和引脚，所述引脚包括平面部分和侧壁部分，所述侧壁部分位于平面部分外侧，所述侧壁部分包括多个侧壁面，所述平面部分与侧壁部分的多个侧壁面之间通过弧形部分过渡连接，所述弧形部分的凸面朝向外下侧，所述基岛正面通过粘结物质或焊料设置有芯片，所述芯片通过金属焊线与引脚形成电性连接，所述基岛、引脚以及芯片外围区域包封有第一塑封料，所述第一塑封料上设置有第一屏蔽层，所述第一屏蔽层上设置有第二塑封料，所述第二塑封料上设置有第二屏蔽层，所述第二屏蔽层上设置有第三塑封料，所述引脚中有部分引脚的侧壁部分高于第一塑封料和第二塑封料，并且电性连接于第一屏蔽层和第二屏蔽层，其余引脚的侧壁部分低于第一屏蔽层，所述引脚侧壁部分的多个侧壁面和弧形部分通过包覆塑封料形成波状突出部。
所述基岛和引脚为电镀形成的金属线路层。
一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构的制造工艺，所述工艺包括以下步骤：
步骤一、取一片金属载板；
步骤二、在金属载板正面及背面贴覆或印刷可进行曝光显影的光阻材料，利用曝光显影设备对金属载板表面的光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载板表面需要进行蚀刻图形区域；
步骤三、在金属载板正面完成曝光显影的区域进行化学蚀刻，蚀刻形成凹槽，凹槽底部为平面，凹槽的四个侧壁为波状面，底部和侧壁连接处蚀刻为弧形，蚀刻完成后去除金属载板表面的光阻膜；
步骤四，在金属载板正面凹槽内部分电镀上金属线路层，形成引脚和基岛，引脚包括平面部分和侧壁部分，侧壁部分包括多个侧壁面，平面部分与侧壁部分的多个侧壁面之间通过弧形部分过渡连接，弧形部分的凸面朝向外下侧，部分引脚的侧壁部分高度与凹槽齐平，其余引脚的侧壁部分高度低于凹槽顶面；
步骤五、在基岛表面涂覆粘结物质或焊料，然后在粘结物质或焊料上植入芯片，在芯片正面与引脚正面之间进行键合金属焊线作业；
步骤六、将步骤五完成装片与打线作业的金属载板采用第一塑封料进行塑封，塑封后侧壁部分的多个侧壁面和弧形部分通过包覆第一塑封料形成波状突出部，第一塑封料表面低于具有较高高度引脚的侧壁部分高度、高于其余引脚的侧壁部分高度；
步骤七、在第一塑封料表面电镀上金属线路层，形成第一屏蔽层；
步骤八、在第一屏蔽层上采用第二塑封料进行塑封；
步骤九、在第二塑封料表面电镀上金属线路层，形成第二屏蔽层；
步骤十、在第二屏蔽层上采用第三塑封料进行塑封，第三塑封料与具有较高高度引脚的侧壁部分高度齐平；
步骤十一、去除金属载板，露出引脚和基岛的外表面，并可以使原本阵列式的塑封体独立开来，制得一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构。
所述金属载板的材质是铜材，铁材或不锈钢材。
所述光阻材料是光阻膜或光刻胶。
步骤三中蚀刻药水采用氯化铜或者是氯化铁。
步骤三中采用化学药水软化并采用高压水冲洗的方法去除光阻膜。
步骤四中金属线路层材料是铜、铝或镍。
步骤五中金属焊线的材料采用金、银、铜或铝；金属焊线的形状是丝状或带状。
步骤六、步骤八、步骤十中塑封料的包封方式采用模具灌胶方式、喷涂设备喷涂方式或刷胶方式，所述塑封料采用有填料物质或是无填料物质的环氧树脂。
与现有技术相比，本发明的优点在于：
1、本发明的一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺，其在载板蚀刻形成的凹槽中电镀直接形成具有外凸的弧形以及与之相连突出于塑封料并具有一定高度的侧壁的引脚，所以电磁屏蔽层可以直接电性连接引脚的侧壁来实现接地，而不用另外形成金属柱或导电通孔，从而降低了制造成本和时间。
2、本发明的一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺，其在载板蚀刻形成的凹槽中电镀直接形成具有外凸的弧形以及与之相连突出于塑封料并具有一定高度的侧壁的引脚，在焊接PCB时焊锡可以沿竖直侧壁爬升到较高的高度，从而增加焊锡与引脚的结合面积，其爬锡状态直接从外观就能清晰地看出，另外在爬锡的同时引脚的外凸弧形结构可以使引脚处的空气沿外凸弧形排出，从而可以避免在焊锡中残留有气泡从而影响引脚与PCB的结合，可以提高产品的焊接性能与焊接的可靠性；
3、本发明的一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺，其基岛和引脚为电镀形成的线路层，具有更小的封装体积；
4、本发明的一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺，其不用进行切割所以只需要去除载板就可以实现原本阵列式的塑封体单体化，所以其可以节省切割成本。
附图说明
图1为现有的电磁屏蔽封装结构示意图。
图2为本发明一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构的立体示意图。
图3为图2的K-K剖视图。
图4为图2的L-L剖视图。
图5为本发明一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构与PCB板结合的示意图。
图6～图31为本发明一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构制造工艺的流程示意图，其中图11为图10沿A-A的截面视图，图12为图10沿B-B的截面视图，图14为图13沿C-C的截面视图，图15为图13沿D-D的截面视图，图18为图17沿E-E的截面视图，图19为图17沿F-F的截面视图，图21为图20沿G-G的截面视图，图22为图20沿H-H的截面视图，图26为图25沿I-I的截面视图，图27为图25沿J-J的截面视图；图28、图30为图26去除金属载板后的示意图，图29、图31为图27去除金属载板后的示意图。
其中：
基岛1
引脚2
平面部分2.1
弧形部分2.2
侧壁部分2.3
粘结物质或焊料3
芯片4
金属焊线5
第一塑封料6
波状突出部7
第一屏蔽层8
第二塑封料9
第二屏蔽层10
第三塑封料11。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
如图2～图4所示，本实施例中的一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构，它包括基岛1和引脚2，所述基岛1和引脚2为电镀形成的金属线路层，所述引脚2设置于基岛1周围，所述引脚2包括平面部分2.1和侧壁部分2.3，所述侧壁部分2.3位于平面部分2.1外侧，所述侧壁部分2.3包括多个侧壁面，所述平面部分2.1与侧壁部分2.3的多个侧壁面之间通过弧形部分2.2过渡连接，所述弧形部分2.2的凸面朝向外下侧，所述基岛1正面通过粘结物质或焊料3设置有芯片4，所述芯片4通过金属焊线5与引脚2形成电性连接，所述基岛1、引脚2以及芯片4外围区域包封有第一塑封料6，所述第一塑封料6上设置有第一屏蔽层8，所述第一屏蔽层8上设置有第二塑封料9，所述第二塑封料9上设置有第二屏蔽层10，所述第二屏蔽层10上设置有第三塑封料11，所述引脚2中有部分引脚2的侧壁部分2.3高于第一塑封料6和第二塑封料9，并且电性连接于第一屏蔽层8和第二屏蔽层10，其余引脚2的侧壁部分2.3低于第一屏蔽层8，所述引脚2侧壁部分2.3的多个侧壁面和弧形部分2.2通过包覆塑封料形成波状突出部7。
图5为本发明一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构与PCB板结合的示意图，本发明其引脚具有外凸的弧形以及与之相连突出于塑封料并具有一定高度的侧壁，在焊接PCB时焊锡可以沿竖直侧壁爬升到较高的高度，并且由于其引脚侧壁是突出于塑封料的，所以可以进一步增加焊锡与引脚的结合面积，其爬锡状态直接从外观就能清晰地看出，另外在爬锡的同时引脚的外凸弧形结构可以使引脚处的空气沿外凸弧形排出，从而可以避免在焊锡中残留有气泡从而影响引脚与PCB的结合，可以提高产品的焊接性能与焊接的可靠性。
一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构的制造工艺，所述工艺包括以下步骤：
步骤一、参见图6，取一片厚度合适的金属载板，此板材使用的目的是为线路制作及线路层结构提供支撑，此板材的材质主要以金属材料为主，而金属材料的材质可以是铜材，铁材，不锈钢材或其它具有导电功能的金属物质；
步骤二、参见图7，在金属载板正面及背面贴覆或印刷可进行曝光显影的光阻材料，以保护后续蚀刻金属层工艺作业。光阻材料可以是光阻膜，也可以是光刻胶。参见图8，利用曝光显影设备对金属载板表面的光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载板表面需要进行蚀刻图形区域；
步骤三、参见图9，在金属载板正面完成曝光显影的区域进行化学蚀刻，蚀刻形成凹槽，凹槽底部为平面，凹槽的四个侧壁为波状面，由于蚀刻特性，底部和侧壁连接处会蚀刻为弧形。蚀刻药水可以采用氯化铜或者是氯化铁或者其它可以进行化学蚀刻的药水。参见图10～图12，蚀刻完成后去除金属载板表面的光阻膜，去除光阻膜的方法可以采用化学药水软化并采用高压水冲洗的方法去除光阻膜；
步骤四，参见图13～图15，在金属载板正面凹槽内部分电镀上金属线路层，形成引脚和基岛，引脚包括平面部分和侧壁部分，侧壁部分包括多个侧壁面，平面部分与侧壁部分的多个侧壁面之间通过弧形部分过渡连接，弧形部分的凸面朝向外下侧，部分引脚的侧壁部分高度与凹槽齐平，其余引脚的侧壁部分高度低于凹槽顶面，金属线路层材料通常是铜、铝、镍等，也可以是其它导电金属物质；
步骤五、参见图16、在基岛表面涂覆粘结物质或焊料，然后在粘结物质或焊料上植入芯片。在芯片正面与引脚正面之间进行键合金属焊线作业，所述金属焊线的材料采用金、银、铜、铝或是合金的材料，金属焊线的形状可以是丝状也可以是带状；
步骤六、参见图17～图19，将步骤五完成装片与打线作业的金属载板采用第一塑封料进行塑封，塑封后侧壁部分的多个侧壁面和弧形部分通过包覆第一塑封料形成波状突出部，第一塑封料表面低于具有较高高度引脚的侧壁部分高度、高于其余引脚的侧壁部分高度；第一塑封料的包封方式可以采用模具灌胶方式、喷涂设备喷涂方式或刷胶方式，所述第一塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤七、参见图20～图22，在第一塑封料表面电镀上金属线路层，形成第一屏蔽层，第一屏蔽层与具有较高高度引脚的侧壁部分相连接，金属线路层材料通常是铜、铝、镍等，也可以是其它导电金属物质；
步骤八、参见图23，在第一屏蔽层上采用第二塑封料进行塑封，第二塑封料的包封方式可以采用模具灌胶方式、喷涂设备喷涂方式或刷胶方式，所述第二塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤九、参见图24，在第二塑封料表面电镀上金属线路层，形成第二屏蔽层，第二屏蔽层与具有较高高度引脚的侧壁部分相连接，金属线路层材料通常是铜、铝、镍等，也可以是其它导电金属物质；
步骤十、参见图25～图27，在第二屏蔽层上采用第三塑封料进行塑封，第三塑封料与具有较高高度引脚的侧壁部分高度齐平；第三塑封料的包封方式可以采用模具灌胶方式、喷涂设备喷涂方式或刷胶方式，所述第二塑封料可以采用有填料物质或是无填料物质的环氧树脂；
步骤十一、参见图28～图31，去除金属载板，露出引脚和基岛的外表面，并可以使原本阵列式的塑封体独立开来，制得一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构。
除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。

Claims (10)

1.一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构，其特征在于：它包括基岛(1)和引脚(2)，所述引脚(2)包括平面部分(2.1)和侧壁部分(2.3)，所述侧壁部分(2.3)位于平面部分(2.1)外侧，所述侧壁部分(2.3)包括多个侧壁面，所述平面部分(2.1)与侧壁部分(2.3)的多个侧壁面之间通过弧形部分(2.2)过渡连接，所述弧形部分(2.2)的凸面朝向外下侧，所述基岛(1)正面设置有芯片(4)，所述芯片(4)通过金属焊线(5)与引脚(2)形成电性连接，所述基岛(1)、引脚(2)以及芯片(4)外围区域包封有第一塑封料(6)，所述第一塑封料(6)上设置有第一屏蔽层(8)，所述第一屏蔽层(8)上设置有第二塑封料(9)，所述第二塑封料(9)上设置有第二屏蔽层(10)，所述第二屏蔽层(10)上设置有第三塑封料(11)，所述引脚(2)中有部分引脚(2)的侧壁部分(2.3)高于第一塑封料(6)和第二塑封料(9)，并且电性连接于第一屏蔽层(8)和第二屏蔽层(10)，其余引脚(2)的侧壁部分(2.3)低于第一屏蔽层(8)，所述引脚(2)侧壁部分(2.3)的多个侧壁面和弧形部分(2.2)通过包覆塑封料形成波状突出部(7)。
2.根据权利要求1所述的一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构，其特征在于：所述基岛(1)和引脚(2)为电镀形成的金属线路层。
3.一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构的制造工艺，其特征在于所述工艺包括以下步骤：
步骤一、取一片金属载板；
步骤二、在金属载板正面及背面贴覆或印刷可进行曝光显影的光阻材料，利用曝光显影设备对金属载板表面的光阻材料进行曝光、显影与去除部分光阻材料，以露出金属载板表面需要进行蚀刻图形区域；
步骤三、在金属载板正面完成曝光显影的区域进行化学蚀刻，蚀刻形成凹槽，凹槽底部为平面，凹槽的四个侧壁为波状面，底部和侧壁连接处蚀刻为弧形，蚀刻完成后去除金属载板表面的光阻材料；
步骤四，在金属载板正面凹槽内部分电镀上金属线路层，形成引脚和基岛，引脚包括平面部分和侧壁部分，侧壁部分包括多个侧壁面，平面部分与侧壁部分的多个侧壁面之间通过弧形部分过渡连接，弧形部分的凸面朝向外下侧，部分引脚的侧壁部分高度与凹槽齐平，其余引脚的侧壁部分高度低于凹槽顶面；
步骤五、在基岛表面涂覆粘结物质或焊料，然后在粘结物质或焊料上植入芯片，在芯片正面与引脚正面之间进行键合金属焊线作业；
步骤六、将步骤五完成装片与打线作业的金属载板采用第一塑封料进行塑封，塑封后侧壁部分的多个侧壁面和弧形部分通过包覆第一塑封料形成波状突出部，第一塑封料表面低于具有较高高度引脚的侧壁部分高度、高于其余引脚的侧壁部分高度；
步骤七、在第一塑封料表面电镀上金属线路层，形成第一屏蔽层；
步骤八、在第一屏蔽层上采用第二塑封料进行塑封；
步骤九、在第二塑封料表面电镀上金属线路层，形成第二屏蔽层；
步骤十、在第二屏蔽层上采用第三塑封料进行塑封，第三塑封料与具有较高高度引脚的侧壁部分高度齐平，形成阵列式的塑封体；
步骤十一、去除金属载板，露出引脚和基岛的外表面，使阵列式的塑封体中的各封装结构独立开来，制得一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构。
4.根据权利要求3所述的一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构的制造工艺，其特征在于：所述金属载板的材质是铜材，铁材或不锈钢材。
5.根据权利要求3所述的一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构的制造工艺，其特征在于：所述光阻材料是光阻膜。
6.根据权利要求3所述的一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构的制造工艺，其特征在于：步骤三中化学蚀刻中使用的蚀刻药水采用氯化铜或者是氯化铁。
7.根据权利要求3所述的一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构的制造工艺，其特征在于：步骤三中采用化学药水软化并采用高压水冲洗的方法去除光阻材料。
8.根据权利要求3所述的一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构的制造工艺，其特征在于：步骤四中金属线路层材料是铜、铝或镍。
9.根据权利要求3所述的一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构的制造工艺，其特征在于：步骤五中金属焊线的材料采用金、银、铜或铝；金属焊线的形状是丝状或带状。
10.根据权利要求3所述的一种具有引脚侧壁爬锡功能的电磁屏蔽封装结构的制造工艺，其特征在于：步骤六、步骤八、步骤十中塑封料的包封方式采用模具灌胶方式、喷涂设备喷涂方式或刷胶方式，所述塑封料采用有填料物质或是无填料物质的环氧树脂。
CN201711468674.4A 2017-12-29 2017-12-29 具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺 Active CN108198796B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711468674.4A CN108198796B (zh) 2017-12-29 2017-12-29 具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711468674.4A CN108198796B (zh) 2017-12-29 2017-12-29 具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺

Publications (2)

Publication Number Publication Date
CN108198796A CN108198796A (zh) 2018-06-22
CN108198796B true CN108198796B (zh) 2020-05-15

Family

ID=62585806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711468674.4A Active CN108198796B (zh) 2017-12-29 2017-12-29 具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺

Country Status (1)

Country Link
CN (1) CN108198796B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115424989A (zh) * 2022-09-28 2022-12-02 江苏长电科技股份有限公司 滤波器封装结构及制作方法
CN117133724B (zh) * 2023-03-20 2024-10-01 荣耀终端有限公司 封装芯片结构及其加工方法、和电子设备

Also Published As

Publication number Publication date
CN108198796A (zh) 2018-06-22

Similar Documents

Publication Publication Date Title
CN108063130B (zh) 具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺
CN103730429B (zh) 封装结构
CN102339809B (zh) 一种多圈引脚排列四边扁平无引脚封装及制造方法
CN103745931B (zh) 引线框架和封装结构的形成方法
JP6737914B2 (ja) インパッケージ区画遮蔽を備えた半導体パッケージ及びその製造方法
KR20170067947A (ko) 측면 차폐부를 가지는 반도체 패키지 및 제조 방법
US20110298102A1 (en) Semiconductor package and method of manufacturing the semiconductor package
JP7354594B2 (ja) 電子素子モジュール及びその製造方法
CN108198796B (zh) 具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺
CN102354689B (zh) 一种面阵引脚排列四边扁平无引脚封装及制造方法
CN103165475B (zh) 一种半导体封装器件的制造方法
JP6931694B2 (ja) パッケージ内コンパートメントシールドを備える半導体パッケージ及びその製造方法
CN102420205B (zh) 一种四边扁平无引脚封装的制造方法
CN108666300A (zh) 芯片封装结构及其制造方法
CN113410145A (zh) 六面电磁屏蔽的倒装芯片封装方法
CN105206595B (zh) 封装基板、包含该封装基板的覆晶封装电路及其制作方法
JP2020088373A (ja) 半導体パッケージ及びその製造方法
CN208028060U (zh) 具有引脚侧壁爬锡功能的电磁屏蔽封装结构
CN207834272U (zh) 具有引脚侧壁爬锡功能的电磁屏蔽封装结构
CN207834291U (zh) 具有引脚侧壁爬锡功能的电磁屏蔽封装结构
CN103021889A (zh) 一种再布线aaqfn封装器件的制造方法
CN217306496U (zh) 一种含射频芯片的集成电路封装结构
CN111834330A (zh) 一种新型半导体封装结构及其制造工艺
CN111834329B (zh) 一种半导体封装结构及其制造方法
CN207834290U (zh) 具有引脚侧壁爬锡功能的电磁屏蔽封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant