CN113327989B - 薄膜晶体管、阵列基板、显示面板及显示装置 - Google Patents

Abstract

本申请提供了一种薄膜晶体管、阵列基板、显示面板及显示装置，薄膜晶体管，包括层叠且通过层间绝缘层绝缘设置的有源结构和栅极，有源结构包括源区、漏区和沟道区，源区和漏区位于沟道区的两侧，栅极为包括开口的图案结构层，开口在层间绝缘层的正投影位于沟道区在层间绝缘层的正投影内。本申请实施例通过在栅极上设置开口，从而减小反型层的长度，进而在不改变源极或漏极线宽的前提下，增大了薄膜晶体管的宽长比，提高薄膜晶体管的驱动能力。

Description

薄膜晶体管、阵列基板、显示面板及显示装置

技术领域

本申请涉及显示设备技术领域，尤其涉及一种薄膜晶体管、阵列基板、显示面板及显示装置。

背景技术

随着当代显示技术的发展，用户对于显示装置的要求逐渐增加。现有显示装置主要分为液晶显示装置和有机发光显示装置，两种显示装置中的像素单元均是通过驱动信号输入驱动电路实现启亮。薄膜晶体管作为驱动电路的主要组成结构，对驱动信号起到一定的影响作用，因此通过调节薄膜晶体管的结构尺寸，可以实现像素单元的亮度控制。

发明内容

本申请实施例提供了一种薄膜晶体管、阵列基板、显示面板及显示装置，能够增大薄膜晶体管内的驱动电流，提高驱动能力。

第一方面，本申请实施例提供了一种薄膜晶体管，包括层叠且通过层间绝缘层绝缘设置的有源结构和栅极，有源结构包括源区、漏区和沟道区，源区和漏区位于沟道区的两侧，栅极为包括开口的图案结构层，开口在层间绝缘层的正投影位于沟道区在层间绝缘层的正投影内。

第二方面，本申请实施例提供了一种阵列基板，阵列基板具有第一区域和第二区域，第二区域在第一区域的周侧分布，阵列基板包括设置在第二区域的多路分配组件，多路分配组件包括时钟控制信号线以及前述任一实施方式的薄膜晶体管，薄膜晶体管的栅极与时钟控制信号线电连接。

第三方面，本申请实施例又提供了一种阵列基板，阵列基板具有第一区域和第二区域，第二区域在第一区域的周侧分布，阵列基板包括设置在第一区域的数据线、扫描线以及第一电极，以及前述任一实施方式的薄膜晶体管，薄膜晶体管的第一极与数据线电连接，薄膜晶体管的第二极与第一电极电连接，栅极与扫描线电连接。

第四方面，本申请实施例提供了一种显示面板，包括第二方面中任一实施方式的阵列基板。

第五方面，本申请实施例提供了又一种显示面板，包括第三方面中任一实施方式的阵列基板以及驱动芯片，驱动芯片设置于第二区域并位于第一区域一侧；第一电极包括第一子电极和第二子电极，第一子电极位于第二子电极远离驱动芯片的一侧。

与第一子电极相连接的薄膜晶体管中的开口在层间绝缘层的正投影面积为S1，与第二子电极相连接的薄膜晶体管中的开口在层间绝缘层的正投影棉结为S2，其中S1>S2。

第六方面，本申请实施例提供了一种显示装置，包括前述任一实施方式的显示面板。

本申请实施例的一种薄膜晶体管、阵列基板、显示面板及显示装置，薄膜晶体管包括栅极和有源结构，栅极在有源结构的正投影区域落入反型层所在位置，本申请通过在栅极上设置开口，从而减小反型层的长度，进而在不改变源极或漏极线宽的前提下，增大了薄膜晶体管的宽长比，提高薄膜晶体管的驱动能力。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种薄膜晶体管的结构示意图；

图2为图1沿a-a’的剖面结构示意图；

图3是图1所示薄膜晶体管中栅极的结构示意图；

图4是本申请实施例提供的薄膜晶体管与对比例提供的薄膜晶体管的关于栅极电压与驱动电流的性能曲线图；

图5是本申请实施例提供的又一种薄膜晶体管的结构示意图；

图6是本申请实施例提供的还一种薄膜晶体管的结构示意图；

图7是本申请实施例提供的另一种薄膜晶体管的结构示意图；

图8是本申请实施例提供的一种阵列基板的结构示意图；

图9是图8所示阵列基板中多路分配器组件的局部结构示意图；

图10是本申请实施例提供的一种显示面板的切面结构图；

图11是本申请实施例提供的又一种阵列基板的结构示意图；

图12是图11所示阵列基板中区域Q的放大结构示意图；

图13是本申请实施例提供又一种显示面板的结构示意图；

图14是本申请实施例提供的一种显示装置的结构示意图；

标记说明：

1、薄膜晶体管；11、层间绝缘层；12、有源结构；121、源区；122、漏区；123、沟道区；1231、第一区；1232、第二区；13、栅极；131、开口；1311、第一边；1312、第二边；14、源极；15、漏极；16、过孔；161、第一过孔；162、第二过孔；17、子晶体管；18、第一极；19、第二极；

2、阵列基板；21、第一区域；211、数据线；212、扫描线；213、第一电极；2131、第一子电极；2132、第二子电极；22、第二区域；221、多路分配器组件；2211、时钟控制信号线；222、数据信号输入端；

3、显示面板；31、彩膜基板；32、驱动芯片；

4、显示装置；

A、第一方向；

B、第二方向。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

请参考图1和图2，图1是本申请实施例提供的一种薄膜晶体管1的结构示意图，图2为图1沿a-a’的剖面结构示意图。本申请实施例提供了一种薄膜晶体管1，该薄膜晶体管1包括层叠且通过层间绝缘层11绝缘设置的有源结构12和栅极13，有源结构12包括源区121、漏区122和沟道区123，源区121和漏区122位于沟道区123的两侧，栅极13为包括开口131的图案结构层，开口131在层间绝缘层11的正投影位于沟道区123在层间绝缘层11的正投影内。

可以理解的是，薄膜晶体管1是一种绝缘栅场效应晶体管，主要由导电层和半导体层组成，导电层包括栅极层和源漏极层，且半导体层与栅极层之间、以及栅极层与源漏极层之间分别通过绝缘层相间隔。半导体层包括有源结构12，栅极层包括栅极13，栅极13与有源结构12中的沟道区123对应设置。源漏极层包括源极14和漏极15，源极14与源区121电连接，漏极15与漏区122电连接。

对栅极13施加电压后，有源结构12中会形成载流子迁移的沟道。具体地说，薄膜晶体管1工作时，栅极13施以电压并产生电场，电场方向由栅极13指向有源结构12的沟道区123表面，并在表面处产生感应电荷。随着栅极13电压增加，沟道区123表面将由耗尽层转变为电子积累层，形成反型层。当栅极13电压达到阈值电压时，源区14和漏区15之间加上电压就会有载流子通过沟道区123。

需要说明的是，从结构上看，本申请实施例提供的薄膜晶体管1可以为背沟道蚀刻型薄膜晶体管，也可以为刻蚀阻挡型薄膜晶体管。从材料上看，本申请实施例提供的薄膜晶体管1可以是N型薄膜晶体管，也可以是P型薄膜晶体管。其中，N型薄膜晶体管指的是在薄膜晶体管有源结构进行N型离子掺杂，P型薄膜晶体管指的是在薄膜晶体管有源结构进行P型离子掺杂。从栅极13位置上看，本申请实施例提供的薄膜晶体管1可以为底栅型薄膜晶体管，也可以为顶栅型薄膜晶体管。

本申请实施例以薄膜晶体管1为顶栅型、N型薄膜晶体管为例进行说明，但并不限于此。

在第一方向A上，薄膜晶体管1的源极14和漏极15分别在栅极13的两侧相对设置，栅极13为包括开口131的图案结构层，沟道区123包括第一区1231及第二区1232，栅极13在沟道区123的正投影落入第一区1231所在位置，开口131在沟道区123的正投影与第二区1232所在位置重叠。

由前述内容可知，栅极13通过施以电压从而形成电场，进而形成反型层，因此第一区1231即为反型层所在区域。当栅极电压达到阈值电压时，源区14和漏区15之间加上电压就会有载流子通过第一区1231。本申请实施例为了降低反型层在第一方向A上的长度，在栅极13上设置有开口131，开口131在沟道区123的正投影与第二区1232所在位置重叠，因此第二区1232受到栅极13的影响较小，无法形成反型层，即在沟道区123中，第二区1232的作用与电阻类似。

可以理解的是，可以通过改变薄膜晶体管1的宽长比来提高薄膜晶体管1的驱动电流，进而提高薄膜晶体管1的关断能力，提高薄膜晶体管1的性能。薄膜晶体管1的驱动电流公式如下：

其中，I_ds为薄膜晶体管1的驱动电流，W为源极14或漏极15的线宽；L为第一区1231在第一方向A上的距离；μ为电子迁移率；ε为栅绝缘层的介电常数；d为栅绝缘层的厚度；V_g为栅极电压；V_th为阈值电压。

由前述公式可知，当其他参数不发生变化时，可以通过增加源极14或漏极15的线宽W来增大薄膜晶体管1的驱动电流I_ds，或者通过减小第一区1231在第一方向A上的间距L来增大薄膜晶体管1的驱动电流I_ds。但是增大源极14或漏极15的线宽W，会导致薄膜晶体管1的整体长度增加，进而导致显示装置开口率的降低。

请一并参阅图1和图2，第一区1231在第一方向A上的间距L由L1和L2两部分构成，本实施例在不改变线宽W的前提下，通过在栅极13上设置开口131，使得栅极13在第一方向A上的长度减小，从而减小第一区1231在第一方向A上的间距L，进而增大薄膜晶体管1的驱动电流I_ds，提高薄膜晶体管1的驱动能力。

需要说明的是，栅极13上的开口131为通孔结构并且开口131在层间绝缘层11上的正投影形状可以为圆形、多边形或者其他不规则形状等，本申请对此不作限定。

虽然相较于其他设计，本申请实施例虽然增大了第二区1232的电阻，但本申请实施例同时减小了第一区1231在第一方向A上的间距L，即减小了反型层的长度。发明人通过实验发现，与电阻阻值变化相比，间距L的减小对薄膜晶体管1驱动能力的影响更强，因此在栅极13上设置开口131能够在一定程度上提高薄膜晶体管1的驱动能力。

本申请实施例的一种薄膜晶体管1包括栅极13和有源结构12，栅极13在有源结构12的正投影区域即为第一区1231的位置，本实施例通过在栅极13上设置开口131，从而减小第一区1231在第一方向A上的间距L，进而在不改变源极14或漏极15线宽W的前提下，增大了薄膜晶体管1的宽长比，提高薄膜晶体管1的驱动能力。

图3是本申请实施例提供的一种栅极的结构示意图，请参考图3，可选地，开口131在层间绝缘层11上的正投影形状为矩形，矩形的第一边1311的长度范围为1μm～2μm，其中第一边1311与第一方向A平行，第二边1312与第一边1311垂直设置，并且与第二方向B相平行。矩形开口131的设置相较于其它不规则形状，更有利于栅极13的加工。

另外，当矩形的第一边1311长度小于1μm时，与栅极上未设开口的情况相比，间距L的变化值较小，此时对驱动电流I_ds的提升效果较小；当第一边1311的长度大于2μm时，由于开口131在第一方向A上的长度较大，此时会对栅极13的抗压或抗拉强度产生影响。因此同时本申请实施例将第一边1311长度范围设置为1μm～2μm，可以在保证栅极13强度的前提下，尽可能的减小第一区1231在第一方向A上的间距L，从而有效提升驱动电流I_ds。

请参考图4，图4是本申请实施例提供的薄膜晶体管与对比例提供的薄膜晶体管的关于栅极电压与驱动电流的性能曲线图，图中横坐标表示栅极13驱动电压V_g的大小；竖坐标表示驱动电流I_ds的大小；曲线a1表示常规方案中薄膜晶体管1的性能曲线，即栅极13上未设置有开口131情况下的性能曲线；曲线a2表示栅极13上设置有开口131且第一边1311的长度为2μm情况下薄膜晶体管1的性能曲线。通过特性曲线可知，在线性区和饱和区中，即V_g＞0.4V时，在相同的栅极13驱动电压V_g情况下，两种薄膜晶体管1的驱动电流I_ds存在区别。相较于常规方案，栅极13上设置有开口131情况下的薄膜晶体管1的驱动电流I_ds更大，即薄膜晶体管1的驱动能力越强。

另外，在一些实施例中，矩形的第二边1312长度≥1μm。第二边1312为矩形上与第一边1311垂直的一边，由于开口131在沟道区123的正投影与第二区1232所在位置重叠，因此第二边1312的长度即为第二区1232在第二方向B上的距离。当第二边1312长度＜1μm时，第二区1232在第二方向B上的距离过小，此时第二区1232容易受到栅极13的影响形成反型层。这种情况下由于第一区1231与第二区1232均会形成反型层，因此反型层的结构与传统方案相同，无法对薄膜晶体管1的驱动能力起到提高作用。本申请实施例通过设置第二边1312长度≥1μm，在提升薄膜晶体管1驱动能力的同时还可以降低栅极13的加工难度。

图5是本申请实施例提供的一种薄膜晶体管的结构示意图，请一并参阅图2和图5。进一步地，层间绝缘层11包括形成在层间绝缘层11的过孔16，过孔16包括第一过孔161和第二过孔162，源极14经由第一过孔161与源区121电连接，漏极15经由第二过孔162与漏区122电连接，第二边1312的长度不小于第一过孔161或第二过孔162沿平行于第二方向B上的最大距离。

第一过孔161用于连接源极14和源区121，第二过孔162用于连接漏极15和漏区122，在第一方向A上，第一过孔161和第二过孔162分别位于栅极13的两侧。本实施例将第二边1312的长度设置为不小于第一过孔161或第二过孔162沿平行于第二方向B上的最大距离，使得在第一方向A上，薄膜晶体管1位于第一过孔161和第二过孔162处的宽长比保持一致，进而有效提高驱动电流I_ds的传输可靠性。

图6是本申请实施例提供的一种薄膜晶体管的结构示意图，请参阅图6，在一些实施例中，第一过孔161和第二过孔162设置有多个，多个第一过孔161与多个第二过孔162分别在第一方向A上对应设置，多个第一过孔161沿第二方向B排布，多个第二过孔162同样沿第二方向B排布。在第二方向B上，任意两个第一过孔161间或任意两个第二过孔162间的距离不大于第二边1312的长度。

本申请实施例中的薄膜晶体管1是由多个子晶体管17相互并联连接，每个子晶体管17均包括一个第一过孔161和与之对应的一个第二过孔162，并且每个子晶体管17的栅极13沿第二方向B相邻排布，形成沿第二方向B延伸的条状金属图案；每个子晶体管17的源极14沿第二方向B相邻排布，形成沿第二方向B延伸的条状金属图案；每个子晶体管17的漏极15沿第二方向B相邻排布，形成沿第二方向B延伸的条状金属图案。可以理解的是，当采用多个子晶体管17并联的方式时，第一区1231在第一方向A上的间距L保持不变，而源极14或漏极15的线宽W显著增加，因此薄膜晶体管1的宽长比显著增大，薄膜晶体管1的驱动能力得到增强。

另外，本实施例在这种薄膜晶体管1的设计基础上，增大了第二边1312的长度，使得第二边1312长度不小于任意两个第一过孔161间的距离，并且不小于任意两个第二过孔162间的距离。在第一方向A上，由于任意两个第一过孔161或任意两个第二过孔162均与开口131对应设置。因此在第一方向A上，任意位置处的对应第一过孔161和第二过孔162间的宽长比保持一致，这种设计可以保证驱动电流I_ds的传输可靠性。

如图6所示，在一些实施例中，沿第一方向A，开口131在层间绝缘层11上的正投影位于栅极13在层间绝缘层11的正投影中央。通过将开口131设置在栅极13中央位置，可以提高栅极13自身的可靠性，防止在第一方向A上栅极13某一侧的长度过短，出现抗拉或抗压强度不足的问题，同时还能降低栅极13的加工难度。

图7是本申请实施例提供的一种薄膜晶体管的结构示意图，请参阅图7，在一些实施例中，开口131至少为两个，多个开口131在层间绝缘层11的正投影沿第二方向B间隔设置。通过将一个开口131设置成多个间隔设置的开口131，可以在增大宽长比的同时，提高栅极13在设有开口131处的抗压强度，提高栅极13整体可靠性。

另一方面，本申请实施例还分别提供了一种阵列基板2和显示面板3，图8是本申请实施例提供的一种阵列基板的结构示意图，图9是图8所示阵列基板中多路分配器组件的局部结构示意图，图10是本申请实施例提供的一种显示面板的切面结构图。

请一并参阅图8和图9，阵列基板2具有第一区域21和第二区域22，第二区域22在第一区域21的周侧分布，阵列基板2包括设置在第二区域22的多路分配器组件221，其中多路分配器组件221包括前述任一实施例的薄膜晶体管1以及时钟控制信号线2211，薄膜晶体管1的栅极13与时钟控制信号线2211电连接。

如图9所示，多路分配器组件221用于将一路输入分成多路输出，其输入端与数据信号输入端222连接，输出端则对应连接多条数据线211。因此多列子像素单元可通过一个多路分配器组件221分别在不同时间提供数据信号，从而满足显示面板3数据驱动的需求。

可以理解的是，现有的液晶显示面板和有机发光显示面板，在高频情况下通常由于数据线211充电不足，容易导致像素单元的亮度不均或显示标准不均。可选地，通过提高多路分配器组件221向数据线211输入的数据信号值，实现亮度补偿，避免出现亮度不均的现象。

本申请实施例中的多路分配器组件221采用的薄膜晶体管1通过在栅极13上设置有开口131，从而减小与栅极13对应形成的反型层的长度，从而在不改变源极14或漏极15线宽的前提下，提高了薄膜晶体管1的驱动能力。进而增大了多路分配器组件221向数据线211输入的数据信号值，提高了充电能力，避免数据线211出现充电不足的风险。

请参阅图10，本实施例提供的一种显示面板3，包括前述内容的阵列基板2以及彩膜基板31。该显示面板3通过提高多路分配器组件221中薄膜晶体管1的驱动能力，避免由于数据线211充电不足，出现显示异常的问题，提高了显示面板3的可靠性。

此外，本申请实施例还提供了一种阵列基板2和显示面板3，图11是本申请实施例提供的一种阵列基板的结构示意图，图12是图11所示阵列基板中区域Q的放大结构示意图，图13是本申请实施例提供的一种显示面板3的结构示意图。

请一并参阅图11和图12，该阵列基板2与前述阵列基板2类似，但不同在于阵列基板2包括设置在第一区域21的数据线211、扫描线212以及第一电极213，以及前述任一实施例的薄膜晶体管1，薄膜晶体管1的第一极18与数据线211电连接，薄膜晶体管1的第二极19与第一电极213电连接，栅极13与扫描线212电连接。

可以理解的是，第一极18为源极14，第二极19为漏极15，第一电极213为像素电极，在显示驱动过程中，扫描线212向栅极13提供扫描信号，数据线211向第一极18提供数据信号。在扫描线212的扫描信号的控制下，薄膜晶体管1进行开启关闭的切换，从而实现数据信号向第一电极213的导入控制。需要说明的是，薄膜晶体管1中第一极18和第二极19相对于栅极13的位置可以根据实际情况进行替换，本申请对此不作限定。

请参阅图13，本申请实施例提供了一种显示面板3，包括本实施例中的阵列基板2以及驱动芯片32，驱动芯片32设置于第二区域22，并且位于第一区域21的一侧。第一电极213包括第一子电极2131和第二子电极2132，第一子电极2131位于第二子电极2132远离驱动芯片32的一侧。其中与第一子电极2131相连接的薄膜晶体管1中的开口131在层间绝缘层11的正投影为S1，与第二子电极2132相连接的薄膜晶体管1中的开口131在层间绝缘层11的正投影面积为S2，其中S1＞S2。

当显示面板3进行显示时，驱动芯片32通过数据线211向第一区域21中的第一电极213提供用于驱动显示的驱动信号。在远离驱动芯片32的方向上，数据线211上的驱动信号的电压会随与驱动芯片32之间的距离增大而产生压降，第一子电极2131位于第二子电极2132远离驱动芯片32的一侧，使得第一子电极2131接收的驱动信号与第二子电极2132接收的驱动信号之间具有压降带来的信号误差。

本实施例中，第一子电极2131连接的薄膜晶体管1中的开口131尺寸大于第二子电极2312连接的薄膜晶体管1中的开口131尺寸，使得第一子电极2131连接的薄膜晶体管1的驱动能力大于第二子电极2132连接的薄膜晶体管1的驱动能力，从而在一定程度平衡上述压降带来的信号误差，一定程度提高显示画面时的亮度均一性。

进一步地，由驱动芯片32指向第一区域21的方向上，第一电极213所连接的薄膜晶体管1中的开口131沿着远离驱动芯片32的方向逐渐增大，使得第一电极213平衡压降的能力逐渐增强，使得显示面板3的发光更加均一。

另外，本申请实施例还提供了一种显示装置4，请参阅图14，显示装置4包括前述任一实施例的显示面板3。图14实施例仅以手机为例，对显示装置4进行说明，可以理解的是，本发明实施例提供的显示装置4，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置4，本发明对此不作具体限制。本发明实施例提供的显示装置4，具有本发明实施例提供的显示面板3的有益效果，具体可以参考上述各实施例对于显示面板3的具体说明，本实施例在此不再赘述。

虽然已经参考优选实施例对本申请进行了描述，但在不脱离本申请的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本申请并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括层叠且通过层间绝缘层绝缘设置的有源结构和栅极，所述有源结构包括源区、漏区和沟道区，所述源区和所述漏区位于所述沟道区的两侧，所述栅极为包括开口的图案结构层，所述开口在所述层间绝缘层的正投影位于所述沟道区在所述层间绝缘层的正投影内，以通过增大所述薄膜晶体管的宽长比，提高所述薄膜晶体管的驱动能力；

其中，所述开口的第一边的长度为1μm~2μm，第二边的长度≥1μm，所述源区的正投影和所述漏区的正投影在第一方向上位于所述沟道区的正投影两侧，所述第一边平行于所述第一方向，所述第二边垂直于所述第一方向。

2.根据权利要求1所述的薄膜晶体管，其特征在于，还包括源极和漏极，所述层间绝缘层包括形成在所述层间绝缘层内的过孔，所述过孔包括第一过孔和第二过孔，所述源极经由第一过孔与所述源区电连接，所述漏极经由第二过孔与所述漏区电连接，所述第二边的长度不小于所述第一过孔或所述第二过孔沿平行于所述第二边方向上的最大距离，其中第二方向与所述第二边平行。

3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一过孔和所述第二过孔设置有多个，多个所述第一过孔与多个所述第二过孔分别在所述第一方向上对应设置，多个所述第一过孔沿第二方向排布，在第二方向上，任意两个所述第一过孔间或者任意两个所述第二过孔间的距离不大于所述第二边的长度。

4.根据权利要求1所述的薄膜晶体管，其特征在于，沿第一方向，所述开口在所述层间绝缘层上的正投影位于所述栅极在所述层间绝缘层的正投影中央，其中在所述层间绝缘层上，所述源区的正投影和所述漏区的正投影在所述第一方向上位于所述沟道区的正投影两侧。

5.根据权利要求1所述的薄膜晶体管，其特征在于，所述开口至少为两个，多个所述开口在所述层间绝缘层的正投影沿与第一方向垂直的方向上间隔设置，其中在所述层间绝缘层上，所述源区的正投影和所述漏区的正投影在所述第一方向上位于所述沟道区的正投影两侧。

6.一种阵列基板，其特征在于，具有第一区域和第二区域，所述第二区域在所述第一区域的周侧分布，所述阵列基板包括设置在所述第二区域的多路分配器组件，所述多路分配器组件包括：

薄膜晶体管，为如权利要求1至5任一项所述的薄膜晶体管；

时钟控制信号线，所述栅极与所述时钟控制信号线电连接。

7.一种阵列基板，其特征在于，具有第一区域和第二区域，所述第二区域在所述第一区域的周侧分布，所述阵列基板包括：

设置在所述第一区域的数据线、扫描线以及第一电极，以及

薄膜晶体管，为如权利要求1至5任一项所述的薄膜晶体管，所述薄膜晶体管的源极与所述数据线电连接，所述薄膜晶体管的漏极与所述第一电极电连接，所述栅极与所述扫描线电连接。

8.一种显示面板，其特征在于，包括如权利要求6所述的阵列基板。

9.一种显示面板，其特征在于，包括：

阵列基板，为如权利要求7所述的阵列基板；以及

驱动芯片，所述驱动芯片设置于所述第二区域，并位于所述第一区域一侧；

所述第一电极包括第一子电极和第二子电极，所述第一子电极位于所述第二子电极远离所述驱动芯片一侧；

与所述第一子电极相连接的所述薄膜晶体管中的所述开口在所述层间绝缘层的正投影面积为S1，与所述第二子电极相连接的所述薄膜晶体管中的所述开口在所述层间绝缘层的正投影面积为S2，其中S1>S2。

10.一种显示装置，其特征在于，包括如权利要求8和/或9所述的显示面板。

Images