CN113299739A - 一种功率器件外延结构及其制造方法 - Google Patents
一种功率器件外延结构及其制造方法 Download PDFInfo
- Publication number
- CN113299739A CN113299739A CN202110556144.5A CN202110556144A CN113299739A CN 113299739 A CN113299739 A CN 113299739A CN 202110556144 A CN202110556144 A CN 202110556144A CN 113299739 A CN113299739 A CN 113299739A
- Authority
- CN
- China
- Prior art keywords
- type
- epitaxy
- photoresist
- epitaxial
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000407 epitaxy Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 16
- 229910052796 boron Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 8
- 125000004437 phosphorous atom Chemical group 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- -1 boron ions Chemical class 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000009471 action Effects 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 15
- 238000000206 photolithography Methods 0.000 abstract description 5
- 238000005429 filling process Methods 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 abstract 1
- 239000007943 implant Substances 0.000 abstract 1
- 238000001459 lithography Methods 0.000 abstract 1
- 238000002513 implantation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
本发明是功率器件外延结构及其制造方法，其结构包括相互连接的35μm厚N型外延和N型衬底，N型外延上刻蚀有20μm深沟槽，沟槽底部为15μm厚P型区域，沟槽内和沟槽顶部为15μm厚P型外延。方法包括：1)准备具有N型外延外延片；2)N型外延光刻；3)等离子干法沟槽刻蚀；4)三次硼离子注入；5)光刻胶去除高温推进形成P型区域；6)P型外延填充；7)一次光刻定义N型区域；8)三次磷注入；9)去除光刻胶并高温推进形成N型的区域。本发明的优点：对比多层外延工艺和深沟槽加外延填充工艺，只使用一次外延生长，并且降低了对深沟刻蚀深度的依赖，有效降低了工艺成本和工艺难度，可靠性高，可使超级结工艺具有更大普及性。
Description
技术领域
本发明涉及的是一种功率器件外延结构及其制造方法。
背景技术
现有技术中超级结的制造工艺主要分为多层外延的工艺和深沟槽加外延填充工艺，两种工艺在工艺步骤和特性上各有优缺点。
多层外延需要进行6～7次外延的成长和光刻，生产成本较高；而深沟槽和外延填充技术生产成本较低，但是需要进行约50um的深沟槽刻蚀，对工艺要求很高。
综上所述，多层外延成本更高，但器件可靠性更好；深沟槽和外延填充成本较低，但工艺要求高，可靠性略差。
发明内容
本发明提出的是一种功率器件外延结构及其制造方法，其目的旨在克服现有技术存在的上述不足，仅用一次外延生长，降低对深沟刻蚀深度的依赖，有效降低工艺成本和工艺难度。
本发明的技术解决方案：一种功率器件外延结构，其结构包括相互连接的N型外延和N型衬底，N型外延上刻蚀有沟槽，沟槽底部为P型区域，沟槽内和沟槽顶部为P型外延，N型外延厚度为35μm，P型区域厚度为15μm，沟槽深度为20μm，P型外延厚度为15μm。
一种功率器件外延结构的制造方法，包括以下工艺步骤：
1)准备具有35μm厚度N型外延的外延片；
2)对N型外延进行光刻：先进行光刻胶涂布，再通过光刻机和光罩，把光罩上的图形转移到已涂有光刻胶的晶圆上，把需要刻蚀的区域打开；
3)进行等离子干法沟槽刻蚀，得到深度为20μm的沟槽；
4)分三次进行硼离子的注入，能量分别为300K、600K、900K电子伏特，没有光刻胶阻挡的沟槽底部区域为离子注入区域，有光刻胶阻挡的区域离子无法注入到外延中，沟槽底部由于不同的能量注入产生不同深度的硼原子分布区域；
5)进行光刻胶去除和高温推进，高温推进条件为1100℃、30min，使得注入的硼离子激活并且扩撒，形成P型区域；
6)进行P型外延填充，生长出厚度为15μm的P型外延；
7)进行一次光刻，用于定义N型区域，具体是进行光刻胶涂布，通过光刻机，把光罩的要打开的区域进行曝光；
8)分三次进行磷的注入，能量分别为200K、400K、600K电子伏特，光刻胶阻挡的区域没有离子注入到外延中，没有光刻胶阻挡的区域由于注入的能量不同，产生三个不同深度的磷原子注入区域；
9)去除光刻胶并进行高温推进，高温推进条件为1100℃、30min，经过高温的推进，步骤8)所注入的磷原子得到扩散和激活，形成一片N型的区域，得到功率器件外延结构。
优选的，所述的步骤1)具体是在炉管设备中，采用SiH4气氛、1100℃高温，在硅衬底上生长出35μm厚度外延。
优选的，所述的步骤3)具体是使用等离子干法机台，刻蚀气体SF6在电场作用下对外延进行刻蚀，有光刻胶保护的区域被保留，得到深度为20μm的沟槽。
优选的，所述的步骤6)具体是在炉管中，使用SiH4、B混合气氛，生长出厚度为15μm的P型外延。
本发明的优点：对比多层外延工艺和深沟槽加外延填充工艺，只使用一次外延生长，并且降低了对深沟刻蚀深度的依赖，有效降低了工艺成本和工艺难度，提高了可靠性，可使超级结工艺具有更大的普及性。
附图说明
图1是本发明功率器件外延结构的制造方法步骤1)示意图。
图2是本发明功率器件外延结构的制造方法步骤2)示意图。
图3是本发明功率器件外延结构的制造方法步骤3)示意图。
图4是本发明功率器件外延结构的制造方法步骤4)示意图。
图5是本发明功率器件外延结构的制造方法步骤5)示意图。
图6是本发明功率器件外延结构的制造方法步骤6)示意图。
图7是本发明功率器件外延结构的制造方法步骤7)示意图。
图8是本发明功率器件外延结构的制造方法步骤8)示意图。
图9是本发明功率器件外延结构的制造方法步骤9)示意图暨本发明功率器件外延结构的结构示意图。
图中的Y1是N型外延厚度、Y2为沟槽刻蚀深度(沟槽深度)、Y3为刻蚀沟槽后N型外延的厚度(P型区域厚度)、Y4是P型外延生长厚度(P型外延厚度)。
具体实施方式
下面结合实施例和具体实施方式对本发明作进一步详细的说明。
如图9所示，一种功率器件外延结构，其结构包括相互连接的N型外延和N型衬底，N型外延上刻蚀有沟槽，沟槽底部为P型区域，沟槽内和沟槽顶部为P型外延。
经实验验证，本发明所述的N型外延厚度Y1为35μm，P型区域厚度Y3为15μm，沟槽深度Y2为20μm，P型外延厚度Y4为15μm。最终得到的总厚度Y为Y2+Y3+Y4＝50μm，且Y3＝15μm，Y2＝20μm，Y4＝15μm，在该厚度的比例下，能达到性能和加工成本的平衡，为本发明的所实现的最优方案。
一种功率器件外延结构的制造方法，包括以下工艺步骤：
1)如图1所示，准备具有N型外延的外延片(采购或自主生产)，具体是在炉管设备中，采用SiH4等气体环境、1100℃高温下，在硅衬底上生长出35μm厚度外延；
2)如图2所示，对N型外延进行光刻，先进行光刻胶涂布，再通过光刻机和光罩，把光罩上的图形转移到已经涂有光刻胶的晶圆上，把需要刻蚀的区域打开；
3)如图3所示，进行等离子干法沟槽刻蚀，具体是使用等离子干法机台，主要刻蚀气体为SF6等，刻蚀气体在电场作用下，对外延进行刻蚀，有光刻胶保护的区域被保留，于是可以得到一个深度为Y2(20μm)的沟槽；
4)如图4所示，分三次进行硼离子的注入，能量分别为300K、600K、900K电子伏特，由于沟槽底部没有光刻胶作为阻挡，该区域为离子注入区域，在有光刻胶阻挡的区域，离子无法注入到外延中，所以会看到如图4所示的沟槽底部由于不同的能量注入产生的不同深度的硼原子分布区域；
5)如图5所示，进行光刻胶去除和高温推进，高温推进条件为1100℃、30min，使得注入的硼离子激活并且扩撒，形成P型区域；
6)如图6所示，进行P型外延填充，具体是在炉管中，使用SiH4、B等混合气体环境，生长出厚度为Y4(15μm)的P型外延(形成图示结构)；
7)如图7所示，进行一次光刻，用于定义N型区域，具体是光刻胶涂布，通过光刻机，把光罩的要打开的区域进行曝光，得到如图所示的图形；
8)如图8所示，分三次进行磷的注入，能量分别为200K、400K、600K电子伏特，光刻胶阻挡的区域，将没有离子注入到外延中，没有光刻胶阻挡的区域，由于注入的能量不一样，将产生三个不同深度的磷原子注入区域；
9)如图9所示，去除光刻胶并进行高温推进，高温推进条件为1100℃、30min，经过高温的推进，步骤8)所注入的磷原子得到扩散和激活，将形成一片N型的区域，得到功率器件外延结构。后续可基于该结构进行超级结等器件的制作。
以上所述的仅是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (5)
1.一种功率器件外延结构，其特征包括相互连接的N型外延和N型衬底，N型外延上刻蚀有沟槽，沟槽底部为P型区域，沟槽内和沟槽顶部为P型外延，N型外延厚度为35μm，P型区域厚度为15μm，沟槽深度为20μm，P型外延厚度为15μm。
2.如权利要求1所述的一种功率器件外延结构的制造方法，其特征是该方法包括以下工艺步骤：
1)准备具有35μm厚度N型外延的外延片；
2)对N型外延进行光刻：先进行光刻胶涂布，再通过光刻机和光罩，把光罩上的图形转移到已涂有光刻胶的晶圆上，把需要刻蚀的区域打开；
3)进行等离子干法沟槽刻蚀，得到深度为20μm的沟槽；
4)分三次进行硼离子的注入，能量分别为300K、600K、900K电子伏特，没有光刻胶阻挡的沟槽底部区域为离子注入区域，有光刻胶阻挡的区域离子无法注入到外延中，沟槽底部由于不同的能量注入产生不同深度的硼原子分布区域；
5)进行光刻胶去除和高温推进，高温推进条件为1100℃、30min，使得注入的硼离子激活并且扩撒，形成P型区域；
6)进行P型外延填充，生长出厚度为15μm的P型外延；
7)进行一次光刻，用于定义N型区域，具体是进行光刻胶涂布，通过光刻机，把光罩的要打开的区域进行曝光；
8)分三次进行磷的注入，能量分别为200K、400K、600K电子伏特，光刻胶阻挡的区域没有离子注入到外延中，没有光刻胶阻挡的区域由于注入的能量不同，产生三个不同深度的磷原子注入区域；
9)去除光刻胶并进行高温推进，高温推进条件为1100℃、30min，经过高温的推进，步骤8)所注入的磷原子得到扩散和激活，形成一片N型的区域，得到功率器件外延结构。
3.如权利要求2所述的一种功率器件外延结构的制造方法，其特征是所述的步骤1)具体是在炉管设备中，采用SiH4气氛、1100℃高温，在硅衬底上生长出35μm厚度外延。
4.如权利要求2所述的一种功率器件外延结构的制造方法，其特征是所述的步骤3)具体是使用等离子干法机台，刻蚀气体SF6在电场作用下对外延进行刻蚀，有光刻胶保护的区域被保留，得到深度为20μm的沟槽。
5.如权利要求2所述的一种功率器件外延结构的制造方法，其特征是所述的步骤6)具体是在炉管中，使用SiH4、B混合气氛，生长出厚度为15μm的P型外延。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110556144.5A CN113299739A (zh) | 2021-05-21 | 2021-05-21 | 一种功率器件外延结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110556144.5A CN113299739A (zh) | 2021-05-21 | 2021-05-21 | 一种功率器件外延结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113299739A true CN113299739A (zh) | 2021-08-24 |
Family
ID=77323489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110556144.5A Pending CN113299739A (zh) | 2021-05-21 | 2021-05-21 | 一种功率器件外延结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113299739A (zh) |
Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752225A (zh) * | 2008-12-04 | 2010-06-23 | 上海华虹Nec电子有限公司 | 超深沟槽的多级刻蚀与填充方法 |
| CN101989553A (zh) * | 2009-08-07 | 2011-03-23 | 上海华虹Nec电子有限公司 | CoolMOS的纵向区的制造方法 |
| CN102299072A (zh) * | 2010-06-24 | 2011-12-28 | 上海华虹Nec电子有限公司 | 沟槽型超级结器件的制作方法及得到的器件 |
| CN102479805A (zh) * | 2010-11-30 | 2012-05-30 | 比亚迪股份有限公司 | 一种超级结半导体元件及其制造方法 |
| US20130175608A1 (en) * | 2012-01-11 | 2013-07-11 | Tsung-Hsiung LEE | Semiconductor device and fabricating method thereof |
| CN103730371A (zh) * | 2013-12-27 | 2014-04-16 | 西安龙腾新能源科技发展有限公司 | 一种超结高压器件的制造方法 |
| US20140231909A1 (en) * | 2013-02-18 | 2014-08-21 | Infineon Technologies Austria Ag | Super Junction Semiconductor Device Comprising Implanted Zones |
| CN104779293A (zh) * | 2015-04-17 | 2015-07-15 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结器件的制造方法 |
| CN104934465A (zh) * | 2015-05-12 | 2015-09-23 | 电子科技大学 | 一种超结结构的制备方法 |
| CN104979214A (zh) * | 2015-05-12 | 2015-10-14 | 电子科技大学 | 一种超结结构的制备方法 |
| CN105489498A (zh) * | 2015-12-04 | 2016-04-13 | 矽力杰半导体技术(杭州)有限公司 | 超结半导体器件及其制造方法 |
| CN105702710A (zh) * | 2016-01-29 | 2016-06-22 | 上海华虹宏力半导体制造有限公司 | 深沟槽型超级结器件的制造方法 |
| CN105895533A (zh) * | 2016-06-28 | 2016-08-24 | 上海华虹宏力半导体制造有限公司 | 超结结构的制造方法 |
| CN107248495A (zh) * | 2017-06-20 | 2017-10-13 | 上海华力微电子有限公司 | 一种高能离子注入工艺中形成高深宽比隔离的方法 |
| CN107359118A (zh) * | 2017-07-31 | 2017-11-17 | 电子科技大学 | 一种超结功率器件耐压层的制作方法 |
| CN109585533A (zh) * | 2018-12-10 | 2019-04-05 | 泉州臻美智能科技有限公司 | 一种功率器件终端结构及其制作方法 |
| CN111244177A (zh) * | 2019-12-31 | 2020-06-05 | 江苏东海半导体科技有限公司 | 一种沟槽型mos器件的结构、制作工艺以及电子装置 |
| CN112151599A (zh) * | 2020-09-27 | 2020-12-29 | 杰华特微电子（杭州）有限公司 | 半导体功率器件的制造方法 |
| CN112185816A (zh) * | 2020-08-14 | 2021-01-05 | 江苏东海半导体科技有限公司 | 一种高能效屏蔽栅沟槽mosfet及其制造方法 |
| CN112635326A (zh) * | 2020-12-11 | 2021-04-09 | 安徽赛腾微电子有限公司 | 超级结制作方法及超级结 |
-
2021
- 2021-05-21 CN CN202110556144.5A patent/CN113299739A/zh active Pending
Patent Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752225A (zh) * | 2008-12-04 | 2010-06-23 | 上海华虹Nec电子有限公司 | 超深沟槽的多级刻蚀与填充方法 |
| CN101989553A (zh) * | 2009-08-07 | 2011-03-23 | 上海华虹Nec电子有限公司 | CoolMOS的纵向区的制造方法 |
| CN102299072A (zh) * | 2010-06-24 | 2011-12-28 | 上海华虹Nec电子有限公司 | 沟槽型超级结器件的制作方法及得到的器件 |
| CN102479805A (zh) * | 2010-11-30 | 2012-05-30 | 比亚迪股份有限公司 | 一种超级结半导体元件及其制造方法 |
| US20130175608A1 (en) * | 2012-01-11 | 2013-07-11 | Tsung-Hsiung LEE | Semiconductor device and fabricating method thereof |
| US20140231909A1 (en) * | 2013-02-18 | 2014-08-21 | Infineon Technologies Austria Ag | Super Junction Semiconductor Device Comprising Implanted Zones |
| CN103730371A (zh) * | 2013-12-27 | 2014-04-16 | 西安龙腾新能源科技发展有限公司 | 一种超结高压器件的制造方法 |
| CN104779293A (zh) * | 2015-04-17 | 2015-07-15 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结器件的制造方法 |
| CN104934465A (zh) * | 2015-05-12 | 2015-09-23 | 电子科技大学 | 一种超结结构的制备方法 |
| CN104979214A (zh) * | 2015-05-12 | 2015-10-14 | 电子科技大学 | 一种超结结构的制备方法 |
| CN105489498A (zh) * | 2015-12-04 | 2016-04-13 | 矽力杰半导体技术(杭州)有限公司 | 超结半导体器件及其制造方法 |
| CN105702710A (zh) * | 2016-01-29 | 2016-06-22 | 上海华虹宏力半导体制造有限公司 | 深沟槽型超级结器件的制造方法 |
| CN105895533A (zh) * | 2016-06-28 | 2016-08-24 | 上海华虹宏力半导体制造有限公司 | 超结结构的制造方法 |
| CN107248495A (zh) * | 2017-06-20 | 2017-10-13 | 上海华力微电子有限公司 | 一种高能离子注入工艺中形成高深宽比隔离的方法 |
| CN107359118A (zh) * | 2017-07-31 | 2017-11-17 | 电子科技大学 | 一种超结功率器件耐压层的制作方法 |
| CN109585533A (zh) * | 2018-12-10 | 2019-04-05 | 泉州臻美智能科技有限公司 | 一种功率器件终端结构及其制作方法 |
| CN111244177A (zh) * | 2019-12-31 | 2020-06-05 | 江苏东海半导体科技有限公司 | 一种沟槽型mos器件的结构、制作工艺以及电子装置 |
| CN112185816A (zh) * | 2020-08-14 | 2021-01-05 | 江苏东海半导体科技有限公司 | 一种高能效屏蔽栅沟槽mosfet及其制造方法 |
| CN112151599A (zh) * | 2020-09-27 | 2020-12-29 | 杰华特微电子（杭州）有限公司 | 半导体功率器件的制造方法 |
| CN112635326A (zh) * | 2020-12-11 | 2021-04-09 | 安徽赛腾微电子有限公司 | 超级结制作方法及超级结 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4462847A (en) | Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition | |
| JP2021061419A (ja) | リソ・フリーズ・リソ・エッチプロセスを用いる伸長コンタクト | |
| CN101840881B (zh) | 制造集成电路元件的方法 | |
| US8729669B2 (en) | Bipolar transistor and method for manufacturing the same | |
| CN112635326A (zh) | 超级结制作方法及超级结 | |
| CN103928386B (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN103050432A (zh) | 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法 | |
| CN113299739A (zh) | 一种功率器件外延结构及其制造方法 | |
| TWI616978B (zh) | 界定半導體結構之隔離區域的方法 | |
| US20030003680A1 (en) | Method for manufacturing isolating structures | |
| CN105448722A (zh) | 一种超结半导体场效应管的制作方法及半导体装置 | |
| CN104851799A (zh) | 一种变掺杂区的形成方法和装置 | |
| CN1514472A (zh) | 一种厚膜图形化绝缘体上的硅材料的制备方法 | |
| CN112349586A (zh) | 半导体结构的形成方法 | |
| US11769665B2 (en) | Power device structures and methods of making | |
| JPH02203549A (ja) | 半導体装置の製造方法 | |
| CN116314005B (zh) | 一种半导体结构及其制备方法 | |
| CN108962742A (zh) | 半导体结构的制造方法 | |
| CN115332084A (zh) | 一种鳍式晶体管及其制备方法 | |
| JPH03209816A (ja) | 半導体装置の製造方法 | |
| CN106847899A (zh) | 用于可重构偶极子天线的GaAs/Ge/GaAsSPiN二极管串的制备方法 | |
| CN115188661A (zh) | 半导体器件及其制备方法 | |
| CN116959985A (zh) | 半导体结构及其形成方法 | |
| TWI453827B (zh) | Vertical NPN transistor and its manufacturing method | |
| CN114975123A (zh) | Trench MOS结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210824 |