[go: up one dir, main page]

CN102299072A - 沟槽型超级结器件的制作方法及得到的器件 - Google Patents

沟槽型超级结器件的制作方法及得到的器件 Download PDF

Info

Publication number
CN102299072A
CN102299072A CN2010102087463A CN201010208746A CN102299072A CN 102299072 A CN102299072 A CN 102299072A CN 2010102087463 A CN2010102087463 A CN 2010102087463A CN 201010208746 A CN201010208746 A CN 201010208746A CN 102299072 A CN102299072 A CN 102299072A
Authority
CN
China
Prior art keywords
type
groove
silicon
junction device
super junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102087463A
Other languages
English (en)
Inventor
王飞
肖胜安
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010102087463A priority Critical patent/CN102299072A/zh
Priority to US13/167,450 priority patent/US8716111B2/en
Publication of CN102299072A publication Critical patent/CN102299072A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种沟槽型超级结器件的制作方法及得到的器件，包含以下步骤：步骤一、在N型外延硅片上成长介质膜，利用光刻/刻蚀形成沟槽；步骤二、利用离子注入将P型杂质注入到沟槽底及其以下的部分；步骤三、在沟槽中填充P型硅或P型硅加介质或P型硅加不掺杂的硅填满沟槽；步骤四、利用回刻或化学机械研磨将表面的硅和介质去除；得到一种交替的P型和N型结构。本发明所述P型薄层或P型柱是由离子注入形成的部分与沟槽中的部分相加而成，从而可以增加超级结高压MOSFET的击穿电压，可以使用较浅的沟槽来得到需要的击穿电压；由于采用了较浅的沟槽，就使的沟槽刻蚀和沟槽填充的工艺难度都得到减低，并且可以进一步减低工艺的成本。

Description

沟槽型超级结器件的制作方法及得到的器件
技术领域
本发明涉及一种半导体器件及其制作方法。
背景技术
超级结结构的器件通过利用N/P交替配列的结构来代替传统VDMOS中的N漂移区，它结合业内熟知的VDMOS工艺，就可以制作得到超级结结构的MOSFET，它能在反向击穿电压与传统的VDMOS一致的情况下，通过使用低电阻率的外延层，使器件的导通电阻大幅降低。
现有N/P交替排列的结构的加工方法有多次外延和深槽填充两种方法。其中深槽填充的方法具有成本低，加工周期短的优点，成为超级结高压工艺的一个重要发展方向。作为深槽填充超级结方法的一个重要工艺步骤深槽加工工艺，为了保证超级结的完美形成，需要深槽达到足够的深度，达到或者接近外延的厚度，深槽也需要做到非常垂直，这要才能保证深槽内上下部填充硅的杂质浓度的一致性。之后在槽内填充硅形成再经过CMP得到N/P交替配列的结构；但深沟槽的刻蚀和硅填充在工艺上实现起来既有难度大的问题，也有相对成本增加的问题。
发明内容
本发明所要解决的技术问题是提供一种沟槽型超级结器件，它可以增加超级结高压MOSFET的击穿电压，降低深槽加工工艺难度。
为了解决以上技术问题，本发明提供了一种沟槽型超级结器件的制作方法，包含以下步骤：步骤一、在N型外延硅片上成长介质膜，利用光刻/刻蚀形成沟槽；步骤二、利用离子注入将P型杂质注入到沟槽底及其以下的部分；步骤三、在沟槽中填充P型硅或P型硅加介质或P型硅加不掺杂的硅填满沟槽；步骤四、利用回刻或化学机械研磨将表面的硅和介质去除；得到一种交替的P型和N型结构。
本发明的有益效果在于：所述P型薄层或P型柱是由离子注入形成的部分与沟槽中的部分相加而成，从而可以增加超级结高压MOSFET的击穿电压，可以使用较浅的沟槽来得到需要的击穿电压；由于采用了较浅的沟槽，就使的沟槽刻蚀和沟槽填充的工艺难度都得到减低，并且可以进一步减低工艺的成本。
本发明还提供了理由上述制造方法得到的沟槽型超级结器件，包括：交替的P型和N型半导体薄层，P型层是由沟槽中填充的P型硅和沟槽以下部分的注入的P型杂质组成；所述P型层是由沟槽中填充的P型硅和沟槽以下部分的注入的P型杂质组成。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是本发明实施例所述第一种工艺方法的示意图；其中图1A为深槽加工步骤的示意图；其中图1B为深槽注入步骤的示意图；其中图1C为填充硅形成超级结步骤的示意图。
图2是本发明实施例所述一次注入，注入杂质在沟槽底和N+之间的示意图。
图3是本发明实施例所述多次注入，注入后离子连续分布的示意图。
图4是本发明实施例所述多次注入，注入后离子间断分布的示意图。
图5是本发明实施例所述沟槽填充是由P型硅与其他材料组合而成的示意图。
图6是本发明实施例所述方法得到的器件的结构示意图。
图中的标号说明：
1.N+基片；2.N外延；3.P型注入杂质；4.P型硅；5.栅氧；6.多晶栅；7.P阱；8.N+源；9.介质膜；10.接触孔；11.P+接触注入；12.表面金属；14.背面金属。
具体实施方式
本发明所述方法第一种实施例的包括以下步骤：
步骤一、参见图1A所示，在N+硅基板1上形成N-外延层2，N+的电阻率一般在0.001-0.003欧姆.厘米；外延层厚度和电阻率是.如照器件设计的要求来确定的，如对BVDS600V的器件，其电阻率一般选取在2-10欧姆/厘米，厚度选取40-55微米；在所述N-外延层2上生长一层氧化硅膜31(该氧化硅膜可以做为沟槽刻蚀的掩膜，可以做为化学机械研磨时阻挡层)，通过沟槽光刻刻蚀得到沟槽的图形(这里沟槽可以穿过N外延到N+基片，也可以停留在N外延中，.如器件设计的要求而定)；
所述氧化硅膜31可以通过热氧化得到，也可以通过化学气象淀积(CVD)来实现；沟槽刻蚀可以是利用氧化膜3做为掩膜，也可以利用光刻胶做为掩膜进行刻蚀.刻蚀后的氧化膜厚度建议在1000埃以上.
步骤二、参见图1B，沟槽形成后，通过离子注入在沟槽底部附近注入P型杂质，其杂质浓度在1-10E15/CM3水平；
步骤三，参见图1C，在沟槽中淀积P型硅，或P型硅加介质；或P型硅加不掺杂的硅填满沟槽-层42；之后利用化学机械研磨或回刻将表面的硅除去，之后将表面的介质膜去掉.
这里的P型硅中的杂质和离子注入的杂质共同用于平衡相邻的N型薄层中的N型杂质，为了得到理想的器件特性，P型杂质总量要与N型薄层中的N型杂质总量。
作为第一种实施例所述方式的变形：
步骤二中的离子注入不一定要与沟槽中的P型硅相连接；如果采用一次离子注入并且注入杂质与沟槽中P型硅不相连接，就是图2所示的情况。
步骤二中的离子注入也可以是多次注入来实现，如采用不同能量的离子注入，如果多次注入后离子分布在垂直方向是连续分布的，就是图3的情况，如果多次注入后离子分布在垂直方向是不连续的分布，即间断的分布，就是图4的情况。
以上的离子注入在垂直方向的分布，可以与沟槽底连接也可以不连接，可以与N+衬底连接也可以不连接，只要有部分P型杂质在沟槽底与N+之间分布就能对提高击穿电压有帮助。
上面步骤三中沟槽的填充，可以是单晶的P型硅，也可以是多晶的P型硅或无定形的P型硅，还可以是以上P型硅的组合，或在以上P型硅之中再加入介质膜；这里膜的结构的选定，要考虑沟槽填充的时间，沟槽填充的无缝和极小的缝等的要求：例如为了得到无缝的填充，可以在P型硅淀积后再淀积可以流动的BPSG，利用后面的热过程来使BPSG流动将可能存在的缝填好。
利用上述方法，再利用成熟的VDMOS(vertical double-diffusionmetal-oxide-semiconductor纵向双扩散金属氧化物半导体)加工工艺得到对应的超级结NMOS器件单元结构，包括：位于N-外延层2上端的栅氧5和多晶硅电极6形成，P阱7，N+源8形成；包覆所述多晶硅电极6的层间介质膜9，接触孔10形成，P+接触注入层11形成，源金属电极12形成和多晶电极形成(未图示)；漏电极14(背面金属)形成如图6所示的结构。
上述的沟槽，可以是垂直(90度)，也可以是有一定倾斜度的，我们对一种倾斜的沟槽结构进行器件模拟，比较没有和有离子注入的情况下的击穿电压，结果如图7：当沟槽没有接触到N+衬底时(距离7-10微米)，加入一定的离子注入(这里B 100KEV，5e12)，可以使沟槽到N+衬底间的N外延层更多的耗尽掉，并使沿沟槽垂直方向的电场分布更加均匀，两方面的作用是击穿电压明显提高。
在实际器件制作中，多次注入可以.如先低能后高能的顺序进行，也可以反过来进行，注入能量可以在0.5KEV到1000KEV或更高/更低，要考虑离子注入机的能力而定；能够注入的能量越高，依靠离子注入能得到的P型区就越大，沟槽就可以做的更浅从而减低沟槽工艺的难度；在注入能量不能做得很大时，哪怕只是在沟槽底部的附近增加一些P型杂质，也可以将击穿电压有一定的提高；
这里的P型注入杂质可以是B，也可以是BF2或其他杂质；注入剂量可以在1E11-1E14，具体视器件的要求而定，一般建议与P型沟槽中填充的P型杂质的体浓度在同一数量级；
本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。

Claims (10)

1.一种沟槽型超级结器件的制作方法，其特征在于，包含以下步骤：
步骤一、在N型外延硅片上成长介质膜，利用光刻/刻蚀形成沟槽；
步骤二、利用离子注入将P型杂质注入到沟槽底及其以下的部分；
步骤三、在沟槽中填充P型硅或P型硅加介质或P型硅加不掺杂的硅填满沟槽；
步骤四、利用回刻或化学机械研磨将表面的硅和介质去除；得到一种交替的P型和N型结构。
2.如权利要求1所述的沟槽型超级结器件的制造方法，其特征在于：所述步骤二中，含P型杂质的注入可以采用一次也可以采用多次注入。
3.如权利要求2所述的沟槽型超级结器件的制造方法，其特征在于：所述步骤二的一次离子注入中，P型杂质可以是注入在靠近沟槽底部的区域，也可以是在离开沟槽底的区域，只要有部分是在N外延层中即可。
4.如权利要求2所述的沟槽型超级结器件的制造方法，其特征在于：中的所述步骤二的多次离子注入中，多次注入可以采用不同的能量，所形成的P型杂质在沟槽方向的分布可以是连续的，也可以的间断的。
5.如权利要求1所述的沟槽型超级结器件的制造方法，其特征在于：在所述步骤三中，P型硅的生长温度可以在650度到1200度；P型硅可以是单晶硅也可以是多晶硅，也可以是无定型硅；不掺杂硅的生长温度可以在510度到650度；介质膜可以是不掺杂的氧化硅或掺入硼、磷的氧化膜。
6.如权利要求1所述的沟槽型超级结器件的制造方法，其特征在于：在所述步骤一中形成的沟槽可以是垂直的，也可以是倾斜的；所述步骤一中形成的沟槽底部可以是平坦的，也可以是有弯曲弧度的。
7.如权利要求2所述的沟槽型超级结器件的制造方法，其特征在于：所述步骤二中的离子注入，可以是在有一层牺牲氧化膜上进行注入，也可以在没有牺牲氧化膜的条件下注入；所述步骤二中的离子注入，可以是在全部在N外延中未与N+衬底接触，也可以部分与N+衬底接触。
8.如权利要求2所述的沟槽型超级结器件的制造方法，其特征在于：所述步骤二的一次离子注入，注入的能量可以在0.5KEV-1000 KEV之间，注入剂量可以在1E11-1E14之间，倾斜角可以在0-10度之间，可以注入B，也可以注入氟化硼BF2或其他P型杂质。
9.如权利要求2所述的沟槽型超级结器件的制造方法，其特征在于：所述步骤二中的多次离子注入，注入的能量可以在0.5KEV-1000KEV之间，注入剂量可以在1E11-1E14之间，倾斜角可以在0-10度之间，可以注入硼，也可以注入氟化硼BF2或其他P型杂质，注入可以是先注入能量高的，最注入能量底的；也可以是先注入能量低的再注入能量高的。
10.如权利要求1所述的制造方法得到的沟槽型超级结器件，其特征在于，包括：交替的P型和N型半导体薄层，P型层是由沟槽中填充的P型硅和沟槽以下部分的注入的P型杂质组成；所述P型层是由沟槽中填充的P型硅和沟槽以下部分的注入的P型杂质组成。
CN2010102087463A 2010-06-24 2010-06-24 沟槽型超级结器件的制作方法及得到的器件 Pending CN102299072A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010102087463A CN102299072A (zh) 2010-06-24 2010-06-24 沟槽型超级结器件的制作方法及得到的器件
US13/167,450 US8716111B2 (en) 2010-06-24 2011-06-23 Method for manufacturing trench type superjunction device and trench type superjunction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102087463A CN102299072A (zh) 2010-06-24 2010-06-24 沟槽型超级结器件的制作方法及得到的器件

Publications (1)

Publication Number Publication Date
CN102299072A true CN102299072A (zh) 2011-12-28

Family

ID=45351736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102087463A Pending CN102299072A (zh) 2010-06-24 2010-06-24 沟槽型超级结器件的制作方法及得到的器件

Country Status (2)

Country Link
US (1) US8716111B2 (zh)
CN (1) CN102299072A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050523A (zh) * 2012-12-14 2013-04-17 上海华虹Nec电子有限公司 绝缘栅双极型晶体管及其制造方法
CN103208512A (zh) * 2012-01-17 2013-07-17 上海华虹Nec电子有限公司 低源漏结电容的nmos开关器件及其制造方法
CN103426912A (zh) * 2012-05-18 2013-12-04 英飞凌科技奥地利有限公司 包括超结结构的半导体器件和制作方法
CN103633137A (zh) * 2012-08-21 2014-03-12 朱江 一种具有底部隔离电荷补偿结构半导体晶片及其制备方法
WO2015100525A1 (zh) * 2013-12-30 2015-07-09 电子科技大学 一种功率半导体器件纵向超结漂移区结构的制作方法
CN104779295A (zh) * 2015-04-24 2015-07-15 无锡同方微电子有限公司 一种半超结mosfet结构及其制作方法
CN106252414A (zh) * 2015-06-15 2016-12-21 英飞凌科技股份有限公司 具有场电极和改进的雪崩击穿行为的晶体管
CN111370305A (zh) * 2020-04-30 2020-07-03 上海华虹宏力半导体制造有限公司 深沟槽型超级结器件及其制作方法
CN112635326A (zh) * 2020-12-11 2021-04-09 安徽赛腾微电子有限公司 超级结制作方法及超级结
CN113299739A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种功率器件外延结构及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587503B (zh) * 2012-01-11 2017-06-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US8901641B2 (en) * 2012-02-01 2014-12-02 Vanguard International Semiconductor Corporation Semiconductor device with super junction structure and method for fabricating the same
US9852902B2 (en) * 2014-10-03 2017-12-26 Applied Materials, Inc. Material deposition for high aspect ratio structures
CN114464533A (zh) * 2021-12-22 2022-05-10 龙腾半导体股份有限公司 一种改善emi的超结结构及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070418A1 (en) * 2000-12-07 2002-06-13 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
CN1823424A (zh) * 2003-12-26 2006-08-23 罗姆股份有限公司 半导体装置制造方法和半导体装置
CN101060132A (zh) * 2006-04-19 2007-10-24 丰田自动车株式会社 半导体器件及其制造方法
CN102169902A (zh) * 2010-03-19 2011-08-31 成都芯源系统有限公司 一种深槽和深注入型超结器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634848B2 (ja) 2003-01-07 2005-03-30 株式会社東芝 電力用半導体素子
JP4209260B2 (ja) 2003-06-04 2009-01-14 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US7598586B2 (en) 2004-12-24 2009-10-06 Rohm Co., Ltd. Semiconductor device and production method therefor
JP2007027193A (ja) 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ
US7687851B2 (en) 2005-11-23 2010-03-30 M-Mos Semiconductor Sdn. Bhd. High density trench MOSFET with reduced on-resistance
US20080197381A1 (en) 2007-02-15 2008-08-21 Nec Electronics Corporation Semiconductor device and method for manufacturing same
US8455875B2 (en) * 2010-05-10 2013-06-04 International Business Machines Corporation Embedded DRAM for extremely thin semiconductor-on-insulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070418A1 (en) * 2000-12-07 2002-06-13 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
CN1823424A (zh) * 2003-12-26 2006-08-23 罗姆股份有限公司 半导体装置制造方法和半导体装置
CN101060132A (zh) * 2006-04-19 2007-10-24 丰田自动车株式会社 半导体器件及其制造方法
CN102169902A (zh) * 2010-03-19 2011-08-31 成都芯源系统有限公司 一种深槽和深注入型超结器件

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208512A (zh) * 2012-01-17 2013-07-17 上海华虹Nec电子有限公司 低源漏结电容的nmos开关器件及其制造方法
CN103426912B (zh) * 2012-05-18 2016-04-27 英飞凌科技奥地利有限公司 包括超结结构的半导体器件和制作方法
CN103426912A (zh) * 2012-05-18 2013-12-04 英飞凌科技奥地利有限公司 包括超结结构的半导体器件和制作方法
CN103633137A (zh) * 2012-08-21 2014-03-12 朱江 一种具有底部隔离电荷补偿结构半导体晶片及其制备方法
CN103050523B (zh) * 2012-12-14 2015-10-14 上海华虹宏力半导体制造有限公司 绝缘栅双极型晶体管及其制造方法
CN103050523A (zh) * 2012-12-14 2013-04-17 上海华虹Nec电子有限公司 绝缘栅双极型晶体管及其制造方法
WO2015100525A1 (zh) * 2013-12-30 2015-07-09 电子科技大学 一种功率半导体器件纵向超结漂移区结构的制作方法
CN104779295A (zh) * 2015-04-24 2015-07-15 无锡同方微电子有限公司 一种半超结mosfet结构及其制作方法
CN104779295B (zh) * 2015-04-24 2018-11-06 无锡同方微电子有限公司 一种半超结mosfet结构及其制作方法
CN106252414A (zh) * 2015-06-15 2016-12-21 英飞凌科技股份有限公司 具有场电极和改进的雪崩击穿行为的晶体管
CN106252414B (zh) * 2015-06-15 2020-06-19 英飞凌科技股份有限公司 具有场电极和改进的雪崩击穿行为的晶体管
CN111370305A (zh) * 2020-04-30 2020-07-03 上海华虹宏力半导体制造有限公司 深沟槽型超级结器件及其制作方法
CN112635326A (zh) * 2020-12-11 2021-04-09 安徽赛腾微电子有限公司 超级结制作方法及超级结
CN113299739A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种功率器件外延结构及其制造方法

Also Published As

Publication number Publication date
US20110316121A1 (en) 2011-12-29
US8716111B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
CN102299072A (zh) 沟槽型超级结器件的制作方法及得到的器件
KR100418972B1 (ko) 반도체장치
KR101028131B1 (ko) 절연게이트형 반도체장치 및 그 제조방법
TWI548059B (zh) 高壓場平衡金屬氧化物場效應電晶體
CN102148159B (zh) 自对准电荷平衡的功率双扩散金属氧化物半导体制备方法
CN100595920C (zh) 半导体器件及其制作方法
CN103730372B (zh) 一种可提高器件耐压的超结制造方法
US20140203356A1 (en) Semiconductor device including vertical semiconductor element
CN103178088B (zh) 半导体装置及其制造方法
CN105448738B (zh) 含有利用倾斜注入工艺制备的超级结结构的半导体器件
CN100568466C (zh) 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法
CN102169902A (zh) 一种深槽和深注入型超结器件
CN101114583B (zh) 半导体功率器件及其制造工艺
JP2008516451A (ja) 低ミラーキャパシタンスのｍｏｓゲート構造トランジスタ
CN104011871A (zh) 用于超级结型mosfet器件的边缘端接
CN105590844B (zh) 超结结构深沟槽的制造方法
US7602036B2 (en) Trench type Schottky rectifier with oxide mass in trench bottom
CN101916780A (zh) 一种具有多层超结结构的ldmos器件
JP2003086800A (ja) 半導体装置及びその製造方法
CN107342226B (zh) 超小单元尺寸纵向超结半导体器件的制造方法
CN109378343A (zh) 超结金属氧化物场效应晶体管及其制作方法
CN110010693B (zh) 一种高压深沟槽型超结mosfet的结构及其制作方法
CN102157377B (zh) 超结vdmos器件及其制造方法
CN102479806A (zh) 超级结半导体器件及其制作方法
CN110010694A (zh) 一种高压多次外延型超结mosfet的结构及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111228