[go: up one dir, main page]

CN111244177A - 一种沟槽型mos器件的结构、制作工艺以及电子装置 - Google Patents

一种沟槽型mos器件的结构、制作工艺以及电子装置 Download PDF

Info

Publication number
CN111244177A
CN111244177A CN201911411419.5A CN201911411419A CN111244177A CN 111244177 A CN111244177 A CN 111244177A CN 201911411419 A CN201911411419 A CN 201911411419A CN 111244177 A CN111244177 A CN 111244177A
Authority
CN
China
Prior art keywords
layer
source
region
trench
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911411419.5A
Other languages
English (en)
Inventor
夏华忠
李健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Roum Semiconductor Technology Co ltd
Original Assignee
Wuxi Roum Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Roum Semiconductor Technology Co ltd filed Critical Wuxi Roum Semiconductor Technology Co ltd
Priority to CN201911411419.5A priority Critical patent/CN111244177A/zh
Publication of CN111244177A publication Critical patent/CN111244177A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种沟槽型MOS器件的结构、制作工艺以及电子装置，其可以对沟槽栅起到保护作用，避免沟槽栅被击穿，同时能承受短路的时间较长，开关损耗小，沟槽型MOS器件的结构包括衬底层和位于衬底层上方的外延层，衬底层的下方为漏极区层，外延层上端设置有P‑阱区层，P‑阱区层上设置有N+源极区层、源极接触P+区层，N+源极区上方设置有绝缘介质层，绝缘介质层、N+源极区层、源极接触P+区层上方设置有源级金属区层，还包括穿过N+源极区和P‑阱区层、向下延伸到外延层中的沟槽，沟槽内设置有填充半导体，位于沟槽底部的外延层中设置有P+区层。

Description

一种沟槽型MOS器件的结构、制作工艺以及电子装置
技术领域
本发明属于半导体器件制造技术领域，具体涉及到一种沟槽型MOS器件的结构、制作工艺以及电子装置。
背景技术
随着我国经济持续快速的迅猛发展，能源消耗也逐年增加，特别是在全球变暖的大背景下，“低碳经济”逐渐成为全球热点，因此节约能源已成为我国的基本国策之一；而新型电子器件在其中扮演者特别重要的角色，其中沟槽MOS器件是作为如今发展迅速、市场前景好的半导体器件，它具有开关速度快、输入阻抗高、热稳定性好、可靠性强等优点，在计算机、通讯设备、普通办公设备的电源供应电路以及汽车电子电路领域有着广泛的应用。
以N型沟槽MOS器件为例，其工艺流程如下：首先在N-外延层表面刻蚀出沟槽，沟槽内生长栅氧化层，淀积填充满N型重掺杂多晶硅形成栅极，然后外延层表面注入硼离子加热扩散后形成P-沟道区，再低能量注入磷离子形成N+源区。外延层表面刻蚀出接触孔，填充金属，连接沟道区和源区，背面N+衬底作为漏区。因其与传统MOSFET相比具有开关速度快，低导通电阻，高耐压，大电流，热稳定性好等优点，现已经得到广泛应用。
然而传统的沟槽MOS器件中沟槽栅底部易出现高电场，在缺乏保护的情况下较易击穿，尤其在短路能力上较差，短路时间较短。
发明内容
针对上述问题，本发明提供了一种沟槽型MOS器件的结构、制作工艺以及电子装置，其可以对沟槽栅起到保护作用，避免沟槽栅被击穿，同时能承受短路的时间较长，开关损耗小。
其技术方案是这样的：一种沟槽型MOS器件的结构，包括衬底层和位于所述衬底层上方的外延层，所述衬底层的下方为漏极区层，所述外延层上端设置有P-阱区层，所述P-阱区层上设置有N+源极区层、源极接触P+区层，所述N+源极区上方设置有绝缘介质层，所述绝缘介质层、N+源极区层、源极接触P+区层上方设置有源级金属区层，还包括穿过所述N+源极区和所述P-阱区层、向下延伸到所述外延层中的沟槽，所述沟槽内设置有填充半导体，其特征在于：位于所述沟槽底部的外延层中设置有P+区层。
进一步，填充半导体包括顺序设置的栅极氧化层以及多晶硅层。
进一步，所述外延层为N型Si外延层，所述衬底层为N型Si衬底。
进一步，所述绝缘介质层为二氧化硅层和氮化硅层中的任意一种。
进一步的，所述源级金属区层为Al层。
一种沟槽型MOS器件的制作工艺，其特征在于，包括以下步骤：
步骤1：提供衬底，在衬底上生长外延层,在外延层的上表面上生长一层掩膜层；且对掩膜层进行光刻，于掩膜层上对应位置处形成工艺窗口；
步骤2：对工艺窗口处的外延层进行刻蚀，在外延层上形成沟槽；
步骤3：在沟槽底部的外延层上通过离子注入的方式注入P型杂质形成P+ 区层，去除外延层上的掩膜层；
步骤4：在沟槽和外延层的上表面上生长出栅极氧化层，在所述栅极氧化层上淀积多晶硅层；
步骤5：刻蚀去除外延层上表面上的多晶硅层以及栅极氧化层，形成沟槽 MOSFET栅极结构；
步骤6：在所述外延层上依次通过离子注入的工艺形成P-阱区层、N+源极区层、源极接触P+区层；
步骤7：在沟槽以及N+源极区层的上端形成绝缘介质层；
步骤8：在所述绝缘介质层上沉积金属，形成源极金属区层，所述P+区层、 N+源极区层分别与所述源极金属区层连接，形成源极金属电极；
步骤9：在所述衬底的下表面上沉积背面金属层，形成漏极区层，背面金属层形成漏极金属电极。
进一步的，在步骤3中，注入的P型杂质的数量级大于等于1E+15cm-3，P+ 区层的厚度为2.0μm～6.0μm。
进一步的，在步骤5中，采用热氧化工艺形成所述栅极氧化层。
进一步的，步骤6具体包括以下步骤：
在所述外延层上通过离子注入的工艺注入P型杂质形成P-阱区层；
在P-阱区层上生长一层掩膜层，采用光刻技术于P-阱区层上对应位置处形成工艺窗口，在工艺窗口位置处通过离子注入的工艺注入N型杂质形成N+源极区层，去除掩膜层；
在P-阱区层上生长一层掩膜层，采用光刻技术于P-阱区层上对应位置处形成工艺窗口，在工艺窗口位置处通过离子注入的工艺注入高浓度的P型杂质形成源极接触P+区层，去除掩膜层。
一种电子装置，其特征在于，包括如上述的沟槽型MOS器件。
本发明的沟槽型MOS器件，其通过在沟槽栅底部制作一个P+区对强电场进行屏蔽，从而实现对沟槽栅的保护，避免沟槽栅被击穿，同时能承受短路的时间较长，同时可使寄生电容中Cgd电容明显下降，从而减少开关损耗，提升MOS 器件性能，本发明的沟槽型MOS器件的制作工艺其与传统工艺兼容，且较易实现。
附图说明
图1为本发明的沟槽型MOS器件的结构示意图；
图2为本发明的沟槽型MOS器件的制作工艺的流程图；
图3为本发明的沟槽型MOS器件的制作工艺中步骤1的制备步骤示意图；
图4为本发明的沟槽型MOS器件的制作工艺中步骤2的制备步骤示意图；
图5为本发明的沟槽型MOS器件的制作工艺中步骤3的制备步骤示意图；
图6为本发明的沟槽型MOS器件的制作工艺中步骤4的制备步骤示意图；
图7为本发明的沟槽型MOS器件的制作工艺中步骤5的制备步骤示意图；
图8为本发明的沟槽型MOS器件的制作工艺中步骤6的制备步骤示意图；
图9为本发明的沟槽型MOS器件的制作工艺中步骤7的制备步骤示意图；
图10为本发明的沟槽型MOS器件的制作工艺中步骤8的制备步骤示意图；
图11为本发明的沟槽型MOS器件的制作工艺中步骤9的制备步骤示意图。
具体实施方式
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将是公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
空间关系术语例如“在...下”、“在...下端”、“下端的”、“在...之下”、“在... 之上”、“上端的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。
见图1，本发明的一种沟槽型MOS器件的结构，包括衬底层1和位于衬底层 1上方的外延层2，本实施例中的外延层为N型Si外延层，衬底层为N型Si衬底，衬底层2的下方为漏极区层3，外延层2上端设置有P-阱区层4，P-阱区层 4上设置有N+源极区层5、源极接触P+区层6，N+源极区5上方设置有绝缘介质层7,绝缘介质层7、N+源极区层5、源极接触P+区层6上方设置有源级金属区层 8，还包括穿过N+源极区5和P-阱区层4、向下延伸到外延层2中的沟槽9，沟槽9内设置有填充半导体，在本实施例中，填充半导体包括顺序设置的栅极氧化层10以及多晶硅层11，位于沟槽底部的外延层中设置有P+区层12。
在本实施例中，绝缘介质层为二氧化硅层，在本发明的其他实施例中，还可以采用氮化硅层。
另外，在本实施例中，源级金属区层为Al层。
上述实施例中的沟槽型MOS器件，其通过在沟槽栅底部制作一个P+区对强电场进行屏蔽，从而实现对沟槽栅的保护，避免沟槽栅被击穿，同时能承受短路的时间较长，其击穿电压、阈值电压以及比导通电阻并未发生损失，MOS管的三个管脚之间有寄生电容存在，这不是我们需要的，是由于制造工艺限制产生的，而上述实施例中的沟槽型MOS器件的Cgd电容极大的减小了，说明了此结构能够在不损失击穿电压和阈值电压的条件下极大的改善了器件的开关特性，MOS两端的电压有一个下降的过程，流过的电流有一个上升的过程，在这段时间内，MOS 管的损耗是电压和电流的乘积，叫做开关损耗，上述实施例中的沟槽型MOS器件可以减少开关损耗，提升MOS管性能。
本发明的实施例中还提供了一种沟槽型MOS器件的制作工艺，包括以下步骤：
步骤1：提供衬底1，在衬底1上生长外延层2,外延层的材料为半导体材料，其可以为Si、SiB、SiGe、SiC、SiP、SiGeB、SiCP中的一种，本实施例中，外延层的材料为Si，外延层的厚度可以根据具体器件的需求进行合理设定，可以使用本领域技术人员熟知的任何适合的选择性外延生长的方法形成该外延层，低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)，然后在外延层的上表面上生长一层掩膜层13；且对掩膜层13进行光刻，于掩膜层13上对应位置处形成工艺窗口，用于定义预定形成的沟槽的位置和尺寸；
步骤2：对工艺窗口处的外延层进行刻蚀，在外延层上形成沟槽9；
步骤3：在沟槽底部的外延层上通过离子注入的方式注入P型杂质形成P+ 区层，去除外延层上的掩膜层，在本实施例中，注入的P型杂质的数量级大于等于1E+15cm-3，P+区层的厚度为2.0μm～6.0μm；
步骤4：在沟槽和外延层的上表面上采用热氧化工艺生长出栅极氧化层，在栅极氧化层上淀积多晶硅层；
步骤5：刻蚀去除外延层上表面上的多晶硅层以及栅极氧化层，形成沟槽 MOSFET栅极结构；
步骤6：在外延层上依次通过离子注入的工艺形成P-阱区层、N+源极区层、源极接触P+区层，具体的，
先在在外延层上通过离子注入的工艺注入P型杂质形成P-阱区层；
在P-阱区层上生长一层掩膜层，采用光刻技术于P-阱区层上对应位置处形成工艺窗口，在工艺窗口位置处通过离子注入的工艺注入N型杂质形成N+源极区层，去除掩膜层；
在P-阱区层上生长一层掩膜层，采用光刻技术于P-阱区层上对应位置处形成工艺窗口，在工艺窗口位置处通过离子注入的工艺注入高浓度的P型杂质形成源极接触P+区层，去除掩膜层。
步骤7：在沟槽以及N+源极区层的上端形成绝缘介质层；
步骤8：在绝缘介质层上沉积金属，形成源极金属区层，P+区层、N+源极区层分别与源极金属区层连接，形成源极金属电极；
步骤9：在衬底的下表面上沉积背面金属层，形成漏极区层，背面金属层形成漏极金属电极。
上述实施例中的沟槽型MOS器件的制作工艺其与传统工艺兼容，且较易实现，具有制造工艺流程简单，特性优良的优点，无需增加额外的制备成本，能大批量投入生产，降低成本，增加市场竞争力，使得本发明具有突出的实质性特点和显著的进步。
本发明的实施例中还提供了一种电子装置，包括使用前述实施例中的一种制作工艺形成的沟槽型MOS器件。本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、VD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的沟槽型MOS器件，因而具有更好的性能和可靠性。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。

Claims (10)

1.一种沟槽型MOS器件的结构，包括衬底层和位于所述衬底层上方的外延层，所述衬底层的下方为漏极区层，所述外延层上端设置有P-阱区层，所述P-阱区层上设置有N+源极区层、源极接触P+区层，所述N+源极区上方设置有绝缘介质层、所述绝缘介质层、N+源极区层、源极接触P+区层上方设置有源级金属区层，还包括穿过所述N+源极区和所述P-阱区层、向下延伸到所述外延层中的沟槽，所述沟槽内设置有填充半导体，其特征在于：位于所述沟槽底部的外延层中设置有P+区层。
2.根据权利要求1所述的一种沟槽型MOS器件的结构，其特征在于：填充半导体包括顺序设置的栅极氧化层以及多晶硅层。
3.根据权利要求1所述的一种沟槽型MOS器件的结构，其特征在于：所述外延层为N型Si外延层，所述衬底层为N型Si衬底。
4.根据权利要求1所述的一种沟槽型MOS器件的结构，其特征在于：所述绝缘介质层为二氧化硅层和氮化硅层中的任意一种。
5.根据权利要求1所述的一种沟槽型MOS器件的结构，其特征在于：所述源级金属区层为Al层。
6.一种沟槽型MOS器件的制作工艺，其特征在于，包括以下步骤：
步骤1：提供衬底，在衬底上生长外延层,在外延层的上表面上生长一层掩膜层；且对掩膜层进行光刻，于掩膜层上对应位置处形成工艺窗口；
步骤2：对工艺窗口处的外延层进行刻蚀，在外延层上形成沟槽；
步骤3：在沟槽底部的外延层上通过离子注入的方式注入P型杂质形成P+区层，去除外延层上的掩膜层；
步骤4：在沟槽和外延层的上表面上生长出栅极氧化层，在所述栅极氧化层上淀积多晶硅层；
步骤5：刻蚀去除外延层上表面上的多晶硅层以及栅极氧化层，形成沟槽MOSFET栅极结构；
步骤6：在所述外延层上依次通过离子注入的工艺形成P-阱区层、N+源极区层、源极接触P+区层；
步骤7：在沟槽以及N+源极区层的上端形成绝缘介质层；
步骤8：在所述绝缘介质层上沉积金属，形成源极金属区层，所述P+区层、N+源极区层分别与所述源极金属区层连接，形成源极金属电极；
步骤9：在所述衬底的下表面上沉积背面金属层，形成漏极区层，背面金属层形成漏极金属电极。
7.根据权利要求6所述的一种沟槽型MOS器件的制作工艺，其特征在于：在步骤3中，注入的P型杂质的数量级大于等于1E+15cm-3，P+区层的厚度为2.0μm～6.0μm。
8.根据权利要求6所述的一种沟槽型MOS器件的制作工艺，其特征在于：在步骤5中，采用热氧化工艺形成所述栅极氧化层。
9.根据权利要求6所述的一种沟槽型MOS器件的制作工艺，其特征在于，步骤6具体包括以下步骤：
在所述外延层上通过离子注入的工艺注入P型杂质形成P-阱区层；
在P-阱区层上生长一层掩膜层，采用光刻技术于P-阱区层上对应位置处形成工艺窗口，在工艺窗口位置处通过离子注入的工艺注入N型杂质形成N+源极区层，去除掩膜层；
在P-阱区层上生长一层掩膜层，采用光刻技术于P-阱区层上对应位置处形成工艺窗口，在工艺窗口位置处通过离子注入的工艺注入高浓度的P型杂质形成源极接触P+区层，去除掩膜层。
10.一种电子装置，其特征在于，包括如权利要求1至5所述的沟槽型MOS器件。
CN201911411419.5A 2019-12-31 2019-12-31 一种沟槽型mos器件的结构、制作工艺以及电子装置 Pending CN111244177A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911411419.5A CN111244177A (zh) 2019-12-31 2019-12-31 一种沟槽型mos器件的结构、制作工艺以及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911411419.5A CN111244177A (zh) 2019-12-31 2019-12-31 一种沟槽型mos器件的结构、制作工艺以及电子装置

Publications (1)

Publication Number Publication Date
CN111244177A true CN111244177A (zh) 2020-06-05

Family

ID=70865938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911411419.5A Pending CN111244177A (zh) 2019-12-31 2019-12-31 一种沟槽型mos器件的结构、制作工艺以及电子装置

Country Status (1)

Country Link
CN (1) CN111244177A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185816A (zh) * 2020-08-14 2021-01-05 江苏东海半导体科技有限公司 一种高能效屏蔽栅沟槽mosfet及其制造方法
CN113299739A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种功率器件外延结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102396070A (zh) * 2009-04-13 2012-03-28 罗姆股份有限公司 半导体装置及半导体装置的制造方法
CN104009087A (zh) * 2014-05-29 2014-08-27 深圳市盛元半导体有限公司 一种静电屏蔽效应晶体管及其设计方法
CN105047542A (zh) * 2015-09-06 2015-11-11 国网智能电网研究院 一种沟槽型碳化硅mosfet功率器件的制造方法
CN108110056A (zh) * 2017-12-13 2018-06-01 深圳市晶特智造科技有限公司 垂直双扩散场效应晶体管及其制作方法
CN109979987A (zh) * 2017-12-28 2019-07-05 深圳尚阳通科技有限公司 一种屏蔽栅功率器件及制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102396070A (zh) * 2009-04-13 2012-03-28 罗姆股份有限公司 半导体装置及半导体装置的制造方法
CN104009087A (zh) * 2014-05-29 2014-08-27 深圳市盛元半导体有限公司 一种静电屏蔽效应晶体管及其设计方法
CN105047542A (zh) * 2015-09-06 2015-11-11 国网智能电网研究院 一种沟槽型碳化硅mosfet功率器件的制造方法
CN108110056A (zh) * 2017-12-13 2018-06-01 深圳市晶特智造科技有限公司 垂直双扩散场效应晶体管及其制作方法
CN109979987A (zh) * 2017-12-28 2019-07-05 深圳尚阳通科技有限公司 一种屏蔽栅功率器件及制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185816A (zh) * 2020-08-14 2021-01-05 江苏东海半导体科技有限公司 一种高能效屏蔽栅沟槽mosfet及其制造方法
CN112185816B (zh) * 2020-08-14 2022-04-08 江苏东海半导体股份有限公司 一种高能效屏蔽栅沟槽mosfet及其制造方法
CN113299739A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种功率器件外延结构及其制造方法

Similar Documents

Publication Publication Date Title
CN108807548B (zh) 带有改良fom的可扩展的sgt结构
CN104332494B (zh) 一种绝缘栅双极晶体管及其制造方法
CN101872724A (zh) 超级结mosfet的制作方法
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
CN101950759A (zh) 一种Super Junction VDMOS器件
CN103887331B (zh) 高压igbt器件的vld终端及其制备方法
CN111668312A (zh) 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺
CN103094324B (zh) 沟槽型绝缘栅双极型晶体管及其制备方法
CN109166915B (zh) 一种介质超结mos型功率半导体器件及其制备方法
CN102569363B (zh) 一种耐高压隧穿晶体管及其制备方法
CN104332495B (zh) 一种绝缘栅双极晶体管及其制造方法
CN110600552A (zh) 具有快速反向恢复特性的功率半导体器件及其制作方法
CN107634095A (zh) 沟槽型半导体功率器件及其制备方法
CN115148826B (zh) 一种深沟槽碳化硅jfet结构的制作方法
CN111244177A (zh) 一种沟槽型mos器件的结构、制作工艺以及电子装置
CN112349769A (zh) 改善雪崩能力的超结终端结构及制造方法
CN113066865B (zh) 降低开关损耗的半导体器件及其制作方法
CN102522338B (zh) 高压超结mosfet结构及p型漂移区形成方法
CN110416295B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN117497421A (zh) 具有隔绝结构的超结mosfet及其制备方法、芯片
CN106229339A (zh) 一种超结mos的终端结构及其制造方法
CN107785427A (zh) 垂直双扩散金属氧化物半导体器件及其制备方法
CN104900703A (zh) 一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法
CN116314327A (zh) 集成肖特基二极管的垂直碳化硅沟槽型mosfet
CN112614895B (zh) 一种多层外延超结结构vdmos的结构及其方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200605

RJ01 Rejection of invention patent application after publication