[go: up one dir, main page]

CN112928162B - 高电子迁移率晶体管外延片及其制备方法 - Google Patents

高电子迁移率晶体管外延片及其制备方法 Download PDF

Info

Publication number
CN112928162B
CN112928162B CN202110048325.7A CN202110048325A CN112928162B CN 112928162 B CN112928162 B CN 112928162B CN 202110048325 A CN202110048325 A CN 202110048325A CN 112928162 B CN112928162 B CN 112928162B
Authority
CN
China
Prior art keywords
layer
gan
high electron
electron mobility
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110048325.7A
Other languages
English (en)
Other versions
CN112928162A (zh
Inventor
胡加辉
苏晨
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202110048325.7A priority Critical patent/CN112928162B/zh
Publication of CN112928162A publication Critical patent/CN112928162A/zh
Application granted granted Critical
Publication of CN112928162B publication Critical patent/CN112928162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本公开提供了一种高电子迁移率晶体管外延片及其制备方法，属于半导体器件技术领域。高电子迁移率晶体管外延片包括衬底及依次层叠在衬底上的第一复合层、第二复合层，第一复合层包括交替层叠在衬底上的AlN子层与第一GaN子层，镓原子在生长时的迁移率较高，可以促进AlN子层中迁移率较低的Al原子的移动与生长，保证第一复合层整体的生长质量，为后续薄膜的生长提供良好的生长基础。交替层叠的InAlGaN子层与第二GaN子层，InAlGaN子层本身的晶格常数是位于AlN子层与第一GaN子层之间，可以实现由第一复合层到第二复合层的良好过渡，底层结构的晶体质量的提高可以最终提高高电子迁移率晶体管外延片的整体质量。

Description

高电子迁移率晶体管外延片及其制备方法
技术领域
本公开涉及到了半导体器件技术领域，特别涉及到一种高电子迁移率晶体管外延片及其制备方法。
背景技术
HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)是一种异质结场效应晶体管，其广泛应用于各种电器内。HEMT外延片是制备HEMT器件的基础，当前一种HEMT外延片包括衬底与依次层叠在衬底上的AlN成核层、AlGaN缓冲层、GaN沟道层、AlGaN势垒层与GaN盖层，其中衬底可为碳化硅衬底、蓝宝石衬底或单晶硅衬底。
但由于GaN层与碳化硅衬底、蓝宝石衬底或单晶硅衬底之间均存在较大的晶格失配，即使有AlN成核层与AlGaN缓冲层在衬底与GaN层之间起到缓冲作用，最终生长得到的GaN层的晶体质量也不够好，进而影响HEMT的质量。
发明内容
本公开实施例提供了一种高电子迁移率晶体管外延片及其制备方法，可以提高高电子迁移率晶体管外延片的晶体质量以提高HEMT的质量。所述技术方案如下：
本公开实施例提供了一种高电子迁移率晶体管外延片，所述高电子迁移率晶体管外延片包括衬底及依次层叠在所述衬底上的第一复合层、第二复合层、GaN沟道层、AlGaN势垒层与GaN盖层，所述第一复合层包括交替层叠的AlN子层与第一GaN子层，所述第二复合层包括交替层叠的InAlGaN子层与第二GaN子层。
可选地，所述AlN子层的厚度为5～20nm，所述第一GaN子层的厚度为5～20nm，所述InAlGaN子层的厚度为10～30nm，所述第二GaN子层的厚度为10～30nm。
可选地，所述高电子迁移率晶体管外延片还包括缓冲GaN层，所述缓冲GaN层位于所述第二复合层与所述GaN沟道层之间。
可选地，所述缓冲GaN层的厚度为1um～3um。
可选地，所述GaN缓冲层内掺有CCl4。
可选地，所述高电子迁移率晶体管外延片还包括AlN插入层，所述AlN插入层位于所述AlGaN势垒层与所述GaN盖层之间。
可选地，所述AlN插入层的厚度为0.5nm～2nm。
本公开实施例提供了一种高电子迁移率晶体管外延片的制备方法，所述高电子迁移率晶体管外延片的制备方法包括：
提供一衬底；
在所述衬底上依次生长第一复合层、第二复合层、GaN沟道层、AlGaN势垒层与GaN盖层，所述第一复合层包括交替层叠的AlN子层与第一GaN子层，所述第二复合层包括交替层叠的InAlGaN子层与第二GaN子层。
可选地，所述高电子迁移率晶体管外延片的制备方法还包括：
在所述第二复合层与所述GaN沟道层之间生长缓冲GaN层，且在所述缓冲GaN层的生长过程中，所述缓冲GaN层的生长温度逐渐升高。
可选地，所述缓冲GaN层的最高生长温度与所述缓冲GaN层的最低生长温度之差为10～80℃。
本公开实施例提供的技术方案带来的有益效果包括：
高电子迁移率晶体管外延片包括衬底及依次层叠在衬底上的第一复合层、第二复合层、GaN沟道层、AlGaN势垒层与GaN盖层。第一复合层包括交替层叠在衬底上的AlN子层与第一GaN子层，镓原子在生长时的迁移率较高，可以促进AlN子层中迁移率较低的Al原子的移动与生长，二者生长效率更高，交替层叠的AlN子层与第一GaN子层在生长时，也可以逐渐释放自身沉积的应力，保证第一复合层整体的生长质量，为后续薄膜的生长提供良好的生长基础。层叠在第一复合层上的第二复合层中，交替层叠的InAlGaN子层与第二GaN子层，一方面可以进一步释放第一复合层所积累的应力，同时保证第二复合层本身的质量，提供良好的生长基础。第二复合层中InAlGaN子层本身的晶格常数是位于AlN子层与第一GaN子层之间，可以实现由第一复合层到第二复合层的良好过渡，提高第二复合层本身的晶体质量，底层结构的晶体质量的提高可以最终提高高电子迁移率晶体管外延片的整体质量。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种高电子迁移率晶体管外延片的结构示意图；
图2是本公开实施例提供的InAlGaN子层的组分对比图；
图3是本公开实施例提供的另一种高电子迁移率晶体管外延片的结构示意图；
图4是本公开实施例提供的一种高电子迁移率晶体管外延片及其制备方法流程图；
图5是本公开实施例提供的另一种高电子迁移率晶体管外延片及其制备方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图，如图1所示，本公开实施例提供可一种高电子迁移率晶体管外延片，高电子迁移率晶体管外延片包括衬底1及依次层叠在衬底1上的第一复合层2、第二复合层3、GaN沟道层4、AlGaN势垒层5与GaN盖层6，第一复合层2包括交替层叠的AlN子层21与第一GaN子层22，第二复合层3包括交替层叠的InAlGaN子层31与第二GaN子层32。
高电子迁移率晶体管外延片包括衬底1及依次层叠在衬底1上的第一复合层2、第二复合层3、GaN沟道层4、AlGaN势垒层5与GaN盖层6。第一复合层2包括交替层叠在衬底1上的AlN子层21与第一GaN子层22，镓原子在生长时的迁移率较高，可以促进AlN子层21中迁移率较低的Al原子的移动与生长，二者生长效率更高，交替层叠的AlN子层21与第一GaN子层22在生长时，也可以逐渐释放自身沉积的应力，保证第一复合层2整体的生长质量，为后续薄膜的生长提供良好的生长基础。层叠在第一复合层2上的第二复合层3中，交替层叠的InAlGaN子层31与第二GaN子层32，一方面可以进一步释放第一复合层2所积累的应力，同时保证第二复合层3本身的质量，提供良好的生长基础。第二复合层3中InAlGaN子层31本身的晶格常数是位于AlN子层21与第一GaN子层22之间，可以实现由第一复合层2到第二复合层3的良好过渡，提高第二复合层3本身的晶体质量，底层结构的晶体质量的提高可以最终提高高电子迁移率晶体管外延片的整体质量。
示例性地，第一复合层2中AlN子层21内还掺杂氧。
第一复合层2中AlN子层21内还掺杂氧，能够减小AlN子层21与第一GaN子层22之间的晶格失配，提高第一复合层2的整体质量。
可选地，第一复合层2的厚度小于第二复合层3的厚度。
第一复合层2的厚度小于第二复合层3的厚度，第一复合层2实现在衬底1上的基础生长，为避免第一复合层2内出现过多缺陷，第一复合层2的整体厚度不会过大。通过在第一复合层2上层叠的厚度较大的第二复合层3来缓解应力，提高整体的晶体质量。第二复合层3本身具有足够的厚度释放应力，第二复合层3在靠近GaN沟道层4的一侧的表面质量会比较好，由此也可以保证在第二复合层3上生长的GaN沟道层4本身的质量较好。
示例性地，第一复合层2整体的厚度可为0.5um～1.5um，第二复合层3的厚度可为1um～3um。
第一复合层2的厚度与第二复合层3的厚度在以上范围内时，最终得到的第一复合层2与第二复合层3的晶体质量较好，能够保证在第二复合层3上生长的GaN沟道层4的质量也较好。
在本公开所提供的其他实现方式中，第一复合层2的厚度也可小于100nm，第二复合层3的厚度可小于1.5um。本公开对此不做限制。
示例性地，AlN子层21的厚度可小于第一GaN子层22的厚度，InAlGaN子层31的厚度可小于第二GaN子层32的厚度。能够保证在第二复合层3上层叠的GaN沟道层4实现与第二复合层3之间的良好匹配与生长。
可选地，AlN子层21的厚度为5～20nm，第一GaN子层22的厚度为5～20，InAlGaN子层31的厚度为10～30，第二GaN子层32的厚度为10～30。
第一复合层2中各子层与第二复合层3中各子层的厚度在以上范围内，个子层本身的质量较为稳定，且各子层在交替循环生长时本身释放应力的效果较好，可以进一步提高最终得到的第一复合层2与第二复合层3的晶体质量。
在本公开所提供的一种实现方式中，InAlGaN子层31的厚度、第二GaN子层32的厚度均可为30nm。本公开对此不做限制。
可选地，第一复合层2中AlN子层21的层数为20～100，第二复合层3中InAlGaN子层31的层数为20～100。
AlN子层21的层数与InAlGaN子层31的层数在以上范围内，可以保证第一复合层2与第二复合层3均可以实现应力的良好释放，保证最终得到的第一复合层2与第二复合层3的晶体质量。
在本公开所提供的一种实现方式中，AlN子层21的层数可为3，InAlGaN子层31的层数可为5。本公开对此不做限制。
可选地，第二复合层3中，InAlGaN子层31中的Al组分渐变，且Al组分、Ga组分与In组分之和为1。以调节InAlGaN子层31的质量与势垒。
在本实施例的一种实现方式中，第二复合层3中，InAlGaN子层31的Al组分沿过渡层生长方向梯度增加。
在本实施例的另一种实现方式中，第二复合层3中，InAlGaN子层31的Al组分沿过渡层生长方向先增加再减少。
在本实施例的又一种实现方式中，第二复合层3中，InAlGaN子层31的Al组分沿过渡层生长方向先减少再增加。
在本实施例的又一种实现方式中，第二复合层3中，InAlGaN子层31的Al组分沿过渡层生长方向的梯度减少。
为便于理解，此处提供图2，图2是本公开实施例提供的InAlGaN子层的组分对比图，参考图2，图2中从左至右的四幅图中，InAlGaN子层31的势垒，在Al组分沿过渡层生长方向梯度增加时逐渐升高，在Al组分沿过渡层生长方向梯度先增加再减少时先升高后降低，在Al组分沿过渡层生长方向梯度先减少再增加时逐渐先降低再升高，在Al组分沿过渡层生长方向梯度减少时逐渐降低。
在本公开所提供的一种实现方式中，第二复合层3中InAlGaN子层31的层数为5，且InAlGaN子层31的Al组分可分别为40％、35％、30％、25％、20％，每层In组分的含量均匀不变，为15％，
图3是本公开实施例提供的另一种高电子迁移率晶体管外延片的结构示意图，参考图3可知，高电子迁移率晶体管外延片可包括衬底1与依次层叠在衬底1上的第一复合层2、第二复合层3、GaN缓冲层7、GaN沟道层4、AlN插入层8、AlGaN势垒层5与GaN盖层6，第一复合层2包括交替层叠的AlN子层21与第一GaN子层22，第二复合层3包括交替层叠的InAlGaN子层31与第二GaN子层32。
需要说明的是，图3中所示的第一复合层2、第二复合层3的结构与图1中所示的第一复合层2、第二复合层3的结构相同，此处不再赘述。
图3中相对图1中，在第二复合层3与GaN沟道层4之间增加的GaN缓冲层7，可以实现从第二复合层3过渡至GaN沟道层4，以提高GaN沟道层4本身的生长质量。
可选地，缓冲GaN层的厚度为1um～3um。
缓冲GaN层的厚度在以上范围内时，可以有效缓解第二复合层3与GaN沟道层4之间的晶格失配，缓冲GaN层本身作为过渡层，也可以实现与GaN沟道层4之间的良好对接，提高最终得到的GaN沟道层4的晶体质量。
在本公开所提供的一种实现方式中，缓冲GaN层的厚度可为300nm。本公开对此不做限制。
示例性地，GaN缓冲层7内掺有CCl4。
GaN缓冲层7内掺有的CCl4可以提高GaN缓冲层7的电阻值，可以减小高电子迁移率晶体管外延片出现漏电的情况的可能性，并提供一定的电流扩展效果，保证最终得到的高电子迁移率晶体管外延片的质量。
可选地，GaN缓冲层7内掺有的C的浓度为9e1018～5e1019。
CCl4的浓度在以上范围内，不会过度影响GaN缓冲层7的晶体质量，同时有效控制高电子迁移率晶体管外延片的漏电情况，整体对高电子迁移率晶体管外延片的质量有较大提升。
示例性地，GaN缓冲层7的厚度可为15至40nm。得到的GaN缓冲层7的质量较好，缓解晶格失配的效果较好。
可选地，GaN沟道层4的厚度可为100～400nm。
GaN沟道层4的厚度较为恰当，成本较为合理的同时可以有效提高高电子迁移率晶体管外延片的质量。
在本公开所提供的一种实现方式中，GaN沟道层4的厚度可为400nm。本公开对此不做限制。
图3中相对图1中，在AlGaN势垒层与GaN沟道层之间增加的AlN插入层，可以在AlN插入层与GaN沟道层接触的界面，以及AlN插入层与AlGaN势垒层之间的界面形成二维电子气，通过二维电子气增加载流子在界面处的积累，能够保证高电子迁移率晶体管外延片的使用效果。
可选地，AlN插入层的厚度为0.5～2nm。
AlN插入层的厚度在以上范围内能够有效行程二维电子气，且不会过多地增加成本。
在本公开所提供的一种实现方式中，AlN插入层的厚度可为2nm。本公开对此不做限制。
可选地，AlGaN势垒层的厚度可在15～40nm。能够保证高电子迁移率晶体管外延片的质量。
在本公开所提供的一种实现方式中，AlGaN势垒层的厚度可为100nm。本公开对此不做限制。
示例性地，GaN盖层可为P型GaN层。便于制备与获取。
可选地，GaN盖层的厚度为300nm。得到的GaN盖层整体的质量较好。
示例性地，GaN盖层内的杂质为Mg。便于制备与获取。
需要说明的是，图3仅为本公开实施例提供的高电子迁移率晶体管外延片的一种实现方式，在本公开所提供的其他实现方式中，高电子迁移率晶体管外延片也可为包括有反射层5的其他形式的高电子迁移率晶体管外延片，本公开对此不做限制。
参考图3可知，高电子迁移率晶体管外延片还可包括栅极、源极和漏极，栅极位于GaN盖层上且与GaN盖层相连，源极和漏极间隔分布在AlGaN势垒层上。
图4是本公开实施例提供的一种高电子迁移率晶体管外延片的制备方法流程图，如图4所示，该高电子迁移率晶体管外延片制备方法包括：
S101：提供一衬底。
S102：在衬底上依次生长第一复合层、第二复合层、GaN沟道层、AlGaN势垒层与GaN盖层，第一复合层包括交替层叠的AlN子层与第一GaN子层，第二复合层包括交替层叠的InAlGaN子层与第二GaN子层。
需要说明的是，图3中所示方法的技术效果可参照图1中所示的高电子迁移率晶体管外延片的技术效果，因此此处不再赘述。
执行完步骤S102后的高电子迁移率晶体管外延片的结构可参见图1。
图5是本公开实施例提供的另一种高电子迁移率晶体管外延片的制备方法流程图，如图5所示，该高电子迁移率晶体管外延片制备方法包括：
S201：提供一衬底。
可选地，衬底的尺寸为2inch～10inch。能够获得尺寸合理的高电子迁移率晶体管外延片。
S202：对衬底依次进行烘烤与离子体轰击。
可以去除衬底的表面的杂质并改变衬底的表面的极性。提高在衬底上生长的第二复合层的晶体质量。
可选地，在真空环境下，对衬底进行烘烤，烘烤时间为1～20min，烘烤温度为200～900℃，烘烤的压力小于10-7torr。
在上一段中的条件下对衬底进行烘烤，可以清理衬底上所具有的大部分杂质，保证在衬底上生长的第二复合层的质量。
示例性地，对衬底进行离子体轰击，包括：
在纯氮气氛围下，以氮气等离子体对衬底的表面进行轰击，在衬底的表面覆盖一层氮原子，改变衬底表面的极性。便于第一复合层中在衬底表面的粘连与生长。且在烘烤之后，衬底的表面原子更为活跃，可以保证部分氮原子稳定渗入衬底的表面内，提高极性改变的效率。
可选地，等离子体轰击的功率为30～100W，轰击时间为1～20min，轰击温度为300～800℃。能够保证衬底的表面快速积累氮原子。
S203：在衬底上生长第一复合层。
可选地，第一复合层可采用物理气相沉积得到。可以保证第一复合层的表面平整度与整体质量。
可选地，第一复合层在O2、Ar和N2的混合气体氛围下，以沉积温度为300～800℃，沉积压力为1～10mtorr，溅射的功率为1kw～10kw，溅射的时间为10s～1000s。
在上一段的条件下，能够得到掺氧的第一复合层，第一复合层与衬底之间的晶格失配较小，且对第一复合层的质量有一定程度的提高。
S204：在第一复合层上生长第二复合层。
可选地，第二复合层可在纯氮气氛围下生长，且第二复合层中，InAlGaN子层在温度为940℃的条件下生长得到，第二GaN子层在温度为980℃的条件下生长得到。
S205：在第二复合层上生长GaN缓冲层。
步骤S205可包括：在缓冲GaN层的生长过程中，缓冲GaN层的生长温度逐渐升高。
缓冲GaN层的生长温度逐渐升高，缓冲GaN层可以实现与具有In元素的第二复合层中的InAlGaN子层的良好接触与过度，避免导致InAlGaN子层中的In元素析出至缓冲GaN层中，而影响缓冲GaN层的晶体质量，缓冲GaN层靠近GaN沟道层的部位的温度较高，可以保证缓冲GaN层靠近GaN沟道层的部位的质量较好，可以保证GaN沟道层的良好生长。
在本公开所提供的一种实现方式中，缓冲GaN层的温度可阶梯型升高。并可以由1000℃升高至1020℃，再由1020℃升高至1040℃。
步骤S205还可包括：生长缓冲GaN层时，向反应腔内通入200～600sccm的CCl4。可以保证缓冲GaN层中掺有足够的碳元素，起到防止漏电扩展电流的作用。
S206：在GaN缓冲层上生长GaN沟道层。
可选地，GaN沟道层的生长温度为1000℃～1200℃。得到的GaN沟道层的质量较好。
在本公开所提供的一种实现方式中，GaN沟道层的生长温度可为1040℃。本公开对此不做限制。
S207：在GaN沟道层上生长AlN插入层。
可选地，AlN插入层的生长温度为900～1100℃，AlN插入层的生长压力为50～150torr。能够得到质量较好的AlN插入层。
S208：在AlN插入层上生长AlGaN势垒层。
可选地，AlGaN势垒层的生长温度为1000℃～1200℃。得到的AlGaN势垒层的质量较好。
在本公开所提供的一种实现方式中，AlGaN势垒层的生长温度可为1020℃。本公开对此不做限制。
S209：在AlGaN势垒层上生长GaN盖层。
可选地，GaN盖层的生长温度为1000℃～1200℃。得到的GaN盖层的质量较好。
在本公开所提供的一种实现方式中，GaN盖层的生长温度可为970℃。本公开对此不做限制。
需要说明的是，在本公开实施例中，采用VeecoK465iorC4orRBMOCVD(MetalOrganicChemicalVaporDeposition，金属有机化合物化学气相沉淀)设备实现LED的生长方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为N源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，硅烷(SiH4)作为N型掺杂剂，三甲基铝(TMAl)作为铝源，二茂镁(CP2Mg)作为P型掺杂剂。
以上，并非对本公开作任何形式上的限制，虽然本公开已通过实施例揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。

Claims (10)

1.一种高电子迁移率晶体管外延片，其特征在于，所述高电子迁移率晶体管外延片包括衬底及依次层叠在所述衬底上的第一复合层、第二复合层、GaN沟道层、AlGaN势垒层与GaN盖层，所述第一复合层包括交替层叠的AlN子层与第一GaN子层，所述第二复合层包括交替层叠的InAlGaN子层与第二GaN子层，所述衬底为碳化硅衬底、蓝宝石衬底或单晶硅衬底。
2.根据权利要求1所述的高电子迁移率晶体管外延片，其特征在于，所述AlN子层的厚度为5～20nm，所述第一GaN子层的厚度为5～20nm，所述InAlGaN子层的厚度为10～30nm，所述第二GaN子层的厚度为10～30nm。
3.根据权利要求1所述的高电子迁移率晶体管外延片，其特征在于，所述高电子迁移率晶体管外延片还包括缓冲GaN层，所述缓冲GaN层位于所述第二复合层与所述GaN沟道层之间。
4.根据权利要求3所述的高电子迁移率晶体管外延片，其特征在于，所述缓冲GaN层的厚度为1um～3um。
5.根据权利要求3所述的高电子迁移率晶体管外延片，其特征在于，所述缓冲GaN层内掺有CCl4。
6.根据权利要求1～5任一项所述的高电子迁移率晶体管外延片，其特征在于，所述高电子迁移率晶体管外延片还包括AlN插入层，所述AlN插入层位于所述AlGaN势垒层与所述GaN盖层之间。
7.根据权利要求6所述的高电子迁移率晶体管外延片，其特征在于，所述AlN插入层的厚度为0.5nm～2nm。
8.一种高电子迁移率晶体管外延片的制备方法，其特征在于，所述高电子迁移率晶体管外延片的制备方法包括：
提供一衬底；
在所述衬底上依次生长第一复合层、第二复合层、GaN沟道层、AlGaN势垒层与GaN盖层，所述第一复合层包括交替层叠的AlN子层与第一GaN子层，所述第二复合层包括交替层叠的InAlGaN子层与第二GaN子层，所述衬底为碳化硅衬底、蓝宝石衬底或单晶硅衬底。
9.根据权利要求8所述的制备方法，其特征在于，所述高电子迁移率晶体管外延片的制备方法还包括：
在所述第二复合层与所述GaN沟道层之间生长缓冲GaN层，且在所述缓冲GaN层的生长过程中，所述缓冲GaN层的生长温度逐渐升高。
10.根据权利要求9所述的制备方法，其特征在于，所述缓冲GaN层的最高生长温度与所述缓冲GaN层的最低生长温度之差为10℃～80℃。
CN202110048325.7A 2021-01-14 2021-01-14 高电子迁移率晶体管外延片及其制备方法 Active CN112928162B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110048325.7A CN112928162B (zh) 2021-01-14 2021-01-14 高电子迁移率晶体管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110048325.7A CN112928162B (zh) 2021-01-14 2021-01-14 高电子迁移率晶体管外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN112928162A CN112928162A (zh) 2021-06-08
CN112928162B true CN112928162B (zh) 2023-06-09

Family

ID=76162932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110048325.7A Active CN112928162B (zh) 2021-01-14 2021-01-14 高电子迁移率晶体管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN112928162B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220729B (zh) * 2021-10-19 2025-03-11 京东方华灿光电(浙江)有限公司 提高高电子迁移率晶体管外延片的质量的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100555660C (zh) * 2006-09-01 2009-10-28 中国科学院半导体研究所 宽带隙氮化镓基异质结场效应晶体管结构及制作方法
JP5576771B2 (ja) * 2009-11-04 2014-08-20 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル積層基板
CN104752162A (zh) * 2013-12-31 2015-07-01 江西省昌大光电科技有限公司 一种半绝缘GaN薄膜及其制备方法
TWI546959B (zh) * 2015-01-21 2016-08-21 國立交通大學 高速電晶體
CN110518096A (zh) * 2019-07-05 2019-11-29 华灿光电(苏州）有限公司 发光二极管外延片的制备方法

Also Published As

Publication number Publication date
CN112928162A (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
CN110112269B (zh) 发光二极管外延片及其制备方法
CN110311022B (zh) GaN基发光二极管外延片及其制造方法
CN110718612A (zh) 发光二极管外延片及其制造方法
CN113782600B (zh) 增强型GaN基HEMT器件、器件外延及其制备方法
CN109802020A (zh) 一种GaN基发光二极管外延片及其制备方法
CN109768133A (zh) 氮化镓基发光二极管外延片及其制造方法
CN107293618A (zh) 一种发光二极管外延片及其制备方法
CN116314278A (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN112951963B (zh) 发光二极管外延片及其制备方法
CN114695610A (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
CN112951955B (zh) 紫外发光二极管外延片及其制备方法
CN109545918B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN114597266A (zh) 具有混合p型材料欧姆阴极的横向肖特基势垒二极管
CN110364598B (zh) 发光二极管外延片及其制作方法
CN112928162B (zh) 高电子迁移率晶体管外延片及其制备方法
CN108717954A (zh) 一种发光二极管外延片及其生长方法
CN111883623A (zh) 近紫外发光二极管外延片及其制备方法
CN109065682B (zh) 一种发光二极管外延片及其制造方法
CN114420754A (zh) 改善高阻层的高电子迁移率晶体管外延片及其制备方法
CN113410353B (zh) 发光二极管外延片及其制备方法
CN114420756A (zh) 具有杂质阻挡层的高电子迁移率晶体管外延片及制备方法
CN114883464A (zh) 提高可靠性的发光二极管外延片及其制备方法
CN116454184B (zh) 一种高光效led外延片及其制备方法、led
CN109192826B (zh) 一种发光二极管外延片及其制备方法
CN112259647A (zh) 发光二极管外延片的制备方法及发光二极管外延片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant