CN116454184B - 一种高光效led外延片及其制备方法、led - Google Patents
一种高光效led外延片及其制备方法、led Download PDFInfo
- Publication number
- CN116454184B CN116454184B CN202310713677.9A CN202310713677A CN116454184B CN 116454184 B CN116454184 B CN 116454184B CN 202310713677 A CN202310713677 A CN 202310713677A CN 116454184 B CN116454184 B CN 116454184B
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- sub
- thickness
- thinned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
- H10H20/8162—Current-blocking structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
- H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/822—Materials of the light-emitting regions
- H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
- H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
- H10H20/8252—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN characterised by the dopants
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Led Devices (AREA)
Abstract
本发明提供了一种高光效LED外延片及其制备方法、LED，该高光效LED外延片包括电子阻挡层，电子阻挡层包括第一子层、第二子层和第三子层；第一子层为AlN层，第二子层为DGaN/DAlGaN超晶格层，第三子层包括P型AlxGa1‑xN/DyGa1‑yN超晶格层、P型AlxGa1‑xN减薄层及DyGa1‑yN减薄层；DGaN/DAlGaN超晶格层包括周期性交替层叠的DGaN层和DAlGaN层。通过本申请，提高了空穴的有效注入效率，以及有效解决镁原子离化激活的核心难点，提高镁原子的有效激活和并入，提高空穴的产生，从而提高发光效率。
Description
技术领域
本发明涉及半导体制备技术领域，特别涉及一种高光效LED外延片及其制备方法、LED。
背景技术
氮化镓材料作为第三代半导体的典型代表，其具有禁带宽度大，电子迁移率高等特点。尤其是氮化镓基器件在微波、毫米波频段广泛应用于无线通信、雷达等电子系统，在光电子和微电子领域具有十分广阔的发展前景。
目前，传统的氮化镓二极管通常包括衬底、缓冲层、n型GaN、有源层、电子阻挡层、P型GaN，主要发光来源为有源层。对于外延结构来说，所需空穴来源于P型GaN的Mg电离，而电子阻挡层为Al组分AlGaN层作用阻挡电子溢流，但同时也阻挡了空穴注入，高效p型GaN面临的最主要的难点是在满足高Mg并入的热力学前提的同时，还要有效克服非常高的Mg受主激活能，AL组分会降低Mg的激活能，导致的极低热激活效率。由于氮化镓二极管一般是由金属有机物化学气相沉积(MOCVD)系统制备，因而由MOCVD方法实现p型GaN极为重要，基于MOCVD方法实现P型GaN中Mg原子高并入效率及Mg原子有效离化激活两大核心难点的有效途径是急待突破的关键技术。
发明内容
基于此，本发明的目的是提供一种高光效LED外延片及其制备方法、LED，以解决现有技术中的不足。
为实现上述目的，本发明提供了高光效LED外延片，包括依次叠置的衬底、缓冲层、N型层、有源层、电子阻挡层和P型层，所述电子阻挡层包括层叠于所述有源层上的第一子层、第二子层和第三子层；
所述第一子层为AlN层，所述第二子层为DGaN/DAlGaN超晶格层，所述第三子层包括P型AlxGa1-xN/DyGa1-yN超晶格层、P型AlxGa1-xN减薄层及DyGa1-yN减薄层；
所述DGaN/DAlGaN超晶格层包括周期性交替层叠的DGaN层和DAlGaN层，所述P型AlxGa1-xN/DyGa1-yN超晶格层包括周期性交替层叠的P型AlxGa1-xN层和DyGa1-yN层，所述P型AlxGa1-xN减薄层的厚度小于所述P型AlxGa1-xN层的厚度，所述DyGa1-yN减薄层的厚度小于所述DyGa1-yN层的厚度；
其中，D为硼、铟或碳中的至少一种。
优选的，所述第一子层的厚度为4nm-6nm，所述DGaN层和所述DAlGaN层的厚度皆为4nm-6nm，所述P型AlxGa1-xN层和所述DyGa1-yN层的厚度皆为3nm-4nm。
优选的，所述P型AlxGa1-xN层中Al元素随着周期逐渐递减，所述DyGa1-yN层的厚度随着周期逐渐递增，所述P型AlxGa1-xN层中Mg元素的掺杂度为1E+16 atoms/cm3~2E+17 atoms/cm3。
优选的，所述P型AlxGa1-xN层和所述DyGa1-yN层中x和y的取值范围分别为：0≤x≤1，0≤y≤1，且x<y。
优选的，所述DGaN层和所述DAlGaN层交替堆叠的周期为2-3，所述组合结构中的P型AlxGa1-xN层和所述DyGa1-yN层交替堆叠的周期为3-4。
优选的，所述P型AlxGa1-xN减薄层和所述DyGa1-yN减薄层中的镓组分的浓度分别低于所述P型AlxGa1-xN层和所述DyGa1-yN层中的镓组分的浓度。
优选的，所述衬底为蓝宝石衬底、SiC衬底和SiO2衬底中的其中一种。
为实现上述目的，本发明还提供了一种制备上述中所述的高光效LED外延片的制备方法，所述方法包括：
获取一衬底；
在第一环境温度下通入氮气和氢气，以对所述衬底进行高温处理，并向MOCVD反应室中通入氮源和铝源，以在高温处理后的所述衬底上沉积得到缓冲层；
在第二环境温度下，掺入第一掺杂浓度的硅元素，以在所述缓冲层上生成N型层；
在第三环境温度和第一环境压力下，掺入第二掺杂浓度的铝元素，以在所述N型层生成有源层；
在第四环境温度和第二环境压力下，通过气相沉积法在有源层上沉积电子阻挡层；
在第五环境温度和第三环境压力下，掺入第三掺杂浓度的镁元素，以在所述电子阻挡层上沉积P型层。
优选的，所述通过气相沉积法在有源层上沉积电子阻挡层的步骤包括：
向MOCVD反应室通入所述氮源、所述铝源、硼源和镓源，通过气相沉积法于所述有源层上依次生成第一子层、第二子层和第三子层，接着停止通入所述铝源和所述镓源，对所述第三子层的表层进行脱附减薄，以得到P型AlxGa1-xN减薄层及DyGa1-yN减薄层。
为实现上述目的，本发明还提供了一种LED，包括上述中所述的高光效LED外延片。
本发明的有益效果是：通过第一子层提供势垒能级，阻挡电子的迁移，利用第二子层中D元素能够插入或填充位错造成的空白位置，不但抑制线缺陷产生的位错延伸，在减小缺陷产生的几率的同时，还能保证晶格之间的适配应力和相应产生的应力场较小，以提高空穴的有效注入效率，然后利用第三子层的表面效应实现镁原子高效并入，即利用对第三子层的表层进行脱附减薄的过程，以此完成脱附减薄操作的表层结构为势垒层，实现沿生长方向Al组分周期变化的调制，从而有效解决镁原子离化激活的核心难点，提高镁原子的有效激活和并入，提高空穴的产生，从而提高发光效率。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1为本发明第一实施例提供的高光效LED外延片的结构简图；
图2为本发明第二实施例提供的高光效LED外延片的制备方法的流程图。
主要元件符号说明：
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1，所示为本发明的第一实施例中的高光效LED外延片，包括依次叠置的衬底10、缓冲层20、N型层30、有源层40、电子阻挡层和P型层80。
其中：电子阻挡层包括层叠于所述有源层40上的第一子层50、第二子层60和第三子层70；
第一子层50为AlN层，第一子层50用于提供较好的势垒能级；
所述第二子层60为DGaN/DAlGaN超晶格层， DGaN/DAlGaN超晶格层包括周期性交替层叠的DGaN层61和DAlGaN层62，DGaN层61和DAlGaN层62皆为超晶格结构；
所述第三子层70包括依次叠置的P型AlxGa1-xN/DyGa1-yN超晶格层71、P型AlxGa1-xN减薄层72及DyGa1-yN减薄层73，P型AlxGa1-xN/DyGa1-yN超晶格层71包括周期性交替层叠的P型AlxGa1-xN层711和DyGa1-yN层712，可以理解的，通过对预先生成的第三子层70的表层进行脱附减薄，以得到P型AlxGa1-xN减薄层72及DyGa1-yN减薄层73，具体为，对第三子层70的表层进行脱附减薄，由于用AlGaN体系中Ga原子比Al原子更易脱附的特点，该第三子层的表层自发转化形成亚纳米厚度的P型AlxGa1-xN减薄层72和DyGa1-yN减薄层73，第三子层70中未进行脱附减薄的剩余结构为P型AlxGa1-xN/DyGa1-yN超晶格层71，从而P型AlxGa1-xN减薄层72和DyGa1-yN减薄层73中的镓组分的浓度分别低于P型AlxGa1-xN层711和DyGa1-yN层712中的镓组分的浓度，以及P型AlxGa1-xN减薄层72的厚度小于P型AlxGa1-xN层711的厚度，DyGa1-yN减薄层73的厚度小于DyGa1-yN层712的厚度，需要说明的是，D为硼、铟或碳中的至少一种。
在其中一些实施例中，第一子层50的厚度为4nm-6nm，DGaN层61和DAlGaN层62的厚度皆为4nm-6nm，P型AlxGa1-xN层711和DyGa1-yN层712的厚度皆为3nm-4nm。需要说明的是，第一子层50的最佳厚度为5nm，DGaN层61和DAlGaN层62的最佳厚度皆为5nm，P型AlxGa1-xN层711和DyGa1-yN层712的最佳厚度皆为3.5nm。
可以理解的，由于第二子层60中的DGaN层61和DAlGaN层62的厚度比较薄，可以不断扭曲界面产生的应力，从而减少缺陷的产生。
在其中一些实施例中，DGaN层61和DAlGaN层62交替堆叠的周期为2-3，组合结构中的P型AlxGa1-xN层711和DyGa1-yN层712交替堆叠的周期为3-4。
在其中一些实施例中，P型AlxGa1-xN层711中Al元素随着周期逐渐递减，DyGa1-yN层712的厚度随着周期逐渐递增，P型AlxGa1-xN层711中Mg元素的掺杂度为1E+16 atoms/cm3~2E+17 atoms/cm3。
在其中一些实施例中，P型AlxGa1-xN层711和DyGa1-yN层712中x和y的取值范围分别为：0≤x≤1，0≤y≤1，且x<y。
在其中一些实施例中，衬底10为蓝宝石衬底、SiC衬底和SiO2衬底中的其中一种。
在具体实施时，通过第一子层50提供势垒能级，阻挡电子的迁移，利用第二子层60中D元素能够插入或填充位错造成的空白位置，不但抑制线缺陷产生的位错延伸，在减小缺陷产生的几率的同时，还能保证晶格之间的适配应力和相应产生的应力场较小，以提高空穴的有效注入效率，然后利用第三子层70的表面效应实现镁原子高效并入，即利用对第三子层70的表层进行脱附减薄的过程，以此完成脱附减薄操作的表层结构为势垒层，实现沿生长方向Al组分周期变化的调制，从而有效解决镁原子离化激活的核心难点，提高镁原子的有效激活和并入，提高空穴的产生，从而提高发光效率。
需要说明的是，上述的实施过程只是为了说明本申请的可实施性，但这并不代表本申请的高光效LED外延片只有上述唯一一种实施流程，相反的，只要能够将本申请的高光效LED外延片实施起来，都可以被纳入本申请的可行实施方案。
请参阅图2，为本发明第二实施例中的高光效LED外延片的制备方法，用于制备第一实施例中高光效LED外延片，所述方法包括以下步骤：
步骤S101，获取一衬底10；
其中，该衬底10可以为蓝宝石衬底、SiC衬底和SiO2衬底中的其中一种。
步骤S102，在第一环境温度下通入氮气和氢气，以对所述衬底10进行高温处理，并向MOCVD反应室中通入氮源和铝源，以在高温处理后的所述衬底10上沉积得到缓冲层20；
其中，对所述衬底10进行高温处理，能够避免所述衬底10表面发生氧化或者沾污，可以理解的，所述第一环境温度为1000℃-1150℃，且所述高温处理具体为，将所述衬底10放置于MOCVD (Metal-organicChemicalVaporDeposition，金属有机化合物化学气相沉淀)反应室里，接着在所述第一环境温度下，向所述MOCVD反应室内通入高纯度的氨气和氮气，高温处理所述衬底10min-15min。
补充说明的是，将高温处理后的所述衬底10转移至PVD（Physical VaporDeposition，物理气相沉积）反应室内，向所述PVD反应室内通入氨气，利用三甲基铝作为靶材，并采用直流电在所述衬底上进行磁控溅射，以生成厚度为10nm-30nm的所述缓冲层20，即以三甲基铝和氨气分别作为铝源和氮源，所述缓冲层20的材质为氮化铝。需要说明的是，在本实施例中，所述缓冲层20的最适厚度为15nm。
步骤S103，在第二环境温度下，掺入第一掺杂浓度的硅元素，以在所述缓冲层20上生成N型层30；
其中，所述第二环境温度为1000℃-1150℃，硅元素的第一掺杂浓度为1.5+E18atoms/cm3，所述N型层30为GaN层，所述N型层30的厚度为2nm-3nm，具体为，将附有所述缓冲层20的衬底10转移至所述MOCVD反应室内，在1000℃以及硅元素的第一掺杂浓度为1.5+E18atoms/cm3的环境条件下，在所述缓冲层20上生成厚度为2.5nm的所述N型层30，即所述N型层30的最适厚度为2.5nm。
步骤S104，在第三环境温度和第一环境压力下，掺入第二掺杂浓度的铝元素，以在所述N型层30生成有源层40；
其中，所述第三环境温度为800℃-900℃，所述有源层40的厚度为3nm-3.5nm，所述有源层40包括交替堆叠的InGaN量子阱层和AlGaN量子垒层，所述有源层40的堆叠周期为6-15，所述有源层40中的InGaN量子阱层生长温度为800℃~900℃，且所述InGaN量子阱层的厚度为3 nm ~3.5nm，所述AlGaN量子垒层生长温度为850℃~900℃以及生长压力为200 torr~250torr，且所述AlGaN量子垒层厚度为9 nm ~12nm，Al组分为0.1。
为了能够顺利生长所述有源层40，具体为，将所述MOCVD反应室内的环境温度为900℃，以高纯NH3作为N源，TMIn提供In源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，以及三甲基铝(TMAl)作为铝源，通过气相沉积法在所述N型层30上生成交替堆叠的InGaN量子阱层和AlGaN量子垒层，即得到所需的所述有源层40。
步骤S105，在第四环境温度和第二环境压力下，通过气相沉积法在有源层40上沉积电子阻挡层；
其中，所述第四环境温度为900℃-1000℃，所述第二环境压力为100torr-200torr，所述电子阻挡层包括层叠于所述有源层上的第一子层50、第二子层60和第三子层70。
步骤S106，在第五环境温度和第三环境压力下，掺入第三掺杂浓度的镁元素，以在所述电子阻挡层上沉积P型层80。
其中，所述P型层80为GaN层，所述P型层80的生长条件为：生长温度为1000℃-1100℃，生长压力为100torr-600torr，以及镁元素的掺杂浓度为1E+19 atoms/cm3~5E+20atoms/cm3。在以上生长条件下，能够在所述电子阻挡层上生长厚度为20nm-200nm的所述P型层80，也就是说，该第五环境温度为1000℃-1100℃，所述第三环境压力为100torr-600torr，所述第三掺杂浓度为1E+19 atoms/cm3~5E+20 atoms/cm3，其中，该第五环境温度的最适值为1050℃，所述第三环境压力的最适值为200torr，所述第三掺杂浓度的最适值为5E+19 atoms/cm3。
具体为，在生长温度为1050℃、生长压力为200torr，以及镁元素的掺杂浓度为5E+19 atoms/cm3的生长条件下，在所述电子阻挡层上生长厚度为100nm的所述P型层80，可以理解的，镁的掺杂浓度过高会破坏晶体质量，而掺杂浓度较低则会影响空穴浓度。
通过上述步骤，利用第一子层50提供势垒能级，阻挡电子的迁移，利用第二子层60中D元素能够插入或填充位错造成的空白位置，不但抑制线缺陷产生的位错延伸，在减小缺陷产生的几率的同时，还能保证晶格之间的适配应力和相应产生的应力场较小，以提高空穴的有效注入效率，然后利用第三子层70的表面效应实现镁原子高效并入，即利用对第三子层70的表层进行脱附减薄的过程，以此完成脱附减薄操作的表层结构为势垒层，实现沿生长方向Al组分周期变化的调制，从而有效解决镁原子离化激活的核心难点，提高镁原子的有效激活和并入，提高空穴的产生，从而提高发光效率。
在其中一些实施例中，所述通过气相沉积法在有源层40上沉积电子阻挡层的步骤包括：
向MOCVD反应室通入所述氮源、所述铝源、硼源和镓源，通过气相沉积法于所述有源层40上依次生成第一子层50、第二子层60和第三子层70，接着停止通入所述铝源和所述镓源，对所述第三子层70的表层进行脱附减薄，以得到P型AlxGa1-xN减薄层72及DyGa1-yN减薄层73。
其中，所述第一子层50为AlN层，所述第一子层50用于提供较好的势垒能级；所述第二子层60为DGaN/DAlGaN超晶格层， DGaN/DAlGaN超晶格层包括周期性交替层叠的DGaN层61和DAlGaN层62，DGaN层61和DAlGaN层62皆为超晶格结构；所述第三子层70包括依次叠置的P型AlxGa1-xN/DyGa1-yN超晶格层71、P型AlxGa1-xN减薄层72及DyGa1-yN减薄层73，P型AlxGa1-xN/DyGa1-yN超晶格层71包括周期性交替层叠的P型AlxGa1-xN层711和DyGa1-yN层712。
可以理解的，通过对预先生成的第三子层70的表层进行脱附减薄，以得到P型AlxGa1-xN减薄层72及DyGa1-yN减薄层73，具体为，对第三子层70的表层进行脱附减薄，由于用AlGaN体系中Ga原子比Al原子更易脱附的特点，该第三子层的表层自发转化形成亚纳米厚度的P型AlxGa1-xN减薄层72和DyGa1-yN减薄层73，第三子层70中未进行脱附减薄的剩余结构为P型AlxGa1-xN/DyGa1-yN超晶格层71，从而P型AlxGa1-xN减薄层72和DyGa1-yN减薄层73中的镓组分的浓度分别低于P型AlxGa1-xN层711和DyGa1-yN层712中的镓组分的浓度，以及P型AlxGa1-xN减薄层72的厚度小于P型AlxGa1-xN层711的厚度，DyGa1-yN减薄层73的厚度小于DyGa1-yN层712的厚度，需要说明的是，D为硼、铟或碳中的至少一种。
在其中一些实施例中，第一子层50的厚度为4nm-6nm，若其厚度＜4nm，难以阻挡电子的迁移，且无法保证势能调控出较由晶体质量，容易产生缺陷，从而无法有效提高空穴的有效注入效率，若其厚度大于6nm，会提升产品的工作电压，不利于提升发光效率，举例说明为，该第一子层50的厚度为4nm、5nm或6nm。
在其中一些实施例中，DGaN层61和DAlGaN层62的厚度皆为4nm-6nm，P型AlxGa1-xN层711和DyGa1-yN层712的厚度皆为3nm-4nm。
其中，当DGaN层61和DAlGaN层62的厚度皆小于4nm时，由于过薄，在扭曲界面产生的应力过程中D的数量可能不够，难以填充大部分位错造成的空白位置，达不到所需要的要求；当DGaN层61和DAlGaN层62的厚度皆大于6nm时，则相对来说太厚，则不便于扭曲界面产生的应力；以及，当P型AlxGa1-xN层711和DyGa1-yN层712的厚度皆小于3nm时，不利于提高镁的有效激活和并入，不利于提高空穴的产生，当P型AlxGa1-xN层711和DyGa1-yN层712的厚度皆大于4nm时，难以调控晶体质量，不利于提高发光效率。
需要说明的是，第一子层50的最佳厚度为5nm，DGaN层61和DAlGaN层62的最佳厚度皆为5nm，P型AlxGa1-xN层711和DyGa1-yN层712的最佳厚度皆为3.5nm。经试验表明，当第一子层、DGaN层61、DAlGaN层62、P型AlxGa1-xN层711和DyGa1-yN层712皆处于最佳厚度时，其产生的光效最优。
可以理解的，由于第二子层60中的DGaN层61和DAlGaN层62的厚度比较薄，可以不断扭曲界面产生的应力，从而减少缺陷的产生。
在其中一些实施例中，DGaN层61和DAlGaN层62交替堆叠的周期为2-3，组合结构中的P型AlxGa1-xN层711和DyGa1-yN层712交替堆叠的周期为3-4。
在其中一些实施例中，P型AlxGa1-xN层711中Al元素随着周期逐渐递减，DyGa1-yN层712的厚度随着周期逐渐递增，P型AlxGa1-xN层711中Mg元素的掺杂度为1E+16 atoms/cm3~2E+17 atoms/cm3。
在其中一些实施例中，P型AlxGa1-xN层711和DyGa1-yN层712中x和y的取值范围分别为：0≤x≤1，0≤y≤1，且x<y。
在一个具体实施例中，给出了一下测试例进行说明：
本次测试中使用传统的LED外延片作为对照组，该传统的LED外延片的结构与本申请的高光效LED外延片的结构基本一致，不同之处在于，该电子阻挡层为传统结构，且其厚度为50nm。
设立6组测试组，分别为测试组1、测试组2、测试组3、测试组4、测试组5和测试组6。
其中，测试组1中的结构与本申请中的的结构基本一致，不同之处在于，电子阻挡层中的第一子层50的厚度为5nm，DGaN层61和DAlGaN层62的厚度皆为4nm，且DGaN层61和DAlGaN层62交替堆叠的周期为3，P型AlxGa1-xN层711和DyGa1-yN层712的厚度皆为3nm，且P型AlxGa1-xN层711和DyGa1-yN层712交替堆叠的周期为3，且D为硼；
测试组2中的结构与测试组1中的结构基本一致，不同之处在于，DyGa1-yN层712中的D为铟；
测试组3中的结构与测试组1中的结构基本一致，不同之处在于，P型AlxGa1-xN层711和P型DyGa1-yN层712的厚度皆为3.5nm，且P型AlxGa1-xN层711和P型DyGa1-yN层712交替堆叠的周期为4；
测试组4的结构与测试组3中的结构基本一致，不同之处在于，DyGa1-yN层712中的D为铟；
测试组5的结构与测试组3中的结构基本一致，不同之处在于，DGaN层61和DAlGaN层62的厚度皆为5nm。
测试组6的结构与测试组5中的结构基本一致，不同之处在于，第一子层50的厚度为4nm。
分别对对照组、测试组1、测试组2、测试组3、测试组4、测试组5和测试组6进行光学测试，得到的测试结果，LED外延片的光效有所提升，如下表所示：
本发明第三实施例中的LED，包括上述的高光效LED外延片。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明的保护范围应以所附权利要求为准。
Claims (8)
1.一种高光效LED外延片，包括依次叠置的衬底、缓冲层、N型层、有源层、电子阻挡层和P型层，其特征在于，所述电子阻挡层包括层叠于所述有源层上的第一子层、第二子层和第三子层；
所述第一子层为AlN层，所述第二子层为DGaN/DAlGaN超晶格层，所述第三子层包括依次叠置的P型AlxGa1-xN/DyGa1-yN超晶格层、P型AlxGa1-xN减薄层及DyGa1-yN减薄层；
所述DGaN/DAlGaN超晶格层包括周期性交替层叠的DGaN层和DAlGaN层，所述P型AlxGa1- xN/DyGa1-yN超晶格层包括周期性交替层叠的P型AlxGa1-xN层和DyGa1-yN层，所述P型AlxGa1-xN减薄层的厚度小于所述P型AlxGa1-xN层的厚度，所述DyGa1-yN减薄层的厚度小于所述DyGa1-yN层的厚度，所述P型AlxGa1-xN减薄层及所述DyGa1-yN减薄层皆由对预先生成的第三子层的表层进行脱附减薄后自发转化而成，所述预先生成的第三子层中未进行脱附减薄的剩余结构为所述P型AlxGa1-xN/DyGa1-yN超晶格层，所述P型AlxGa1-xN减薄层和所述DyGa1-yN减薄层中的镓组分的浓度分别低于所述P型AlxGa1-xN层和所述DyGa1-yN层中的镓组分的浓度；
其中，D为硼、铟或碳中的至少一种，所述P型AlxGa1-xN层和所述DyGa1-yN层中x和y的取值范围分别为：0＜x＜1，0＜y＜1，且x<y。
2.根据权利要求1所述的高光效LED外延片，其特征在于，所述第一子层的厚度为4nm-6nm，所述DGaN层和所述DAlGaN层的厚度皆为4nm-6nm，所述P型AlxGa1-xN层和所述DyGa1-yN层的厚度皆为3nm-4nm。
3.根据权利要求1所述的高光效LED外延片，其特征在于，所述P型AlxGa1-xN层中Al元素随着周期逐渐递减，所述DyGa1-yN层的厚度随着周期逐渐递增，所述P型AlxGa1-xN层中Mg元素的掺杂度为1E+16 atoms/cm3~2E+17 atoms/cm3。
4.根据权利要求1所述的高光效LED外延片，其特征在于，所述DGaN层和所述DAlGaN层交替堆叠的周期为2-3，所述P型AlxGa1-xN层和所述DyGa1-yN层交替堆叠的周期为3-4。
5.根据权利要求1所述的高光效LED外延片，其特征在于，所述衬底为蓝宝石衬底、SiC衬底和SiO2衬底中的其中一种。
6.一种用于制备权利要求1-5任一项所述的高光效LED外延片的制备方法，其特征在于，所述方法包括：
获取一衬底；
在第一环境温度下通入氮气和氢气，以对所述衬底进行高温处理，并向MOCVD反应室中通入氮源和铝源，以在高温处理后的所述衬底上沉积得到缓冲层；
在第二环境温度下，掺入第一掺杂浓度的硅元素，以在所述缓冲层上生成N型层；
在第三环境温度和第一环境压力下，掺入第二掺杂浓度的铝元素，以在所述N型层生成有源层；
在第四环境温度和第二环境压力下，通过气相沉积法在有源层上沉积电子阻挡层；
在第五环境温度和第三环境压力下，掺入第三掺杂浓度的镁元素，以在所述电子阻挡层上沉积P型层。
7.根据权利要求6所述的高光效LED外延片的制备方法，其特征在于，所述通过气相沉积法在有源层上沉积电子阻挡层的步骤包括：
向MOCVD反应室通入所述氮源、所述铝源、硼源和镓源，通过气相沉积法于所述有源层上依次生成第一子层、第二子层和第三子层，接着停止通入所述铝源和所述镓源，对预先生成的所述第三子层的表层进行脱附减薄，以得到P型AlxGa1-xN减薄层及DyGa1-yN减薄层。
8.一种LED，其特征在于，包括权利要求1-5任一项所述的高光效LED外延片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310713677.9A CN116454184B (zh) | 2023-06-16 | 2023-06-16 | 一种高光效led外延片及其制备方法、led |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310713677.9A CN116454184B (zh) | 2023-06-16 | 2023-06-16 | 一种高光效led外延片及其制备方法、led |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116454184A CN116454184A (zh) | 2023-07-18 |
| CN116454184B true CN116454184B (zh) | 2023-09-29 |
Family
ID=87124102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310713677.9A Active CN116454184B (zh) | 2023-06-16 | 2023-06-16 | 一种高光效led外延片及其制备方法、led |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116454184B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117976786B (zh) * | 2024-03-28 | 2024-06-04 | 江西兆驰半导体有限公司 | 一种发光二极管的外延结构及制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313890A (ja) * | 2005-04-05 | 2006-11-16 | Toshiba Corp | 窒化ガリウム系半導体素子及びその製造方法 |
| CN108461592A (zh) * | 2018-02-26 | 2018-08-28 | 华灿光电(苏州）有限公司 | 一种发光二极管外延片及其制造方法 |
| CN108767055A (zh) * | 2018-04-24 | 2018-11-06 | 北京大学 | 一种p型AlGaN外延薄膜及其制备方法和应用 |
| CN109103303A (zh) * | 2018-06-29 | 2018-12-28 | 华灿光电（浙江）有限公司 | 一种发光二极管外延片的制备方法及发光二极管外延片 |
| CN109786529A (zh) * | 2018-12-28 | 2019-05-21 | 华灿光电（浙江）有限公司 | 一种氮化镓基发光二极管外延片及其制作方法 |
| CN112242463A (zh) * | 2020-09-29 | 2021-01-19 | 苏州紫灿科技有限公司 | 一种脉冲掺杂电子阻挡层的深紫外led及其制备方法 |
| CN114639760A (zh) * | 2022-05-19 | 2022-06-17 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制备方法 |
| CN115588723A (zh) * | 2022-12-10 | 2023-01-10 | 埃特曼(苏州)半导体技术有限公司 | 发光二极管的外延片及其制作方法 |
| CN116169218A (zh) * | 2023-04-25 | 2023-05-26 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10804423B2 (en) * | 2013-09-03 | 2020-10-13 | Sensor Electronic Technology, Inc. | Optoelectronic device with modulation doping |
-
2023
- 2023-06-16 CN CN202310713677.9A patent/CN116454184B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313890A (ja) * | 2005-04-05 | 2006-11-16 | Toshiba Corp | 窒化ガリウム系半導体素子及びその製造方法 |
| CN108461592A (zh) * | 2018-02-26 | 2018-08-28 | 华灿光电(苏州）有限公司 | 一种发光二极管外延片及其制造方法 |
| CN108767055A (zh) * | 2018-04-24 | 2018-11-06 | 北京大学 | 一种p型AlGaN外延薄膜及其制备方法和应用 |
| CN109103303A (zh) * | 2018-06-29 | 2018-12-28 | 华灿光电（浙江）有限公司 | 一种发光二极管外延片的制备方法及发光二极管外延片 |
| CN109786529A (zh) * | 2018-12-28 | 2019-05-21 | 华灿光电（浙江）有限公司 | 一种氮化镓基发光二极管外延片及其制作方法 |
| CN112242463A (zh) * | 2020-09-29 | 2021-01-19 | 苏州紫灿科技有限公司 | 一种脉冲掺杂电子阻挡层的深紫外led及其制备方法 |
| CN114639760A (zh) * | 2022-05-19 | 2022-06-17 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制备方法 |
| CN115588723A (zh) * | 2022-12-10 | 2023-01-10 | 埃特曼(苏州)半导体技术有限公司 | 发光二极管的外延片及其制作方法 |
| CN116169218A (zh) * | 2023-04-25 | 2023-05-26 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
Non-Patent Citations (1)
| Title |
|---|
| 高Al组分AlGaN的MBE生长及表面活性机理;贾浩林;杨文献;陆书龙;丁孙安;;半导体技术;45(09);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116454184A (zh) | 2023-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108346725B (zh) | 一种氮化镓基发光二极管外延片及其制造方法 | |
| CN110718612A (zh) | 发光二极管外延片及其制造方法 | |
| CN118522833B (zh) | Led外延片及其制备方法、led | |
| CN109888068B (zh) | 近紫外发光二极管外延片及其制备方法 | |
| CN116314278B (zh) | 高电子迁移率晶体管外延结构及制备方法、hemt器件 | |
| CN108649109A (zh) | 一种发光二极管外延片及其制造方法 | |
| CN117393667B (zh) | 发光二极管外延片及其制备方法、led | |
| CN110993753B (zh) | 发光二极管外延片及其制造方法 | |
| CN117894897B (zh) | 一种led外延片及其制备方法、led芯片 | |
| CN113410353B (zh) | 发光二极管外延片及其制备方法 | |
| CN109449264A (zh) | 一种发光二极管外延片及其制造方法 | |
| CN112510124B (zh) | 发光二极管外延片及其制造方法 | |
| CN112366256B (zh) | 发光二极管外延片及其制造方法 | |
| CN117810324A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116454184B (zh) | 一种高光效led外延片及其制备方法、led | |
| CN116364825A (zh) | 复合缓冲层及其制备方法、外延片及发光二极管 | |
| CN114883464A (zh) | 提高可靠性的发光二极管外延片及其制备方法 | |
| CN116344684B (zh) | 一种发光二极管制备方法及二极管 | |
| CN114464709B (zh) | 一种led外延片、外延生长方法及led芯片 | |
| CN116154059A (zh) | 氮化镓发光二极管外延结构、led及其制备方法 | |
| CN113113515B (zh) | 发光二极管外延片的生长方法 | |
| CN115719758A (zh) | 一种高均匀性氮化镓异质结材料结构及外延生长方法 | |
| CN115377260A (zh) | 一种led外延片、制备方法及电子设备 | |
| CN112420888A (zh) | 紫外发光二极管外延片及其制备方法 | |
| CN117712253B (zh) | 一种深紫外发光二极管及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |