[go: up one dir, main page]

CN112885849B - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN112885849B
CN112885849B CN202110127089.8A CN202110127089A CN112885849B CN 112885849 B CN112885849 B CN 112885849B CN 202110127089 A CN202110127089 A CN 202110127089A CN 112885849 B CN112885849 B CN 112885849B
Authority
CN
China
Prior art keywords
layer
display panel
flexible substrate
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110127089.8A
Other languages
English (en)
Other versions
CN112885849A (zh
Inventor
杲皓冉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110127089.8A priority Critical patent/CN112885849B/zh
Publication of CN112885849A publication Critical patent/CN112885849A/zh
Application granted granted Critical
Publication of CN112885849B publication Critical patent/CN112885849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示面板及显示装置。所述显示面板包括柔性衬底、设于所述柔性衬底之上的薄膜晶体管层；其中，所述柔性衬底与所述薄膜晶体管层之间设置有带正电的第一半导体层。本发明通过在柔性衬底和薄膜晶体管层之间设置带正电的第一半导体层，所述带正电的第一半导体层可以排斥所述柔性衬底中的带正电的杂质粒子的扩散，使其无法进入薄膜晶体管层中的多晶硅与栅极绝缘层的界面，从而有效改善了薄膜晶体管层的负偏压温度不稳定性效应。

Description

显示面板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及显示装置。
背景技术
由于P型MOS(Metal-Oxide-Semiconductor，金属-氧化物-半导体)晶体管的电路工艺简单、价格低廉，被广泛应用于LTPS(Low Temperature Poly-Silicon，低温多晶硅)的TFT(Thin Film Transistor，薄膜晶体管)器件。在实际使用过程中，因受栅极电场以及环境温度等因素的影响，会导致TFT器件的阈值电压的绝对值增加、载流子迁移率下降、跨导降低、开态电流减小，即NBTI(Negative Bias Temperature Instability，负偏压温度不稳定性)效应，NBTI效应是TFT器件失效的一个重要原因。
现有技术中通常采用柔性衬底作为可弯折显示面板的衬底基板，经实验发现，采用柔性衬底的TFT器件，其NBTI效应较玻璃衬底的TFT器件更为显著。根据目前的研究发现，引起NBTI效应的主要原因为多晶硅表面的硅氢键(Si-H)在栅压以及高温的作用下发生断裂，H原子逸出，产生了Si的悬挂键，形成了界面陷阱，从而导致出现NBTI效应。而当采用柔性衬底时，柔性衬底中的正离子在栅极电场的作用下，扩散至多晶硅与栅极绝缘层的界面，被界面陷阱所俘获，从而会加剧NBTI效应的发生，导致TFT器件失效。故，有必要改善这一缺陷。
发明内容
本发明实施例提供一种显示面板，用于解决现有技术中的显示面板由于采用柔性衬底作为衬底基板，但柔性衬底中的正离子会扩散至薄膜晶体管层，导致薄膜晶体管层失效的技术问题。
本发明实施例提供一种显示面板，包括柔性衬底、设于所述柔性衬底之上的薄膜晶体管层；其中，所述柔性衬底与所述薄膜晶体管层之间设置有带正电的第一半导体层。
在本发明实施例提供的显示面板中，所述显示面板还包括设于所述柔性衬底之上的阻挡层、设于所述阻挡层之上的第一缓冲层，其中，所述第一半导体层设于所述阻挡层和所述第一缓冲层之间。
在本发明实施例提供的显示面板中，所述显示面板还包括设于所述柔性衬底之上的阻挡层、设于所述阻挡层之上的第一缓冲层、设于所述第一缓冲层之上的第二缓冲层，其中，所述第一半导体层设于所述第一缓冲层和所述第二缓冲层之间。
在本发明实施例提供的显示面板中，所述显示面板还包括第二半导体层，所述第二半导体层设于所述阻挡层和所述第一缓冲层之间。
在本发明实施例提供的显示面板中，所述第二半导体层带正电。
在本发明实施例提供的显示面板中，所述显示面板还包括电源线，所述第一半导体层通过第一过孔与所述电源线电连接。
在本发明实施例提供的显示面板中，所述薄膜晶体管层为P型金属氧化物半导体晶体管层。
在本发明实施例提供的显示面板中，所述第一半导体层为P型半导体层。
在本发明实施例提供的显示面板中，所述P型半导体层掺杂有硼离子。
本发明实施例还提供一种显示装置，包括上述的显示面板。
有益效果：本发明实施例提供的一种显示面板及显示装置，通过在柔性衬底和薄膜晶体管层之间设置带正电的第一半导体层，所述带正电的第一半导体层可以排斥所述柔性衬底中的带正电的杂质粒子的扩散，使其无法进入薄膜晶体管层中的多晶硅与栅极绝缘层的界面，从而有效改善了薄膜晶体管层的负偏压温度不稳定性效应。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。
图1是本发明实施例提供的一显示面板的基本结构示意图。
图2是本发明实施例提供的另一显示面板的基本结构示意图。
图3是本发明实施例提供的又一显示面板的基本结构示意图。
图4是本发明实施例提供的再一显示面板的基本结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。在附图中，为了清晰及便于理解和描述，附图中绘示的组件的尺寸和厚度并未按照比例。
如图1所示，本发明实施例提供的一显示面板的基本结构示意图，所述显示面板包括柔性衬底10、设于所述柔性衬底10之上的薄膜晶体管层20；其中，所述柔性衬底10与所述薄膜晶体管层20之间设置有带正电的第一半导体层30。
需要说明的是，所述柔性衬底10是由碳、氢等元素组成的有机薄膜，例如聚酰亚胺。聚酰亚胺主要由二元酐和二元胺合成，具有优良的机械性能以及介电性能，能够保持柔性可弯曲。
需要说明的是，所述薄膜晶体管层20具体包括：有源层201、第一栅极绝缘层202、第一栅极层203、第二栅极绝缘层204、第二栅极层205、层间绝缘层206、源/漏极金属层207。其中，所述有源层201包括n型衬底2011和p沟道2012；所述第一栅极绝缘层202位于所述柔性衬底10之上且覆盖所述有源层201；所述第一栅极层203位于所述第一栅极绝缘层202之上；所述第二栅极绝缘层204位于所述第一栅极绝缘层202之上且覆盖所述第一栅极层203；所述第二栅极层205位于所述第二栅极绝缘层204之上；所述层间绝缘层206位于所述第二栅极绝缘层204之上且覆盖所述第二栅极层205；所述源/漏极金属层207位于所述层间绝缘层206之上且分别通过过孔与所述有源层201的p沟道2012电连接，所述过孔贯穿所述层间绝缘层206、所述第二栅极绝缘层204以及部分所述第一栅极绝缘层202，所述源/漏极金属层207包括源极2071和漏极2072。
在一种实施例中，所述第二栅极层205交流接地，本发明实施例通过在所述第一栅极层203和所述源/漏极金属层207之间设置第二栅极层205，可起到静电屏蔽作用，减小所述第一栅极层203和所述源/漏极金属层207之间的寄生电容。
在一种实施例中，所述薄膜晶体管层20为P型金属氧化物半导体晶体管层。可以理解的是，所述P型金属氧化物半导体晶体管层是靠空穴的流动传输电流。其中，当不加电时，所述源极2071和所述漏极2072之间不导通；当所述源极2071上加有足够的正电压(所述第一栅极层203接地)时，所述第一栅极层203下方的n型衬底2011表面呈现p型反型层，成为连接所述源极2071和所述漏极2072的沟道。即可以通过控制所述源极2071和所述第一栅极层203之间的压差，从而控制所述P型金属氧化物半导体晶体管层的导通或者截止。
可以理解的是，因为所述P型金属氧化物半导体晶体管层是n型衬底2011，其中的多数载流子是电子，少数载流子是空穴，对应于所述源/漏极金属层207的接触区的掺杂类型是p型(即p沟道2012)，所以所述P型金属氧化物半导体晶体管层的工作条件是在所述第一栅极层203上相对于所述源极2071施加负电压，即在所述第一栅极层203上施加的是负电荷电子，若此时所述显示面板处于高温环境中，会引起负偏压温度不稳定性(NBTI)效应，即会导致所述薄膜晶体管层20的阈值电压的绝对值增加、载流子迁移率下降、跨导降低、开态电流减小，导致所述薄膜晶体管层20失效。
具体地，对所述薄膜晶体管层20施加负偏压和温度应力后，所述薄膜晶体管层20中的Si和SiO2界面处以及氧化层内发生如下电化学反应模型：这种模型假设某种物质Y扩散到Si和SiO2界面，与Si-H键发生电化学反应，生成了一个界面态Si≡Si·和一种未知物质X，Si≡SiH+Y→Si≡Si●+X，即硅氢键(Si-H)在栅压以及高温的作用下发生断裂，H原子逸出，产生了Si的悬挂键，形成了界面陷阱。
总之，Si和SiO2的界面缺陷是造成所述薄膜晶体管层20失效的主要原因。具体地，所述薄膜晶体管层20失效是由于NBTI效应过程中正电荷的产生和钝化，即界面态(界面陷阱)的形成。其中，在高温负栅压下，所述薄膜晶体管层20的反型层的空穴受到热激发，遂穿到Si和SiO2的界面，由于在界面处存在大量的Si-H键，热激发的空穴与Si-H键在某种条件下作用生成H原子、H+或者含H的物质，从而在界面处留下Si的悬挂键，而由于H原子、H+或者含H的物质的不稳定性，H原子、H+或者含H的物质会远离所述有源层201的界面向所述第一栅极层203的界面扩散，从而产生界面缺陷和正电荷。此外SiO2的界面缺陷处由于正电荷的产生，将导致反型层内的多数载流子(空穴)数量的减少，SiO2中的正电荷的产生将形成一个与栅极电压电场相反的电场，会削弱所述薄膜晶体管层20的性能(例如阈值电压的绝对值增加、载流子迁移率下降、跨导降低、开态电流减小等)，随着时间的积累将导致所述薄膜晶体管层20失效。
而通过对所述有源层201的表面进行处理，用硅氟(Si-F)键或者硅氘(Si-D)键替代硅氢(Si-H)键，可改善硅氢键(Si-H)在栅压以及高温的作用下发生断裂，H原子逸出，产生了Si的悬挂键，形成界面陷阱，从而导致的负偏压温度不稳定性(NBTI)效应。具体地，是因为氟或者氘与硅原子的结合力更强，不易断裂。但若采用所述柔性衬底10作为显示面板的衬底基板，所述柔性衬底10在栅压以及高温的影响下，也会分解产生正离子，向所述薄膜晶体管层20的方向扩散，导致负偏压温度不稳定性(NBTI)效应进一步加剧。本发明实施例通过在所述柔性衬底10和所述薄膜晶体管层20之间设置带正电的第一半导体层30，所述带正电的第一半导体层30可以排斥所述柔性衬底10中的带正电的杂质粒子的扩散，使其无法进入所述有源层201与所述第一栅极绝缘层202的界面，从而有效改善了所述薄膜晶体管层20的负偏压温度不稳定性(NBTI)效应。
在一种实施例中，所述第一半导体层30为P型半导体层。即所述第一半导体层30为空穴浓度远大于自由电子浓度的杂质半导体。所述第一半导体层30的形成方法是：在纯净的硅晶体中掺入三价元素，使之取代晶格中硅原子的位子，从而形成P型半导体。其中，空穴主要由杂质原子提供，自由电子由热激发形成，掺入的杂质原子越多，多子(空穴)的浓度就越高，导电性能就越强。
在一种实施例中，所述P型半导体层掺杂有硼离子。本发明实施例通过采用硼离子对所述第一半导体层30进行重掺杂，使其成为P型半导体，重掺杂的所述P型半导体层内含有多个正电中心，它们可以排斥所述柔性衬底10中的带正电的杂质粒子的扩散，使其无法进入所述有源层201与所述第一栅极绝缘层202的界面，从而有效改善了所述薄膜晶体管层20的负偏压温度不稳定性(NBTI)效应。
需要说明的是，所述P型半导体层掺杂有硼离子，这些硼离子在所述P型半导体层中形成多个正电中心，但由于高温活化工艺，这些硼离子会与周围的硅原子紧密结合，不会随着栅极电场而发生扩散。
在一种实施例中，所述显示面板还包括设于所述柔性衬底10之上的阻挡层40、设于所述阻挡层40之上的第一缓冲层50，其中，所述第一半导体层30设于所述阻挡层40和所述第一缓冲层50之间。所述阻挡层40和所述第一缓冲层50的作用都是为了防止外界环境中的水氧入侵导致所述薄膜晶体管层20失效。
在一种实施例中，所述层间绝缘层206和所述源/漏极金属层207上设置有平坦化层208，所述平坦化层208上设置有像素定义层209。所述平坦化层208的作用是为了消除所述层间绝缘层206和所述源/漏极金属层207之间的高度差，所述像素定义层209是为了定义像素区域，以便于后续制备有机发光材料，形成发光功能层(未示出)。其中，制备有机发光材料的方法为喷墨打印或者蒸镀。
接下来，请参阅图2，本发明实施例提供的另一显示面板的基本结构示意图，所述显示面板包括柔性衬底10、设于所述柔性衬底10之上的薄膜晶体管层20、设置于所述柔性衬底10与所述薄膜晶体管层20之间的带正电的第一半导体层30。
其中，所述显示面板还包括电源线2073，所述第一半导体层30通过第一过孔与所述电源线2073电连接。
需要说明的是，所述柔性衬底10是由碳、氢等元素组成的有机薄膜，例如聚酰亚胺。聚酰亚胺主要由二元酐和二元胺合成，具有优良的机械性能以及介电性能，能够保持柔性可弯曲。
需要说明的是，所述薄膜晶体管层20具体包括：有源层201、第一栅极绝缘层202、第一栅极层203、第二栅极绝缘层204、第二栅极层205、层间绝缘层206、源/漏极金属层207。其中，所述有源层201包括n型衬底2011和p沟道2012；所述第一栅极绝缘层202位于所述柔性衬底10之上且覆盖所述有源层201；所述第一栅极层203位于所述第一栅极绝缘层202之上；所述第二栅极绝缘层204位于所述第一栅极绝缘层202之上且覆盖所述第一栅极层203；所述第二栅极层205位于所述第二栅极绝缘层204之上；所述层间绝缘层206位于所述第二栅极绝缘层204之上且覆盖所述第二栅极层205；所述源/漏极金属层207位于所述层间绝缘层206之上且分别通过过孔与所述有源层201的p沟道2012电连接，所述过孔贯穿所述层间绝缘层206、所述第二栅极绝缘层204以及部分所述第一栅极绝缘层202，所述源/漏极金属层207包括源极2071和漏极2072。
可以理解的是，所述电源线2073为所述显示面板提供正电位，本发明实施例通过将所述第一半导体层30通过第一过孔与所述电源线2073电连接，使得所述第一半导体层30恒带正电，可以排斥所述柔性衬底10中的带正电的杂质粒子的扩散，使其无法进入所述有源层201与所述第一栅极绝缘层202的界面，从而有效改善了所述薄膜晶体管层20的负偏压温度不稳定性(NBTI)效应。
在一种实施例中，所述电源线2073可以与所述薄膜晶体管层20的源/漏极金属层207同层制备。
在一种实施例中，所述第一半导体层30为P型半导体层。其中，所述P型半导体层掺杂有硼离子。本发明实施例通过在所述第一半导体层30通过第一过孔与所述电源线2073电连接的基础上，进一步采用硼离子对所述第一半导体层30进行重掺杂，使其成为P型半导体，重掺杂的所述P型半导体层内含有多个正电中心，它们可以排斥所述柔性衬底10中的带正电的杂质粒子的扩散，使其无法进入所述有源层201与所述第一栅极绝缘层202的界面，从而进一步改善了所述薄膜晶体管层20的负偏压温度不稳定性(NBTI)效应。
接下来，请参阅图3，本发明实施例提供的又一显示面板的基本结构示意图，所述显示面板包括柔性衬底10、设于所述柔性衬底10之上的薄膜晶体管层20、设置于所述柔性衬底10与所述薄膜晶体管层20之间的带正电的第一半导体层30。
其中，所述显示面板还包括设于所述柔性衬底10之上的阻挡层40、设于所述阻挡层40之上的第一缓冲层50、设于所述第一缓冲层50之上的第二缓冲层60，其中，所述第一半导体层30设于所述第一缓冲层50和所述第二缓冲层60之间。
在一种实施例中，所述第一缓冲层50是由硅氮化合物材料制备而成，所述第二缓冲层60是由硅氧化合物材料制备而成。
需要说明的是，外界环境中的水汽也是导致NBTI效应发生的原因之一，设法降低水汽在显示面板中的含量，也能减轻NBTI效应。本发明实施例通过在所述柔性衬底10上设置所述第一缓冲层50、所述第二缓冲层60，可以有效防止水汽的扩散。
接下来，请参阅图4，本发明实施例提供的再一显示面板的基本结构示意图，所述显示面板包括柔性衬底10、设于所述柔性衬底10之上的阻挡层40、设于所述阻挡层40之上的第一缓冲层50、设于所述第一缓冲层50之上的第二缓冲层60、设于所述第一缓冲层50和所述第二缓冲层60之间的第一半导体层30、设于所述第二缓冲层60之上的薄膜晶体管层20。
其中，所述显示面板还包括第二半导体层70，所述第二半导体层70设于所述阻挡层40和所述第一缓冲层50之间。
在一种实施例中，所述第二半导体层70带正电。可以理解的是，所述第二半导体层70带正电，可以排斥所述柔性衬底10中的带正电的杂质粒子的扩散，使其无法进入有源层201与第一栅极绝缘层202的界面，从而进一步改善了所述薄膜晶体管层20的负偏压温度不稳定性(NBTI)效应。
本发明实施例还提供一种显示装置，包括驱动芯片和上述的显示面板。本发明实施例提供的显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相机、导航仪等具有显示功能的产品或部件。
综上所述，本发明实施例提供的一种显示面板及显示装置，通过在柔性衬底和薄膜晶体管层之间设置带正电的第一半导体层，所述带正电的第一半导体层可以排斥所述柔性衬底中的带正电的杂质粒子的扩散，使其无法进入薄膜晶体管层中的多晶硅与栅极绝缘层的界面，从而有效改善了薄膜晶体管层的负偏压温度不稳定性效应，解决了现有技术中的显示面板由于采用柔性衬底作为衬底基板，但柔性衬底中的正离子会扩散至薄膜晶体管层，导致薄膜晶体管层失效的技术问题。
以上对本发明实施例所提供的一种显示面板及显示装置进行了详细介绍。应理解，本文所述的示例性实施方式应仅被认为是描述性的，用于帮助理解本发明的方法及其核心思想，而并不用于限制本发明。

Claims (10)

1.一种显示面板，其特征在于，包括柔性衬底、设于所述柔性衬底之上的薄膜晶体管层；
其中，所述柔性衬底与所述薄膜晶体管层之间设置有带正电的第一半导体层。
2.如权利要求1所述的显示面板，其特征在于，所述显示面板还包括设于所述柔性衬底之上的阻挡层、设于所述阻挡层之上的第一缓冲层，其中，所述第一半导体层设于所述阻挡层和所述第一缓冲层之间。
3.如权利要求1所述的显示面板，其特征在于，所述显示面板还包括设于所述柔性衬底之上的阻挡层、设于所述阻挡层之上的第一缓冲层、设于所述第一缓冲层之上的第二缓冲层，其中，所述第一半导体层设于所述第一缓冲层和所述第二缓冲层之间。
4.如权利要求3所述的显示面板，其特征在于，所述显示面板还包括第二半导体层，所述第二半导体层设于所述阻挡层和所述第一缓冲层之间。
5.如权利要求4所述的显示面板，其特征在于，所述第二半导体层带正电。
6.如权利要求2或3所述的显示面板，其特征在于，所述显示面板还包括电源线，所述第一半导体层通过第一过孔与所述电源线电连接。
7.如权利要求1所述的显示面板，其特征在于，所述薄膜晶体管层为P型金属氧化物半导体晶体管层。
8.如权利要求7所述的显示面板，其特征在于，所述第一半导体层为P型半导体层。
9.如权利要求8所述的显示面板，其特征在于，所述P型半导体层掺杂有硼离子。
10.一种显示装置，其特征在于，包括如权利要求1至9任一项所述的显示面板。
CN202110127089.8A 2021-01-29 2021-01-29 显示面板及显示装置 Active CN112885849B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110127089.8A CN112885849B (zh) 2021-01-29 2021-01-29 显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110127089.8A CN112885849B (zh) 2021-01-29 2021-01-29 显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN112885849A CN112885849A (zh) 2021-06-01
CN112885849B true CN112885849B (zh) 2022-09-09

Family

ID=76053703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110127089.8A Active CN112885849B (zh) 2021-01-29 2021-01-29 显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN112885849B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374684A (zh) * 2014-08-30 2016-03-02 中芯国际集成电路制造(上海)有限公司 Pmos结构及其形成方法
CN109065632A (zh) * 2018-07-26 2018-12-21 惠科股份有限公司 薄膜晶体管及其制造方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638146A (zh) * 1999-08-31 2005-07-13 松下电器产业株式会社 耐高压的绝缘体上的硅型半导体器件
JP2007273919A (ja) * 2006-03-31 2007-10-18 Nec Corp 半導体装置及びその製造方法
TWI358832B (en) * 2007-02-26 2012-02-21 Au Optronics Corp Semiconductor device and manufacturing method ther
WO2009011310A1 (ja) * 2007-07-19 2009-01-22 Sharp Kabushiki Kaisha 表示装置及びその製造方法
CN102024702A (zh) * 2009-09-09 2011-04-20 中芯国际集成电路制造(上海)有限公司 改进半导体器件负偏压温度不稳定性的方法
KR102180037B1 (ko) * 2013-11-06 2020-11-18 삼성디스플레이 주식회사 가요성 표시 장치 및 그 제조 방법
CN106449404B (zh) * 2015-08-12 2019-05-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP2019062170A (ja) * 2017-09-28 2019-04-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374684A (zh) * 2014-08-30 2016-03-02 中芯国际集成电路制造(上海)有限公司 Pmos结构及其形成方法
CN109065632A (zh) * 2018-07-26 2018-12-21 惠科股份有限公司 薄膜晶体管及其制造方法、显示装置

Also Published As

Publication number Publication date
CN112885849A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN105633101A (zh) Tft阵列基板及其制造方法、显示装置
WO2017128557A1 (zh) 阵列基板及液晶显示装置
CN113327936B (zh) 阵列基板及其制备方法
US20050214997A1 (en) Method to form local "silicon-on-nothing" or "silicon-on-insulator" wafers with tensile-strained silicon
KR101236498B1 (ko) 전력 반도체장치
CN107275390A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN101236973B (zh) 半导体装置以及其制造方法
CN105789317A (zh) 薄膜晶体管器件及其制备方法
JP2802618B2 (ja) 薄膜トランジスタの製造方法
CN112885849B (zh) 显示面板及显示装置
CN104659109A (zh) 一种薄膜晶体管及其制作方法、阵列基板
US20130026569A1 (en) Methods and apparatus related to hot carrier injection reliability improvement
US20190244824A1 (en) Array substrate, method for fabricating the same, display panel and method for fabricating the same
CN103681823B (zh) 半导体装置
CN110972508B (zh) 薄膜晶体管及薄膜晶体管的制造方法
Zhang et al. Investigations on the gate-induced drain leakage current of polycrystalline-silicon thin-film transistor and its suppression with drain bias sweep
CN107768309B (zh) 混合型cmos器件及其制作方法
CN109449086B (zh) 薄膜晶体管及其制备方法、显示器设备
JP2010245484A (ja) Ｍｏｓトランジスタおよび該ｍｏｓトランジスタを内蔵した半導体装置ならびに該半導体装置を用いた電子機器
JP2899959B2 (ja) 薄膜トランジスタの製造方法
CN115280500B (zh) 显示基板及其制作方法、显示装置
Ma et al. Impacts of ammonia gas plasma surface treatment on polycrystalline-silicon junctionless thin-film transistor
KR100201779B1 (ko) 반도체 장치 및 그 제조방법
KR100540885B1 (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant