CN112635564A - 一种基于柔性衬底的soi基ldmos器件及其制作方法 - Google Patents

Abstract

本发明公开了一种基于柔性衬底的SOI基LDMOS器件及其制作方法，旨在进一步优化击穿电压与比导通电阻的矛盾关系从而优化器件性能，并可应用于柔性电子系统。该器件通过将性能较优异的功率器件SOI LDMOS与柔性衬底结合，采用带有SOI基的P型硅衬底材料，在SOI基上的外延层通过掺杂形成漂移区和基区；在基区左端刻蚀并积淀表面电极，该表面电极从器件表面沿纵向依次穿过基区、SOI基，深入到P型硅层上部；在漂移区中间区域表面形成以介质材料填平的氧化槽。本发明将功率器件SOI LDMOS与柔性衬底结合，不仅实现了传统无机半导体功率器件与柔性电子领域新的突破与创新，还能弥补柔性有机材料电子性能较差的缺陷。

Description

一种基于柔性衬底的SOI基LDMOS器件及其制作方法

技术领域

本发明涉及柔性电子系统领域，具体涉及一种基于柔性衬底的SOI(Silicon-On-Insulator)基横向双扩散金属氧化物半导体场效应管及其制作方法。

背景技术

传统无机半导体中可以作为开关功率器件应用于集成电路中的器件之一有SOI(Silicon-On-Insulator)基横向双扩散金属氧化物半导体场效应管(Lateral Double-diffused MOSFET，简称LDMOS)，该功率器件具有速度快、集成度高、功耗小等优点，能够应用于高频高压集成电路中。

随着传统无机半导体行业的迅猛发展，其材料、器件和工艺也随之高速发展。其中，无机材料的电子性能的发展逐渐接近极限，继续提高性能、减小尺寸、降低成本等都变得比较困难；并且单位面积上基于无机半导体材料的器件数量不可能按照摩尔定律无限增长，小尺寸下器件性能将面临诸多问题，如量子隧穿效应引起的电流泄露等；同时，无机半导体材料来源有限，工艺复杂，成本较高。

近年来，工艺简单、成本低的柔性有机半导体材料及其器件开始被发现并逐渐成为新的研究热点。有机材料及其器件可以实现硅等无机半导体的信息显示、传感、存储、光电转换等功能，不但可以对无机半导体器件起到补充及扩展作用，在未来的柔性电子系统的发展中也将有无限的潜力。就目前工业发展来看，柔性电子材料及其器件的主要发展方向不是高度集成，而是在简单电路中取代无机晶体管，从而在柔性电子系统中实现潜在的应用价值。因此，目前柔性电子系统领域关于开关功率器件、集成电路等领域的研究还比较空白。

柔性有机半导体材料的数量及其功能可以通过化学合成与修饰等手段获得，也比较容易满足不同的功能需求；并且有机材料及其器件的工艺都相对简单，成本较低。目前，关于柔性材料性能发展已经有很大突破，比如基于刚性衬底的有机材料迁移率已经能破百；但是，有机材料在基于表面粗糙度较高的柔性衬底时迁移率还比较低。

发明内容

本发明的目的是提出一种新的横向双扩散金属氧化物半导体场效应管，进一步优化击穿电压与比导通电阻的矛盾关系从而优化器件性能，并可应用于柔性电子系统。

本发明的技术方案如下：

一种基于柔性衬底的SOI基横向双扩散金属氧化物半导体场效应管，包括：

柔性材料的衬底；

位于衬底表面的P型硅层；

位于P型硅层表面的SOI基；

在SOI基上的外延层形成的基区和漂移区，分别相对处于左、右两侧；

在基区上部形成的源区，由P⁺区和N⁺区构成，所述P⁺区和N⁺区分别相对处于左、右两侧；

位于源区表面中间位置的源电极；

位于P⁺区左侧的表面电极，其从器件表面沿纵向依次穿过基区、SOI基，深入到P型硅层上部；表面电极与源电极共接；

位于N⁺区右侧的基区表面的栅氧化层以及栅电极；

位于漂移区中间区域表面的以绝缘介质材料填平的氧化槽；

位于漂移区右端表面的漏区；

位于漏区表面的漏电极。

柔性衬底材料，可根据应用于光电、非光电等不同场合选取透明、非透明、耐高温等不同特性的柔性材料；柔性衬底材料的厚度可以根据应用场合和性能要求合理设置。SOI基作为该器件体内埋氧层；P型硅层和SOI基可根据不同场合和不同性能要求选取不同掺杂浓度与厚度，其中P型硅层的厚度在该器件应用于柔性电子系统中时应尽量薄，SOI基厚度可根据器件性能、弯曲直径、弯曲次数等需求折中取值。漂移区上部中间区域的槽型氧化区可根据不同需求(主要是击穿电压等性能要求)合理选取不同长宽组合。

在以上方案的基础上，本发明还进一步作了如下优化：

柔性衬底可以是PDMS、PET、PI、PEN等柔性材料。柔性衬底材料的厚度可以根据应用场合和性能要求合理设置，典型值为200～500μm。

表面电极为P+多晶硅材料。

P型硅层的掺杂浓度的典型值为1×10¹³cm^-3～1×10¹⁵cm^-3。

漂移区掺杂浓度的典型值为1×10¹⁵cm^-3～1×10¹⁷cm^-3。

基区掺杂浓度的典型值为1×10¹⁵cm^-3～5×10¹⁷cm^-3。

P型硅层的厚度在该器件应用于柔性电子系统中时应尽量薄，典型值为2～10μm；SOI基厚度可根据器件性能、弯曲直径、弯曲次数等需求折中取值，典型值为1～3μm；漂移区和基区厚度的典型值为1～2μm。

表面电极厚度大于基区和SOI基厚度之和，表面电极深入P型硅层上部0～1μm。

表面电极的宽度的典型值为1μm。

漂移区内氧化槽长度和宽度随击穿电压等性能要求合理设置，其长度不应超过漂移区长度，其深度不应超过漂移区厚度。建议氧化槽的左端距离基区1～3μm，右端距离漏区0～3μm，氧化槽的深度为漂移区厚度的20％～60％。

一种制作上述基于柔性衬底的SOI基横向双扩散金属氧化物半导体场效应管的方法，包括以下步骤：

1)选取合适的带有SOI基的P型硅衬底材料；

2)在SOI基上的外延层上通过掺杂形成漂移区和基区；

3)在漂移区内通过刻蚀形成沟槽；

4)在沟槽内长二氧化硅作为漂移区内氧化槽；

5)在基区右端长一层二氧化硅作为栅介质材料；

6)在基区左端通过刻蚀，穿过基区和SOI基形成一个能延伸到P型衬底表面的沟槽；

7)在沟槽内长P⁺多晶硅作为表面电极；

8)在漂移区和基区通过掺杂形成源区和漏区；

9)在源区表面中间部位生长一层金属材料作为源电极，在漏区表面生长一层金属材料作为漏电极；

10)在栅介质材料上长一层多晶硅或金属材料做栅电极；

11)将加工完成的SOI LDMOS通过金刚石研磨衬底和转印等工艺与柔性衬底结合。

本发明技术方案的有益效果如下：

若单纯将SOI(Silicon-On-Insulator)基横向双扩散金属氧化物半导体场效应管(简称SOI LDMOS)与绝缘的柔性衬底结合，其原本的P型硅衬底就会浮空，进而缺失衬底电极和原本具有的降低表面电场(Reduced Surface Field，简称RESURF)技术，其纵向电场会消失，电场分布和击穿电压性能会有所降低。为此，本发明还增加表面电极和漂移区氧化槽结构，缓解了缺失衬底电极带来的缺失纵向电场和击穿电压降低等不良影响，并在优化横纵向电场的同时将器件的击穿点从表面转移到体内，有效提高该结构的整体性能。

该结构通过将功率器件SOI LDMOS与柔性衬底结合，不仅实现了传统无机半导体功率器件与柔性电子领域新的突破与创新，还能弥补柔性有机材料电子性能较差的缺陷。同时还能拓展柔性电子系统诸如工艺、电路等新的研究领域。

附图说明

图1是本发明一个实施例的结构示意图。

图2是衬底厚度t_sub＝15μm，漂移区长度L_D＝4μm的SOI LDMOS电场分布图，其中(a)为表面电场分布图，(b)为纵向电场分布图。

图3是衬底厚度t_sub＝15μm，漂移区长度L_D＝4μm的SOI LDMOS的击穿特性图，其中(a)为仿真结果图，(b)为实验结果图。

图4是几种SOI LDMOS电场分布对比图，其中(a)为表面电场分布图，(b)为纵向电场分布图。

图5是几种SOI LDMOS击穿特性对比图。

附图标号说明：

1-柔性材料的衬底；2-P型硅层；3-SOI基；4-漂移区；5-漏区；6-漏电极；7-氧化槽；8-栅介质层；9-栅电极；10-源电极；11-N⁺区、12-P⁺区，整体构成源区；13-基区；14-表面电极。

具体实施方式

以下结合附图，通过实施例进一步详述本发明。

如图1所示，一种应用于柔性电子系统的SOI(Silicon-On-Insulator)基横向双扩散金属氧化物半导体场效应管(LDMOS)，其结构为：

柔性材料的衬底1；可采用PDMS、PET、PI、PEN等柔性材料，该柔性材料的衬底厚度为200～500μm；

位于衬底表面的P型硅层2，厚度为2～10μm；

位于P型硅层表面的SOI基3，厚度为1～3μm；

在SOI基上的外延层形成的基区13和漂移区4，分别相对处于左、右两侧，厚度为1～2μm；

在基区上部形成的源区，由P⁺区12和N⁺区11构成，所述P⁺区12和N⁺区11分别相对处于左、右两侧；

位于源区表面中间位置的源电极10；

位于P⁺区12左侧的表面电极14，为P+多晶硅材料，表面电极14从器件表面沿纵向依次穿过基区13、SOI基3，深入P型硅层2上部0～1μm；表面电极14的宽度为1μm；

位于N⁺区11右侧的基区13表面的栅氧化层8以及栅电极9；

位于漂移区4中间区域表面的以二氧化硅填平的氧化槽7(槽型氧化区)；氧化槽7的左端距离基区1～3μm，右端距离漏区0～3μm，氧化槽的深度为漂移区厚度的20％～60％；

位于漂移区4右端表面的漏区5(采用N+材料)；

位于漏区表面的漏电极6。

该器件具体可以通过以下步骤制备：

1)选取合适的带有SOI基的P型硅衬底材料，该层典型掺杂浓度为1×10¹³cm^-3～1×10¹⁵cm^-3，厚度可以根据具体需求合理设置；作为埋氧层的SOI基，其厚度可以根据击穿电压、弯曲直径和弯曲次数等需求合理设置；

2)在SOI基上的外延层通过掺杂形成漂移区和基区，其中漂移区的典型掺杂浓度为1×10¹⁵cm^-3～1×10¹⁷cm^-3，基区的典型掺杂浓度为1×10¹⁵cm^-3～5×10¹⁷cm^-3，其厚度可以根据需求合理设置；

3)在漂移区内通过刻蚀形成沟槽，沟槽的宽度和深度会影响击穿电压、比导通电阻等性能，可以根据需求合理设置；

4)在沟槽内生长二氧化硅作为漂移区内氧化槽；

5)在基区右端生长一层二氧化硅作为栅介质材料；

6)在基区左端通过刻蚀，穿过基区和SOI基形成一个能延伸到P型衬底表面的沟槽；

7)在沟槽内长P+多晶硅作为表面电极；

8)在漂移区和基区通过掺杂形成源区和漏区；

9)在源区表面中间部位生长一层金属材料作为源电极，在漏区表面生长一层金属材料作为漏电极；

10)在栅介质材料上长一层多晶硅或金属材料做栅电极；

11)将加工完成的SOI LDMOS通过金刚石研磨衬底和转印等合适的工艺与柔性衬底结合。

本实施例的基于柔性衬底的SOI(Silicon-On-Insulator)基横向双扩散金属氧化物半导体场效应管，将传统无机半导体中的具有降低表面电场技术的功率器件SOI LDMOS与柔性衬底结合从而能够应用于柔性电子系统，还通过增加表面电极和漂移区的氧化槽来缓解因为衬底浮空引起的缺失衬底电极和降低表面电场(Reduced Surface Field，简称RESURF)技术的影响，同时达到优化横纵向电场的目的来提高该器件的击穿电压等性能。

以下进一步通过仿真和实验数据来说明本实施例的有益效果。

图2是衬底厚度t_sub＝15μm，漂移区长度L_D＝4μm的SOI LDMOS电场分布图，其中(a)为表面电场分布图，(b)为纵向电场分布图。

图3是衬底厚度t_sub＝15μm，漂移区长度L_D＝4μm的SOI LDMOS的击穿特性图，其中(a)为仿真结果图(常规结构BV＝87.28V，衬底浮空BV＝72.18V)；(b)为实验结果图(常规结构BV＝80V，衬底浮空BV＝68V)。

从图2的仿真结果可以看出，常规SOI LDMOS与柔性衬底结合后，其衬底会浮空，进而缺失衬底电极和纵向电场，使得原本具有的RESURF技术消失，并且器件的表面电场和纵向电场均变差；同时，从图3的仿真及实验结果可以看出，仿真中常规SOI LDMOS衬底浮空后击穿电压会降低17.36％，而实验观察击穿电压会下降15％，仿真结果和实验结果基本吻合。

图4和图5为常规SOI LDMOS、衬底浮空SOI LDMOS、衬底浮空且增加表面电极SOILDMOS和衬底浮空且增加表面电极和漂移区氧化槽SOI LDMOS这四种器件的表面电场、纵向电场和击穿电压的仿真曲线图。

图4中，(a)为表面电场分布图，(b)为纵向电场分布图。图5中，常规结构BV＝87.28V、衬底浮空BV＝72.13V、表面电极BV＝87.28V、漂移区氧化槽BV＝137.5V。

从图4可以看出，表面电极与源电极共接，从而重新给P型硅层电压，使之与漂移区产生电压降以达到电场调制的的作用，衬底浮空的SOI LDMOS就能重拾RESURF技术，器件的电场分布得到提升。从图5中可以看出，当底浮空SOI LDMOS增加表面电极后，击穿电压就会提升至常规SOI LDMOS击穿电压。再增加漂移区氧化槽后，击穿电压会相比于常规SOILDMOS提升57.54％。因此，本实施例缓解了常规SOI LDMOS应用于柔性电子领域后电场分布、击穿电压变差的不良影响。

当然，本发明中的SOI LDMOS也可以为P沟道，其结构与N沟道SOI LDMOS等同，在此不再赘述。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干调整，这些调整后的方案显然也落入本发明的保护范围。

Claims (10)

1.一种基于柔性衬底的SOI基LDMOS器件，其特征在于，包括：

柔性材料的衬底(1)；

位于衬底表面的P型硅层(2)；

位于P型硅层表面的SOI基(3)；

在SOI基上的外延层形成的基区(13)和漂移区(4)，分别相对处于左、右两侧；

在基区上部形成的源区，由P⁺区(12)和N⁺区(11)构成，所述P⁺区(12)和N⁺区(11)分别相对处于左、右两侧；

位于源区表面中间位置的源电极(10)；

位于P⁺区(12)左侧的表面电极(14)，其从器件表面沿纵向依次穿过基区(13)、SOI基(3)，深入到P型硅层(2)上部；所述表面电极(14)与源电极(10)共接；

位于N⁺区(11)右侧的基区(13)表面的栅氧化层(8)以及栅电极(9)；

位于漂移区(4)中间区域表面的以绝缘介质材料填平的氧化槽(7)；

位于漂移区(4)右端表面的漏区(5)；

位于漏区表面的漏电极(6)。

2.根据权利要求1所述的基于柔性衬底的SOI基LDMOS器件，其特征在于：所述柔性材料的衬底(1)采用PDMS、PET、PI或PEN材料。

3.根据权利要求1所述的基于柔性衬底的SOI基LDMOS器件，其特征在于：所述表面电极(14)采用P⁺多晶硅材料。

4.根据权利要求1所述的基于柔性衬底的SOI基LDMOS器件，其特征在于：所述P型硅层(2)的掺杂浓度为1×10¹³cm^-3～1×10¹⁵cm^-3。

5.根据权利要求1所述的基于柔性衬底的SOI基LDMOS器件，其特征在于：所述漂移区(4)的掺杂浓度为1×10¹⁵cm^-3～1×10¹⁷cm^-3；所述基区(13)的掺杂浓度为1×10¹⁵cm^-3～5×10¹⁷cm^-3。

6.根据权利要求1所述的基于柔性衬底的SOI基LDMOS器件，其特征在于：所述基区(13)和漂移区(4)的厚度均为1～2μm，SOI基(3)的厚度为1～3μm，P型硅层(2)的厚度为2～10μm。

7.根据权利要求1所述的基于柔性衬底的SOI基LDMOS器件，其特征在于：所述表面电极(14)深入P型硅层(2)上部0～1μm。

8.根据权利要求1或7所述的基于柔性衬底的SOI基LDMOS器件，其特征在于：所述表面电极(14)的宽度为1μm。

9.根据权利要求1所述的基于柔性衬底的SOI基LDMOS器件，其特征在于：所述氧化槽(7)的长度不超过漂移区(4)长度，其左端距离基区1～3μm，右端距离漏区0～3μm；氧化槽(7)的深度不超过漂移区(4)厚度，为漂移区(4)厚度的20％～60％。

10.一种制作权利要求1所述的基于柔性衬底的SOI基LDMOS器件的方法，其特征在于，包括以下步骤：

1)选取带有SOI基的P型硅衬底材料，其中P型硅衬底材料位于SOI基背面；

2)在SOI基上的外延层通过掺杂形成漂移区(4)和基区(13)；

3)在漂移区(4)内通过刻蚀形成沟槽；

4)在沟槽内填平二氧化硅形成氧化槽(7)；

5)在基区右端生长一层二氧化硅形成栅氧化层(8)；

6)在基区左端通过刻蚀，穿过基区和SOI基形成一个能延伸到P型硅层上部的沟槽；

7)在沟槽内生长P⁺多晶硅作为表面电极(14)；

8)在漂移区和基区通过掺杂形成源区(11、12)和漏区(5)；

9)在源区表面中间位置生长一层金属材料作为源电极(10)，在漏区表面生长一层金属材料作为漏电极(6)；

10)在栅氧化层(8)上生长一层多晶硅或金属材料的栅电极(9)，得到SOI基LDMOS；

11)将加工完成的SOI基LDMOS通过金刚石研磨P型硅层(2)和转印工艺与柔性材料的衬底(1)结合。

Images