[go: up one dir, main page]

CN112242120B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN112242120B
CN112242120B CN202010672870.9A CN202010672870A CN112242120B CN 112242120 B CN112242120 B CN 112242120B CN 202010672870 A CN202010672870 A CN 202010672870A CN 112242120 B CN112242120 B CN 112242120B
Authority
CN
China
Prior art keywords
layer
active layer
conductive
oxide
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010672870.9A
Other languages
English (en)
Other versions
CN112242120A (zh
Inventor
朴晙晳
具素英
金明花
金亿洙
金兑相
金亨俊
文然建
朴根彻
林俊亨
全景辰
崔惠临
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112242120A publication Critical patent/CN112242120A/zh
Application granted granted Critical
Publication of CN112242120B publication Critical patent/CN112242120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了显示装置。显示装置包括连接到扫描线和与扫描线相交的数据线的像素，其中，像素包括发光元件、配置成根据从数据线接收到的数据电压来控制供给到发光元件的驱动电流的驱动晶体管以及配置成根据施加到扫描线的扫描信号来将数据线的数据电压施加到驱动晶体管的第一开关晶体管，其中，驱动晶体管包括具有氧化物半导体的第一有源层以及位于第一有源层上并且包括氧化物半导体的第一氧化物层，以及其中，第一开关晶体管包括位于第一有源层上并且包括与第一氧化物层相同的氧化物半导体的第二有源层。

Description

显示装置
相关申请的交叉引用
本申请要求于2019年7月17日提交到韩国知识产权局的第10-2019-0086408号韩国专利申请的优先权和权益，并且该韩国专利申请的公开内容通过引用以其整体地并入本文。
技术领域
本发明涉及显示装置和显示装置的制造方法，并且更具体地，涉及包括具有氧化物层的薄膜晶体管的显示装置。
背景技术
随着多媒体的发展，显示装置的重要性已经增加。相应地，已使用各类型的显示装置，诸如有机发光显示器(OLED)和液晶显示器(LCD)。
用于显示图像的显示装置包括诸如有机发光显示面板或液晶显示面板的显示面板。在显示面板之中，有机发光显示面板包括诸如发光二极管(LED)的有机发光元件。发光二极管(LED)包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机发光二极管。
这种显示装置包括显示面板、栅极驱动电路、数据驱动电路和时序控制器。显示面板包括数据线、栅极线和形成在数据线与栅极线的相交处的像素。当栅极信号供给到栅极线时，多个像素中的每个通过使用薄层晶体管作为开关元件来从数据线接收数据电压。多个像素中的每个发射具有根据数据电压的亮度(例如，设定或预定亮度)的光。
近来，已市售能够以超高清晰度(UHD)的高分辨率显示图像的显示装置，并且已开发能够以8K超高清晰度(8K UHD)的高分辨率显示图像的显示装置。UHD指示3840x 2160的分辨率，并且8K UHD指示7680x 4320的分辨率。
在高分辨率显示装置的情况下，随着像素的数量增加，多个像素中的每个的驱动电流可减小。因此，可减小多个像素中的每个的驱动晶体管的驱动电压范围。
在本背景技术部分中所公开的上述信息仅用于增强背景的理解，并因此本背景技术部分中讨论的信息并不必须构成现有技术。
发明内容
本发明的一方面在于提供包括驱动晶体管和开关晶体管的显示装置，其中，驱动晶体管包括具有氧化物半导体的氧化物层，并且开关晶体管包括具有与氧化物层相同的氧化物半导体的有源层。
然而，本发明的各方面不限于本文中所记载的这一个。通过参照下面给出的本发明的详细描述，本发明的上述和其它方面将对于本发明所属技术领域的普通技术人员中的一员变得更加显而易见。
根据本公开的一些示例性实施方式，显示装置包括连接到扫描线和与扫描线相交的数据线的像素，其中，像素包括发光元件、根据从数据线接收到的数据电压来控制供给到发光元件的驱动电流的驱动晶体管以及根据施加到扫描线的扫描信号来将数据线的数据电压施加到驱动晶体管的第一开关晶体管，驱动晶体管包括具有氧化物半导体的第一有源层以及位于第一有源层上并且包括氧化物半导体的第一氧化物层，并且第一开关晶体管包括位于第一有源层上并且包括与第一氧化物层相同的氧化物半导体的第二有源层。
根据一些示例性实施方式，第一有源层的氧化物半导体可包括铟(In)、镓(Ga)、锌(Zn)、锡(Sn)和铪(Hf)中的至少一种。
根据一些示例性实施方式，第一氧化物层和第二有源层中的每个的氧化物半导体可包括铟(In)、镓(Ga)、锌(Zn)、锡(Sn)和铪(Hf)中的至少一种。
根据一些示例性实施方式，驱动晶体管可包括位于第一有源层上的第一栅极绝缘层以及位于第一栅极绝缘层上并且与第一有源层重叠的第一栅电极，并且第一氧化物层可位于第一栅电极与第一栅极绝缘层之间。
根据一些示例性实施方式，第一有源层可包括第一导电区、第二导电区以及位于第一导电区与第二导电区之间的沟道区，并且第一氧化物层的至少一部分可与第一有源层的沟道区重叠。
根据一些示例性实施方式，驱动晶体管可包括通过穿透第一有源层上的层间绝缘层的第一接触孔与第一导电区接触的第一源电极以及通过穿透层间绝缘层的第二接触孔与第二导电区接触的第一漏电极。
根据一些示例性实施方式，第二有源层可位于第一栅极绝缘层上，第一开关晶体管包括位于第二有源层下方的第二栅电极，并且第二有源层的宽度可大于第二栅电极的宽度。
根据一些示例性实施方式，第一开关晶体管可包括与第二有源层的一侧接触的第二源电极以及与第二有源层的另一侧接触的第二漏电极。
根据一些示例性实施方式，第一开关晶体管可包括通过穿透第二有源层上的层间绝缘层的第四接触孔与第二源电极接触的第一导电图案以及通过穿透层间绝缘层的第五接触孔与第二漏电极接触的第二导电图案。
根据一些示例性实施方式，显示装置还可包括将扫描信号输出到扫描线的扫描驱动器，其中，扫描驱动器可包括第二开关晶体管，而第二开关晶体管包括包含氧化物半导体的第三有源层和位于第三有源层下方的第三栅电极。
根据一些示例性实施方式，扫描驱动器可包括第三开关晶体管，而第三开关晶体管包括包含氧化物半导体的第四有源层和位于第四有源层上的第四栅电极。
根据本公开的一些示例性实施方式，显示装置包括具有显示区域和非显示区域的衬底、位于衬底上并且包括位于显示区域中的阻光层的第一导电层、位于第一导电层上并且覆盖阻光层的缓冲层、位于缓冲层上并且包括氧化物半导体以及包括位于显示区域中的有源层的第一半导体层、位于第一半导体层上并且覆盖有源层的栅极绝缘层、位于栅极绝缘层上并且包括氧化物半导体以及包括位于显示区域中的氧化物层的第二半导体层、位于第二半导体层上并且包括栅电极的第二导电层、位于第二导电层上并且覆盖栅电极的层间绝缘层以及位于层间绝缘层上并且包括源电极和漏电极的第三导电层。
根据一些示例性实施方式，第一半导体层和第二半导体层中的每个可包括铟(In)、镓(Ga)、锌(Zn)、锡(Sn)和铪(Hf)中的至少一种。
根据一些示例性实施方式，第一半导体层可包括位于阻光层上的第一有源层，第二导电层可包括位于第一有源层上的第一栅电极，并且氧化物层可包括位于第一有源层与第一栅电极之间的第一氧化物层。
根据一些示例性实施方式，第三导电层可包括通过穿透层间绝缘层以暴露第一有源层的一侧的第一接触孔与第一有源层的一侧接触的第一源电极以及通过穿透层间绝缘层以暴露第一有源层的另一侧的第二接触孔与第一有源层的另一侧接触的第一漏电极。
根据一些示例性实施方式，第一源电极可通过穿透层间绝缘层和缓冲层以暴露阻光层的一部分的第三接触孔与阻光层接触。
根据一些示例性实施方式，第一导电层还可包括第二栅电极，并且第二半导体层还可包括位于第二栅电极上的第二有源层。
根据一些示例性实施方式，第二导电层还可包括与第二有源层的一侧接触的第二源电极以及与第二有源层的另一侧接触的第二漏电极。
根据一些示例性实施方式，第三导电层还可包括通过穿透层间绝缘层以暴露第二源电极的一部分的第四接触孔与第二源电极接触的第一导电图案以及通过穿透层间绝缘层以暴露第二漏电极的一部分的第五接触孔与第二漏电极接触的第二导电图案。
根据一些示例性实施方式，第一导电层还可包括位于非显示区域中的第三栅电极，第二半导体层还可包括位于第三栅电极上的第三有源层，并且第二导电层还可包括与第三有源层的一侧接触的第三源电极和与第三有源层的另一侧接触的第三漏电极。
附图说明
通过参照附图对本发明的一些示例性实施方式的各方面进行更加详细的描述，本发明的上述和其它方面和特征将变得更加显而易见，在附图中：
图1是根据一些示例性实施方式的显示装置的透视图；
图2是根据一些示例性实施方式的显示装置的示意性平面图；
图3是图2的一个像素的电路图；
图4是图2的一个像素的电路图；
图5是根据一些示例性实施方式的驱动晶体管的平面图；
图6是根据一些示例性实施方式的第一开关晶体管的平面图；
图7是沿图5的线I-I'和图6的线II-II'截取的剖面图；
图8是根据一些示例性实施方式的第二开关晶体管的示意性剖面图；
图9至图22是示出根据一些示例性实施方式的制造显示装置的工艺的剖面图；
图23是根据一些示例性实施方式的第一开关晶体管的平面图；
图24是沿图5的线I-I'和图23的线II-II'截取的剖面图；
图25和图26是示出制造图24的显示装置的工艺的一部分的剖面图；以及
图27和图28是根据一些示例性实施方式的第二开关晶体管的剖面图。
具体实施方式
现在在下文中将参照示出了本发明的示例性实施方式的附图对本发明进行更加全面的描述。然而，本发明可以不同的形式实施，并且不应被解释为局限于本文中所记载的实施方式。相反，提供这些实施方式以使得本公开将是彻底和完整的，并且将向本领域技术人员全面地传达本发明的范围。
也将理解，当层被称为在另一层或衬底“上”时，该层可直接在另一层或衬底上，或者也可存在有中间层。在整个说明书中，相同的附图标记指示相同的部件。
将理解，虽然“第一”、“第二”等的术语可在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不背离本发明的教导的情况下，下面讨论的第一元件可被称为“第二”元件。相似地，第二元件也可称为第一元件。
在下文中，将参照附图对本发明的实施方式进行描述。
图1是根据一些示例性实施方式的显示装置1的透视图。
参照图1，显示装置1显示运动图像或静止图像。显示装置1可指示提供显示屏的任何电子装置。例如，显示装置1可用在电视机、笔记本电脑、监视器、广告牌、物联网、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航仪、游戏机、数码相机和便携式摄像机等中。
显示装置1包括用于提供显示屏的显示面板。显示面板的实例可包括LED显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下文中，对LED显示面板用作显示面板的实施方式进行描述，但是根据本发明的实施方式不限于此。只要相同的技术想法为适用的，任何适当的显示面板均可用作显示面板。
显示装置1的形状可进行各种修改。例如，显示装置1可具有诸如具有长横向边的矩形、具有长纵向边的矩形、正方形、具有圆形的角(顶点)的矩形、另一种多边形或圆形的形状。即，根据显示装置1的设计和功能，显示装置1可具有任何适当的形状。显示装置1的显示区域DA的形状也可与显示装置1的整体形状相似。图1示出了各自具有包含长横向边的矩形的形状的显示装置1和显示区域DA。
显示装置1可包括显示区域DA和非显示区域NDA。显示区域DA是显示图像的区域，并且非显示区域NDA是不显示图像的区域。显示区域DA可称为有效区域，并且非显示区域NDA可称为非有效区域。
显示区域DA可大体上占据显示装置1的中心。显示区域DA可包括多个像素PX。多个像素PX可以矩阵方向排列。在平面图中，多个像素PX中的每个可具有矩形形状或正方形形状，但是其形状不限于此。多个像素PX中的每个可具有每个边相对于第一方向DR1倾斜的菱形形状。
图2是根据一些示例性实施方式的显示装置1的示意性平面图。
参照图2，显示装置1包括显示面板10、集成驱动器20和扫描驱动器SDR。集成驱动器20可包括时序控制器和数据驱动器。
显示面板10可包括形成像素PX以显示图像的显示区域DA和为显示区域DA的外围区域的非显示区域NDA。当显示面板10包括弯曲部分时，显示区域DA可位于弯曲部分上。在这种情况下，即使在弯曲部分上也可看到显示面板10的图像。
像素PX以及扫描线SCL、数据线DTL和电源线可排列在显示区域DA中。多个扫描线SCL可形成或排列为沿着第一方向DR1彼此平行地延伸，多个数据线DTL可形成或排列为沿着与第一方向DR1相交的第二方向DR2彼此平行地延伸。多个像素PX中的每个可连接到多个扫描线SCL中的至少一个和多个数据线DTL中的至少一个。
多个像素PX中的每个可包括驱动晶体管、至少一个开关晶体管、发光元件和电容器。当从扫描线SCL将扫描信号施加到开关晶体管时，开关晶体管被导通，并且因此数据线DTL的数据电压可施加到驱动晶体管的栅电极。驱动晶体管可根据施加到栅电极的数据电压而被导通，以使得驱动电流供给到用于发射光的发光元件。驱动晶体管和至少一个开关晶体管可为薄膜晶体管。发光元件可根据驱动晶体管的驱动电流来发射光。发光元件可为包括第一电极、有机发光层和第二电极的有机发光二极管。电容器可用于以恒定电平维持施加到驱动晶体管的栅电极的数据电压。
非显示区域NDA可限定为从显示区域DA的外部到显示面板10的边缘的区域。即，显示区域DA可不位于非显示区域NDA内，并且非显示区域NDA可为显示区域DA的覆盖区域以外的区域。非显示区域NDA可设置有用于将扫描信号供给到扫描线SCL的扫描驱动器SDR和连接在数据线DTL与路由线RL之间的数据电压分配电路DMUX。此外，非显示区域NDA可设置有电连接到集成驱动器20的焊盘DP。在这种情况下，集成驱动器20和焊盘DP可位于显示面板10的一个侧边缘处。
集成驱动器20连接到焊盘DP以接收数字视频数据和时序信号。集成驱动器20可将数字视频数据转换成模拟正/负数据电压，并且通过路由线RL和数据电压分配电路DMUX将模拟正/负数据电压供给到数据线DTL。此外，集成驱动器20通过扫描控制线SL生成并供给用于控制扫描驱动器SDR的扫描控制信号。待供给数据电压的像素PX通过扫描驱动器SDR的扫描信号来选择，并且数据电压供给到经选择的像素PX。此外，集成驱动器20可将电源电压供给到电源线。
集成驱动器20可形成为集成电路(IC)，并且在焊盘区域中通过玻璃上芯片(COG)方法、塑料上芯片(COP)方法或超声波结合方法安装在显示面板10上。然而，根据本发明的实施方式不限于此。例如，集成驱动器20可安装在单独的电路板上。
焊盘DP可电连接到集成驱动器20。根据一些实施方式，电路板可通过使用各向异性导电膜附接到焊盘DP上。因此，电路板的引线可电连接到焊盘DP。电路板可为柔性印刷电路板、印刷电路板或诸如膜上芯片的柔性膜。电路板可朝向显示面板10的下侧弯折。在这种情况下，电路板的一侧可附接到显示面板10的一个侧边缘，并且电路板的另一侧可位于显示面板10下方以连接到安装有主机系统的系统板。
扫描驱动器SDR可通过至少一个扫描控制线SL连接到集成驱动器20以接收扫描控制信号。扫描驱动器SDR可根据扫描控制信号来生成扫描信号，并且将扫描信号顺序地输出到扫描线SCL。尽管在图2中示出了扫描驱动器SDR形成在显示区域DA的一侧以外，例如，在非显示区域NDA的左侧处，但是根据本发明的实施方式不限于此。例如，扫描驱动器SDR可形成在显示区域DA的两侧以外，例如，在非显示区域NDA的左侧和右侧处。
数据电压分配电路DMUX可连接在路由线RL与数据线DTL之间。连接到数据电压分配电路DMUX的路由线RL的数量与连接到数据电压分配电路DMUX的数据线DTL的数量之比可为1：q(q为2或更大的整数)。数据电压分配电路DMUX可用于将施加到一个路由线RL的数据电压分配到多个数据线DTL。
电源电路可从施加自系统板的主电源生成用于驱动显示面板10的电压，并且将经生成的电压供给到显示面板10。例如，电源电路可从主电源生成用于驱动显示面板10的发光元件EL(图3中所示)的第一电源电压和第二电源电压，并且分别将第一电源电压和第二电源电压供给到显示面板10的第一电压线VDD(图3中所示)和第二电压线VSS(图3中所示)。电源电路可从主电源生成并供给用于驱动集成驱动器20和扫描驱动器SDR的驱动电压。
电源电路可形成为集成电路并且安装在电路板上，但是根据本发明的实施方式不限于此。例如，电源电路可形成为与集成驱动器20集成。
图3示出了图2的一个像素PX的示例性电路图。
参照图3，像素PX可包括驱动晶体管DRT、第一开关晶体管SCT、发光元件EL和电容器Cst。尽管在图3中示出了每个像素PX具有包括一个驱动晶体管DRT、一个第一开关晶体管SCT和一个电容器Cst的2T1C(2晶体管-1电容器)结构，但是根据本发明的实施方式不限于此。尽管在图3中示出了示例性像素PX的某些部件，但是根据一些示例性实施方式，每个像素PX可包括更多数量的晶体管和多个电容器。
驱动晶体管DRT和第一开关晶体管SCT中的每个可包括第一电极、第二电极和栅电极。第一电极和第二电极中的一个可为源电极，而其另一个可为漏电极。
驱动晶体管DRT和第一开关晶体管SCT中的每个可形成为薄膜晶体管。尽管在图3中示出了驱动晶体管DRT和第一开关晶体管SCT中的每个可形成为N型金属氧化物半导体场效应晶体管(MOSFET)，但是根据本发明的实施方式不限于此。驱动晶体管DRT和第一开关晶体管SCT中的每个也可形成为P型MOSFET。在这种情况下，可改变驱动晶体管DRT和第一开关晶体管SCT中的每个的源电极和漏电极的位置。在下文中，将对驱动晶体管DRT和第一开关晶体管SCT为N型MOSFET的情况进行描述。
驱动晶体管DRT可根据施加到栅电极的数据电压而被导通，以使得驱动电流供给到用于发射光的发光元件EL。即，驱动晶体管DRT可为驱动晶体管。驱动晶体管DRT的栅电极可连接到第一开关晶体管SCT的源电极，驱动晶体管DRT的源电极可连接到发光元件EL的第一电极，并且驱动晶体管DRT的漏电极可连接到施加第一电源电压的第一电压线VDD。
当从第k扫描线SCLk(k是正整数)施加扫描信号时，第一开关晶体管SCT被导通，并且因此第j数据线DTLj(j是正整数)的数据电压可施加到驱动晶体管DRT的栅电极。即，第一开关晶体管SCT可为开关晶体管。第一开关晶体管SCT的栅电极可连接到第k扫描线SCLk，第一开关晶体管SCT的源电极可连接到驱动晶体管DRT的栅电极，并且第一开关晶体管SCT的漏电极可连接到第j数据线DTLj。
电容器Cst可连接在驱动晶体管DRT的栅电极与源电极之间。因此，电容器Cst可用于维持施加到驱动晶体管DRT的栅电极的数据电压恒定。
发光元件EL可根据驱动晶体管DRT的驱动电流来发射光。发光元件EL可为包括第一电极、有机发光层和第二电极的有机发光二极管。发光元件EL的第一电极可连接到驱动晶体管DRT的源电极，并且第二电极可连接到施加比第一电源电压低的第二电源电压的第二电压线VSS。
图4示出了根据一些示例性实施方式的图2的一个像素PX的示例性电路图。
参照图4，像素PX可包括驱动晶体管DRT、第一开关晶体管SCT、感测晶体管SST、发光元件EL和电容器Cst。图4中示出了每个像素PX具有包括一个驱动晶体管DRT、一个第一开关晶体管SCT、一个感测晶体管SST和一个电容器Cst的3T1C(3晶体管-1电容器)结构。除了其还包括感测晶体管SST和基准线Vref以外，图4的电路图与图3的电路图相同。
图4的电路图还可包括补偿电路，而补偿电路包括感测晶体管SST和基准线Vref。补偿电路为附加地设置在每个像素PX中以对驱动晶体管DRT的阈值电压进行补偿的电路。
感测晶体管SST的源电极可连接在驱动晶体管DRT的源电极与发光元件EL的第一电极之间。感测晶体管SST的栅电极可连接到第k感测信号线SSLk，其漏电极可连接到基准线Vref，并且其源电极可连接到电容器Cst的一个端部。感测晶体管SST通过第k感测信号线SSLk的感测信号而导通，并且进行操作以将通过基准线Vref传输的基准电压供给到驱动晶体管DRT的源电极或者对驱动晶体管DRT的源电极的电压或电流进行感测。
基准线Vref可连接到扫描驱动器SDR。在这种情况下，扫描驱动器SDR可实时、在图像的非显示时段期间或者在N帧(N为1或更大的整数)期间对每个像素PX的驱动晶体管DRT的源电极进行感测，并且生成感测结果。与此同时，第一开关晶体管SCT和感测晶体管SST可同时被导通。在这种情况下，通过基准线Vref的感测操作和用于输出数据信号的数据输出操作根据扫描驱动器SDR的时分方法而彼此分离。
此外，根据感测结果的补偿目标可为数字数据信号、模拟数据信号或伽马信号。用于基于感测结果来生成补偿信号的补偿电路可实现在扫描驱动器SDR中、实现在时序控制器中或者实现为单独的电路。
然而，根据本发明的实施方式不限于此。图3和图4示出了具有2T1C结构的像素PX和具有3T1C结构的像素PX，但是每个像素PX可包括更多数量的晶体管或电容器。其一些详细描述可被省略。
在下文中，将对设置在每个像素PX中的晶体管的结构和布置进行描述。
图5是根据一些示例性实施方式的驱动晶体管DRT的平面图，图6是根据一些示例性实施方式的第一开关晶体管SCT的平面图，并且图7是沿图5的线I-I'和图6的线II-II'截取的剖面图。
参照图5至图7，显示面板10可包括多个导电层和多个半导体层。显示面板10可包括第一衬底110、缓冲层120、第一栅极绝缘层130、驱动晶体管DRT、第一开关晶体管SCT、第一层间绝缘层160、第一保护层170、第一平坦化层180、第一电极191、有机发光层192、第二电极193、像素限定膜195和封装层196。
根据一些示例性实施方式，显示装置1可包括具有栅电极形成在有源层上的顶栅结构的驱动晶体管DRT以及具有栅电极形成在有源层下方的底栅结构的第一开关晶体管SCT。驱动晶体管DRT还可包括位于栅电极与有源层之间的氧化物层，并且第一开关晶体管SCT可包括包含与驱动晶体管DRT的氧化物层相同的材料的有源层。第一开关晶体管SCT可具有有源层可位于与驱动晶体管DRT的氧化物层相同的层处并且栅电极可位于有源层下方的底栅结构。在下文中，将对驱动晶体管DRT和第一开关晶体管SCT进行更详细描述。
根据一些示例性实施方式，多个像素PX可位于显示装置1的显示区域DA中，并且多个像素PX中的每个可包括驱动晶体管DRT和第一开关晶体管SCT。多个像素PX中的每个的驱动晶体管DRT包括第一有源层350、第一氧化物层370、第一栅电极310、第一源电极330、第一漏电极340和第一阻光层360。像素PX的第一开关晶体管SCT包括第二栅电极410、第二有源层450、第二源电极430和第二漏电极440。
第一衬底110可提供形成驱动晶体管DRT和第一开关晶体管SCT的区域。第一衬底110可由塑料或玻璃制成。
第一导电层位于第一衬底110上。第一导电层包括驱动晶体管DRT的第一阻光层360和第一开关晶体管SCT的第二栅电极410。
第一阻光层360可位于第一衬底110上。第一阻光层360可阻挡光从第一衬底110入射在第一有源层350上。第一阻光层360可防止或减小当光从第一衬底110入射在第一有源层350上时流过第一有源层350的漏电流。在一个方向上测量的第一阻光层360的宽度可长于在该一个方向上测量的第一有源层350的宽度。然而，根据本发明的实施方式不限于此。第一阻光层360的宽度可短于第一有源层350的宽度，并且可长于第一有源层350的沟道区350c的宽度。第一阻光层360可具有由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种或其合金制成的单层结构或多层结构。
第二栅电极410位于第一衬底110上。第二栅电极410可在稍后将描述的缓冲层120和第一栅极绝缘层130介于其间的情况下与第二有源层450重叠。在一个方向上测量的第二栅电极410的宽度可短于在该一个方向上测量的第二有源层450的宽度。然而，根据本发明的实施方式不限于此。第二栅电极410的宽度范围不受特别限制，只要第二栅电极410具有足以与第二有源层450的沟道区重叠的宽度即可。第二栅电极410可具有由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种或其合金制成的单层结构或多层结构。如稍后将描述的，第一开关晶体管SCT可具有第二有源层450位于与驱动晶体管DRT的第一氧化物层370相同的层上并且第二栅电极410位于第二有源层450下方的底栅结构。
缓冲层120位于第一导电层上。缓冲层120可位于第一阻光层360和第二栅电极410上。缓冲层120可保护像素PX的驱动晶体管DRT和第一开关晶体管SCT免受穿过第一衬底110的湿气的影响。缓冲层120可由交替地堆叠的多个无机层形成。例如，缓冲层120可形成为具有氧化硅(SiOx)层、氮化硅(SiNx)层和氮氧化硅(SiON)层中的一个或多个无机层交替地堆叠的多层结构。
包括氧化物半导体的第一半导体层位于缓冲层120上。第一半导体层可包括驱动晶体管DRT的第一有源层350。
第一有源层350可位于缓冲层120上以与第一阻光层360重叠。根据一些示例性实施方式，第一有源层350可包括氧化物半导体。根据一些示例性实施方式，第一有源层350可包括包含铟(In)、镓(Ga)、锌(Zn)、锡(Sn)和铪(Hf)中的至少一种的氧化物。在一些实施方式中，第一有源层350可包括锡锌氧化物(TZO)、锡镓氧化物(TGO)、铟锡锌氧化物(ITZO)、铟锡镓氧化物(ITGO)或铟锡锌镓氧化物(ITZGO)。然而，根据本发明的实施方式不限于此。
驱动晶体管DRT可具有第一有源层350位于第一栅电极310下方的顶栅结构。每个像素PX的驱动晶体管DRT和第一开关晶体管SCT位于相同的第一衬底110上，但是具有不同的结构，以使得第一有源层350和第二有源层450可位于彼此不同的层上。根据一些示例性实施方式，驱动晶体管DRT的第一有源层350可位于第一开关晶体管SCT的第二有源层450下方。如稍后将描述的，第一氧化物层370可位于第一有源层350上，并且第一开关晶体管SCT的第二有源层450可位于与第一氧化物层370相同的层处。驱动晶体管DRT可具有第一栅电极310位于第一氧化物层370上并且第一有源层350位于第一氧化物层370下方的顶栅结构。相应地，驱动晶体管DRT的第一有源层350可位于第一开关晶体管SCT的第二有源层450定位的位置的下方。
与此同时，第一有源层350可包括第一导电区350a、第二导电区350b和沟道区350c。沟道区350c可位于第一导电区350a与第二导电区350b之间。稍后将描述的第一源电极330和第一漏电极340可分别与第一导电区350a和第二导电区350b接触。
第一栅极绝缘层130位于第一半导体层上。第一栅极绝缘层130位于第一有源层350和第二栅电极410上。第一栅极绝缘层130可直接位于第一有源层350上，或者可在缓冲层120介于其间的情况下位于第二栅电极410上。第一栅极绝缘层130可由诸如氧化硅(SiOx)层或氮化硅(SiNx)层的无机材料层形成，或者可形成为具有其堆叠结构。
与此同时，尽管在附图中示出了第一栅极绝缘层130仅位于第一栅电极310与第一有源层350之间以及第二有源层450下方，但是根据本发明的实施方式不限于此。即，第一栅极绝缘层130可形成在第一有源层350的上表面和侧表面上，并且也可整体地位于缓冲层120上。
包括氧化物半导体的第二半导体层可位于第一栅极绝缘层130上。根据一些示例性实施方式，第二半导体层可包括位于第一有源层350上的第一氧化物层370、位于第二栅电极410上的第二氧化物层以及第二有源层450。
驱动晶体管DRT可包括具有氧化物半导体的第一有源层350和第一氧化物层370。驱动晶体管DRT的第一氧化物层370可位于第一栅极绝缘层130上以与第一有源层350重叠。第一氧化物层370可定位成至少与第一有源层350的沟道区350c重叠，并且过量的氧(O)可注入到第一有源层350的沟道区350c中。在一个方向上测量的第一氧化物层370的宽度可短于在该一个方向上测量的第一有源层350的宽度，并且可长于第一有源层350的沟道区350c的宽度。尽管在附图中示出了第一氧化物层370的宽度与第一有源层350的沟道区350c的宽度基本上相同，但是根据本发明的实施方式不限于此。
氧化物半导体可在沉积工艺期间根据氧分压而部分地形成氧缺陷区。当绝缘层沉积在氧化物半导体上时，氢(H)可注入到氧缺陷区中，而这可能增加氧化物半导体的迁移率。氧缺陷区的数量可为大的，以使得驱动晶体管DRT的第一有源层350可具有高迁移率。然而，由于载流子数量的过度增加，大量的氧缺陷区可用作抑制驱动晶体管DRT的特性的因素。
氧化物层可起到将过量的氧(O)供给到另一相邻层(即，绝缘层)的氧供给层的作用。供给到绝缘层的过量的氧(O)可注入到氧化物半导体的沟道区中，并且渗透到氧缺陷区中的氢(H)可再次排放到绝缘层中。在这种情况下，可减少包括在氧化物半导体中的载流子的数量，并且可确保作为驱动晶体管DRT的特性。
根据一些示例性实施方式，驱动晶体管DRT可包括位于第一有源层350上的第一氧化物层370，并且第一有源层350具有高迁移率以及可改善驱动晶体管DRT的特性。此外，在包括第一氧化物层370的驱动晶体管DRT的驱动电压-驱动电流图表中，曲线的斜率可减小，并且可确保宽范围的驱动电压以驱动像素PX的发光元件EL。
第一氧化物层370可形成为至少与第一有源层350的沟道区350c重叠以将过量的氧(O)注入到第一有源层350的沟道区350c中。因为位于第一栅极绝缘层130上的第一氧化物层370具有比第一有源层350的沟道区350c的宽度大的宽度，因此第一氧化物层370可定位成与整个沟道区350c重叠。然而，根据本发明的实施方式不限于此。如附图中所示，第一氧化物层370的宽度可与第一有源层350的沟道区350c的宽度基本上相同。
根据一些示例性实施方式的第一氧化物层370可包括包含铟(In)、镓(Ga)、锌(Zn)、锡(Sn)和铪(Hf)中的至少一种的氧化物。在一些实施方式中，第一氧化物层370可包括锡锌氧化物(TZO)、锡镓氧化物(TGO)、铟锡锌氧化物(ITZO)、铟锡镓氧化物(ITGO)或铟锡锌镓氧化物(ITZGO)。然而，根据本发明的实施方式不限于此。
第一半导体层的第一有源层350可包括与第二半导体层的第一氧化物层370相同的氧化物半导体的类型。这种配置可应用于稍后将描述的第二半导体层的第二有源层450。即，第二有源层450和第一有源层350可包括相同类型的氧化物半导体或不同类型的氧化物半导体。然而，因为第二有源层450和第一氧化物层370构成相同的第二半导体层，因此它们可包括相同类型的氧化物半导体。
第二半导体层还可包括第二氧化物层或第二有源层450，第二氧化物层或第二有源层450位于第一栅极绝缘层130上以与第二栅电极410重叠。第一氧化物层370可起到用于将过量的氧(O)供给到驱动晶体管DRT的第一有源层350的氧供给层的作用，然而第二氧化物层或第二有源层450可形成第一开关晶体管SCT的有源层。
第一开关晶体管SCT的第二有源层450可位于与驱动晶体管DRT的第一氧化物层370相同的层处，并且可包括与第一氧化物层370相同的材料。即，第二有源层450可包括包含铟(In)、镓(Ga)、锌(Zn)、锡(Sn)和铪(Hf)中的至少一种的氧化物。由于第一开关晶体管SCT包括第二有源层450，第二有源层450包括与第一氧化物层370相同的氧化物半导体，即使当驱动晶体管DRT包括包含与第一有源层350不同的氧化物半导体的第一氧化物层370时，显示装置1的制造工艺或操作的数量可被最小化或减少。
根据一些示例性实施方式，驱动晶体管DRT的第一有源层350可具有与第一开关晶体管SCT的第二有源层450不同的成分比。驱动晶体管DRT可包括多个半导体层，并且可包括第一有源层350和具有氧化物半导体的第一氧化物层370。相反，第一开关晶体管SCT可包括一个半导体层，即，第二有源层450。与驱动晶体管DRT不同，即使当第一开关晶体管SCT不包括单独的氧供给层时，其也可具有高迁移率。然而，根据本发明的实施方式不限于此。
第一开关晶体管SCT可具有包括包含与第一氧化物层370相同的材料的第二有源层450以及位于第二有源层450下方的第二栅电极410的底栅结构。第二有源层450可与稍后将描述的第二源电极430和第二漏电极440接触。
第二导电层可位于第二半导体层上。第二导电层可包括位于第一氧化物层370上的第一栅电极310以及位于第二有源层450上的第二源电极430和第二漏电极440。
第一栅电极310位于第一氧化物层370上。第一栅电极310可在第一氧化物层370介于其间的情况下与第一有源层350重叠。例如，第一栅电极310可与第一有源层350的沟道区350c重叠。第一栅电极310可包括与第二栅电极410相同的材料。例如，第一栅电极310可具有由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种或其合金制成的单层结构或多层结构。
根据一些示例性实施方式，第一栅电极310的宽度可小于第一氧化物层370的宽度。因为第一栅电极310和第一氧化物层370具有不同的蚀刻选择性，因此当在相同的工艺期间对第一栅电极310和第一氧化物层370进行蚀刻时，第一氧化物层370可被蚀刻得更多。相应地，与第一栅电极310的侧表面相比，第一氧化物层370的侧表面可为凹的。当第一氧化物层370的侧表面为凹的时，在后续工艺中形成的第一层间绝缘层160的绝缘材料未沉积在第一氧化物层370的侧表面上，以使得可发生裂纹。这种配置可为使驱动晶体管DRT的特性和可靠性劣化的因素。
根据一些示例性实施方式，第一栅电极310和第一氧化物层370可通过彼此不同的蚀刻工艺来形成，并且第一栅电极310可具有比第一氧化物层370窄的宽度。相应地，可防止或减少第一层间绝缘层160的缺陷的形成，并且可确保驱动晶体管DRT的结构稳定性以改善驱动晶体管DRT的特性和可靠性。因为第一栅电极310位于第一氧化物层370上并且具有窄的宽度，因此第一氧化物层370的上表面的至少一部分可被暴露。第一氧化物层370的被暴露的上表面可与第一层间绝缘层160接触。
第二导电层的第二源电极430和第二漏电极440位于第二有源层450上。根据一些示例性实施方式，第二源电极430可与第二有源层450的一侧接触，并且第二漏电极440可与第二有源层450的另一侧接触。如附图中所示，第二源电极430和第二漏电极440可仅位于第二有源层450上，但是根据本发明的实施方式不限于此，并且第二源电极430和第二漏电极440也可位于缓冲层120上。即，分别与第二有源层450的一侧和另一侧接触的第二源电极430和第二漏电极440可位于缓冲层120或第一栅极绝缘层130上。
第一开关晶体管SCT的第二源电极430和第二漏电极440可不必包括在第二导电层中。在一些实施方式中，第一开关晶体管SCT的第二源电极430和第二漏电极440可位于第一层间绝缘层160上，或者可包括位于第二有源层450上的部分和位于第一层间绝缘层160上的部分。
第一层间绝缘层160位于第二导电层上。第一层间绝缘层160可位于第一栅电极310、第二源电极430和第二漏电极440上，并且可由诸如氧化硅(SiOx)层或氮化硅(SiNx)层的无机材料层形成，或者可形成为具有其堆叠结构。
第一层间绝缘层160可设置有穿透第一层间绝缘层160以暴露第一有源层350的上表面的一部分的第一接触孔CT1以及穿透第一层间绝缘层160以暴露第一有源层350的上表面的另一部分的第二接触孔CT2。即，第一接触孔CT1可形成为暴露第一有源层350的第一导电区350a，并且第二接触孔CT2可形成为暴露第一有源层350的第二导电区350b。第一层间绝缘层160和缓冲层120可设置有穿透第一层间绝缘层160和缓冲层120以暴露第一阻光层360的第三接触孔CT3。
与此同时，形成在第一层间绝缘层160中的接触孔的数量不限于此。在一些实施方式中，第一层间绝缘层160中可形成有更多数量的接触孔以暴露第二有源层450的上表面的一部分。稍后将描述其细节。
第三导电层位于第一层间绝缘层160上。第三导电层可包括驱动晶体管DRT的第一源电极330和第一漏电极340。第一源电极330通过第一接触孔CT1与形成在第一有源层350的一侧处的第一导电区350a接触。第一漏电极340通过第二接触孔CT2与形成在第一有源层350的另一侧处的第二导电区350b接触。
与此同时，第三导电层可包括更多数量的源电极和漏电极，或者可包括多个导电图案。在一些实施方式中，第一开关晶体管SCT的第二源电极430和第二漏电极440可位于第一层间绝缘层160上或连接到第三导电层的导电图案以形成一个源电极和一个漏电极。稍后将描述其细节。
第一保护层170位于第三导电层上。第一保护层170位于驱动晶体管DRT的第一源电极330和第一漏电极340上。第一保护层170可由诸如氧化硅(SiOx)层或氮化硅(SiNx)层的无机材料层形成，或者可形成为具有其堆叠结构。
第一平坦化层180位于第一保护层170上。第一平坦化层180可使由诸如驱动晶体管DRT和第一开关晶体管SCT的薄膜晶体管引起的台阶平坦化。第一平坦化层180可为由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂形成的有机膜。
包括第一电极191、有机发光层192和第二电极193以及像素限定膜195的发光元件EL可形成在第一平坦化层180上。
第一电极191可形成在第一平坦化层180上。第一电极191可通过穿透第一保护层170和第一平坦化层180的电极接触孔CNTD连接到驱动晶体管DRT的第一源电极330。
像素限定膜195可形成在第一平坦化层180上以覆盖第一电极191的边缘从而划分多个像素PX。即，像素限定膜195用作限定多个像素PX的像素限定膜。此处，多个像素PX中的每个指示顺序地堆叠有第一电极191、有机发光层192和第二电极193的区域，并且因此来自第一电极191的空穴和来自第二电极193的电子彼此结合以发射光。
有机发光层192可位于第一电极191和像素限定膜195上。有机发光层192可包括空穴传输层、发光层和电子传输层。有机发光层192可形成为具有两个或多个堆叠的串联结构，并且在这种情况下，在堆叠之间可形成电荷产生层。
第二电极193可形成在有机发光层192上。第二电极193可为通常常形成在多个像素PX中的公共层。
多个发光元件EL可以它们在向上方向上发射光的顶部发射方式形成。在这种情况下，第一电极191可由诸如ITO或IZO的透明导电材料(TCO)或诸如镁(Mg)、银(Ag)或镁(Mg)和银(Ag)的合金的半透射导电材料形成。第二电极193可由诸如铝和钛的叠层结构(Ti/Al/Ti)、铝和ITO的叠层结构(ITO/Al/ITO)、APC合金或APC合金和ITO的叠层结构(ITO/APC/ITO)的高反射率金属材料形成。当第二电极193由半透射导电材料形成时，可通过微腔增加光发射效率。
用于防止或减少氧气或湿气的渗透的封装层196可形成在第二电极193上。封装层196可包括至少一个无机膜。无机膜可由氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝或氧化钛形成。封装层196还可包括至少一个有机膜，以防止或减少异物(颗粒)或污染物穿过封装层196并进入有机发光层192和第二电极193的情况。有机膜可由环氧树脂、丙烯酸酯和聚氨酯丙烯酸酯形成。
根据一些示例性实施方式的显示装置1可包括具有多个氧化物半导体的驱动晶体管DRT以及具有一个氧化物半导体的第一开关晶体管SCT。驱动晶体管DRT包括各自包括氧化物半导体的第一有源层350和第一氧化物层370，并且第一有源层350和第一氧化物层370可排列成彼此重叠。第一氧化物层370起到将过量的氧(O)供给到第一有源层350的氧供给层的作用，以使得驱动晶体管DRT可确保经改善的特性。第一开关晶体管SCT可包括具有与驱动晶体管DRT的第一氧化物层370相同的氧化物半导体的第二有源层450。即使当驱动晶体管DRT包括多个氧化物半导体时，第一开关晶体管SCT也具有包括第二有源层450的底栅结构，并且因此可最小化或减少制造工艺或操作的数量。
与此同时，扫描驱动器SDR可包括多个晶体管，并且它们中的每个可形成为与每个像素PX的第一开关晶体管SCT基本上相同。
图8是根据一些示例性实施方式的第二开关晶体管GPT的示意性剖面图。
参照图8，扫描驱动器SDR位于显示装置1的非显示区域NDA中，并且扫描驱动器SDR和数据电压分配电路DMUX可包括至少一个第二开关晶体管GPT。第二开关晶体管GPT可包括第三栅电极510、第三有源层550、第三源电极530和第三漏电极540。
根据一些示例性实施方式，像每个像素PX的第一开关晶体管SCT那样，第二开关晶体管GPT可具有底栅结构。第二开关晶体管GPT可包括位于第三栅电极510上的第三有源层550，并且第三有源层550可位于与第二有源层450相同的层处。
第一导电层可甚至排列在第一衬底110的非显示区域NDA上，并且可包括位于非显示区域NDA中的第三栅电极510。第三栅电极510可包括与第二栅电极410相同的材料。
缓冲层120可位于第三栅电极510上，并且第一栅极绝缘层130可位于缓冲层120上。缓冲层120和第一栅极绝缘层130的描述与上面参照图7描述的相同。
第二半导体层还可包括位于非显示区域NDA中并且位于第一栅极绝缘层130上以与第三栅电极510重叠的第三有源层550。第三有源层550可包括与第二有源层450相同的材料。根据一些示例性实施方式，第三有源层550可包括包含铟(In)、镓(Ga)、锌(Zn)、锡(Sn)和铪(Hf)中的至少一种的氧化物。第三有源层550可构成与第一氧化物层370和第二有源层450相同的第二半导体层，并且它们可以相同的工艺形成。即，即使当驱动晶体管DRT包括多个氧化物半导体时，也可在不增加制造工艺的数量的情况下形成扫描驱动器SDR的第三有源层550。
第三有源层550在缓冲层120和第一栅极绝缘层130介于其间的情况下定位成与第三栅电极510重叠。根据一些示例性实施方式，在一个方向上测量的第三有源层550的宽度可大于在该一个方向上测量的第三栅电极510的宽度。然而，根据本发明的实施方式不限于此。第三栅电极510的宽度范围不受特别限制，只要第三栅电极510具有足以与第三有源层550的沟道区重叠的宽度即可。因为其描述与第一开关晶体管SCT的描述相同或相似，因此可省略其一些重复描述。
第二导电层可包括位于第三有源层550上的第三源电极530和第三漏电极540。根据一些示例性实施方式，第三源电极530可与第三有源层550的一侧接触，并且第三漏电极540可与第三有源层550的另一侧接触。如附图中所示，第三源电极530和第三漏电极540可仅位于第三有源层550上。然而，根据本发明的实施方式不限于此，并且第三源电极530和第三漏电极540甚至也可排列在缓冲层120上。
第二开关晶体管GPT的第三源电极530和第三漏电极540可不必包括在第二导电层中。在一些实施方式中，第二开关晶体管GPT的第三源电极530和第三漏电极540可位于第一层间绝缘层160上。
第一层间绝缘层160可位于第三源电极530和第三漏电极540上。第一层间绝缘层160的描述与上面参照图7描述的相同。位于第一层间绝缘层160上的第一保护层170、第一平坦化层180、像素限定膜195、第二电极193和封装层196的描述与上面描述的相同。
扫描驱动器SDR的的多个晶体管可具有与上面参照图8描述的第二开关晶体管GPT相同的结构。
与此同时，尽管在图8中示出了位于非显示区域NDA中的扫描驱动器SDR的第二开关晶体管GPT具有底栅结构，但是根据本发明的实施方式不限于此。在一些实施方式中，扫描驱动器SDR的第二开关晶体管GPT可具有如驱动晶体管DRT那样的顶栅结构，或者第三有源层550可包括多晶硅。其描述参照另一实施方式。
在下文中，将对制造包括驱动晶体管DRT和第一开关晶体管SCT的显示装置1的方法进行描述。
图9至图22是示出根据一些示例性实施方式的制造显示装置1的工艺的剖面图。
首先，参照图9，将第一导电层形成在第一衬底110上。第一导电层包括第一阻光层360和第二栅电极410。根据一些示例性实施方式，第一阻光层360和第二栅电极410可通过使用光致抗蚀剂的蚀刻工艺对通过溅射形成在第一衬底110上的金属层进行图案化来形成。然而，根据本发明的实施方式不限于此。根据一些示例性实施方式，用于形成多个导电层和半导体层的工艺不受特别限制，只要其可被大体上采用即可。在下文中，将对每个构件的形成顺序和结构进行更详细的描述，并且可省略对其形成工艺的一些描述。
接着，参照图10，将缓冲层120形成在第一导电层上。缓冲层120可形成在第一阻光层360和第二栅电极410上，并且可形成在第一衬底110的整个表面上。缓冲层120可通过化学气相沉积形成，但是根据本发明的实施方式不限于此。
接着，参照图11，将第一半导体层形成在缓冲层120上。第一半导体层可包括第一有源层350，并且第一有源层350可位于在缓冲层120上以与第一阻光层360重叠。在通过溅射形成一个层之后，可通过使用光致抗蚀剂的图案化工艺来形成第一有源层350。然而，根据本发明的实施方式不限于此，并且在一些情况下，第一有源层350可通过原子层沉积来形成。
接着，参照图12，将第一绝缘层IL1形成在第一半导体层上，并且将氧化物半导体层OXL形成在第一绝缘层IL1上。第一绝缘层IL1和氧化物半导体层OXL可位于缓冲层120上，并且可排列成覆盖第一半导体层的第一有源层350。可在后续工艺中对第一绝缘层IL1进行图案化以形成第一栅极绝缘层130，并且氧化物半导体层OXL可形成第一氧化物层370、第二有源层450和第三有源层550(图8中所示)。
接着，参照图13，将导电金属层CML形成在氧化物半导体层OXL上。导电金属层CML完全形成在氧化物半导体层OXL上，并且可在后续工艺中形成第二导电层。即，可在后续工艺中对导电金属层CML进行图案化以形成第一栅电极310、第二源电极430和第二漏电极440。
接着，参照图14，将多个光致抗蚀剂层PR1和PR2形成在导电金属层CML上，并且对氧化物半导体层OXL和导电金属层CML进行图案化。多个光致抗蚀剂层PR1和PR2可包括位于第一有源层350上的第一光致抗蚀剂PR1以及位于第二栅电极410上的第二光致抗蚀剂PR2。
第一光致抗蚀剂PR1可起到用于形成第一栅电极310和第一氧化物层370的掩模的作用。在一些实施方式中，第一光致抗蚀剂PR1的宽度可等于第一氧化物层370的宽度。如上所述，第一栅电极310可以与第一氧化物层370的工艺不同的工艺来图案化。在形成第一氧化物层370之后，第一光致抗蚀剂PR1被可部分地图案化以具有更窄的宽度(图18中的PR1')，并且可变成用于形成第一栅电极310的掩模。
第二光致抗蚀剂PR2可起到用于形成第二源电极430和第二漏电极440的掩模的作用。根据一些示例性实施方式，第二光致抗蚀剂PR2可通过半色调掩模暴露于光以使其一部分凹陷。第二光致抗蚀剂PR2的凹陷部分可在后续工艺中被图案化并去除(图18中的PR2')，并且保留在导电金属层CML上的第二光致抗蚀剂PR2可变成用于形成第二源电极430和第二漏电极440的掩模。
如图14中所示，当执行沿着多个光致抗蚀剂层PR1和PR2蚀刻导电金属层CML和氧化物半导体层OXL的第一蚀刻工艺时，可同时对氧化物半导体层OXL和导电金属层CML进行图案化，并且氧化物半导体层OXL可形成第一氧化物层370和第二有源层450。
参照图15，可将第一氧化物层370形成在第一光致抗蚀剂PR1下方，并且可将第二有源层450形成在第二光致抗蚀剂PR2下方。导电金属层CML的一部分可被去除以便导电金属层CML的剩余部分可形成在第一氧化物层370与第一光致抗蚀剂PR1之间以及第二有源层450与第二光致抗蚀剂PR2之间(图15中的CML')。与此同时，在一些实施方式中，导电金属层CML和氧化物半导体层OXL可具有与第一绝缘层IL1不同的蚀刻选择性。可在后续工艺中对第一绝缘层IL1进行图案化以形成第一栅极绝缘层130。
参照图16，执行沿着多个光致抗蚀剂层PR1和PR2蚀刻第一绝缘层IL1的第二蚀刻工艺以形成第一栅极绝缘层130。第一栅极绝缘层130可位于第一有源层350与第一氧化物层370之间以及缓冲层120与第二有源层450之间。
随后，第一光致抗蚀剂PR1和第二光致抗蚀剂PR2被部分地蚀刻。参照图17，可部分地蚀刻第一光致抗蚀剂PR1以使其宽度变窄(图17中的PR1')。相应地，第一氧化物层370上的导电金属层CML'可被部分地暴露。经蚀刻的第一光致抗蚀剂PR1'具有比第一氧化物层370的宽度窄的宽度，并且可在后续工艺中变成用于形成第一栅电极310的掩模。第二光致抗蚀剂PR2的凹陷部分可被去除以部分地暴露第二有源层450上的导电金属层CML'。经蚀刻的第二光致抗蚀剂PR2'可变成用于形成第二源电极430和第二漏电极440的掩模。
接着，执行沿着经蚀刻的第一光致抗蚀剂PR1'和第二光致抗蚀剂PR2'对导电金属层CML'进行图案化的第三蚀刻工艺(第三蚀刻)以形成第二导电层。
参照图18，对导电金属层CML'进行图案化以在第一氧化物层370上形成第一栅电极310并且在第二有源层450上形成第二源电极430和第二漏电极440。其描述与上面描述的相同。
接着，参照图19，去除经蚀刻的第一光致抗蚀剂PR1'和经蚀刻的第二光致抗蚀剂PR2'，并且将第二绝缘层IL2形成在第二导电层上。在形成第二绝缘层IL2之前，第一有源层350的一部分被传导以形成第一导电区350a、第二导电区350b和沟道区350c。第二绝缘层IL2可在后续工艺中被部分蚀刻以形成第一层间绝缘层160。
参照图20，将多个接触孔CT1、CT2和CT3形成在第二绝缘层IL2中以形成第一层间绝缘层160。第一接触孔CT1、第二接触孔CT2和第三接触孔CT3可形成在第一层间绝缘层160中。其描述与上面描述的相同。
接着，参照图21，将第三导电层形成在第一层间绝缘层160上。第三导电层可包括第一源电极330和第一漏电极340。第一源电极330可通过第一接触孔CT1与第一导电区350a接触，并且可同时通过第三接触孔CT3与第一阻光层360接触。第一漏电极340可通过第二接触孔CT2与第二导电区350b接触。
随后，参照图22，形成位于第三导电层上的第一保护层170和位于第一保护层170上的第一平坦化层180，并且将用于暴露第一源电极330的电极接触孔CNTD和第一电极191分别形成在第一平坦化层180中和在第一平坦化层180上。因为这些结构的描述与上面描述的相同，因此可省略其重复描述。
随后，根据一些示例性实施方式，将有机发光层192、像素限定膜195、第二电极193和封装层196形成在第一电极191上以制造显示装置1。
在下文中，将对根据一些示例性实施方式的第一开关晶体管SCT的结构进行描述。
图23是根据一些示例性实施方式的第一开关晶体管SCT_1的平面图，并且图24是沿图5的线I-I'和图23的线II-II'截取的剖面图。
根据一些示例性实施方式，在显示装置1的第一开关晶体管SCT_1中，第二源电极430_1和第二漏电极440_1可分别包括位于第二导电层中的导电图案和位于第三导电层中的导电图案。即，第一开关晶体管SCT_1的第二源电极430_1和第二漏电极440_1还可包括位于第一层间绝缘层160上的导电图案。
参照图23和图24，除了第一源电极330和第一漏电极340以外，第三导电层可包括第二源电极430_1和第二漏电极440_1。本实施方式的显示装置1与图7的实施方式的显示装置1的不同之处在于第一开关晶体管SCT_1的第二源电极430_1和第二漏电极440_1可具有形成一个源电极和一个漏电极的多个导电图案。在下文中，可省略一些多余的描述，并且将主要对差异进行描述。
图23和图24的显示装置1可包括包含在第二导电层中的第一导电图案431_1和第二导电图案441_1以及包含在第三导电层中的第三导电图案432_1和第四导电图案442_1。第一导电图案431_1和第三导电图案432_1可构成第一开关晶体管SCT_1的第二源电极430_1，并且第二导电图案441_1和第四导电图案442_1可构成第一开关晶体管SCT_1的第二漏电极440_1。
第二导电层的第一导电图案431_1和第二导电图案441_1可分别与第二有源层450的一侧和另一侧接触。第一导电图案431_1和第二导电图案441_1可与图7的实施方式中的第二源电极430和第二漏电极440基本上相同。
第一层间绝缘层160可设置有穿透第一层间绝缘层160以暴露第一导电图案431_1的上表面的一部分的第四接触孔CT4以及穿透第一层间绝缘层160以暴露第二导电图案441_1的上表面的一部分的第五接触孔CT5。
第三导电层的第三导电图案432_1和第四导电图案442_1可分别与第一导电图案431_1和第二导电图案441_1接触。第三导电图案432_1可通过穿透第一层间绝缘层160以暴露第一导电图案431_1的上表面的一部分的第四接触孔CT4与第一导电图案431_1接触。第四导电图案442_1可通过穿透第一层间绝缘层160以暴露第二导电图案441_1的上表面的一部分的第五接触孔CT5与第二导电图案441_1接触。
根据一些示例性实施方式，第二源电极430_1可包括与第二有源层450的一侧接触的第一导电图案431_1以及通过第四接触孔CT4与第一导电图案431_1接触的第三导电图案432_1。第二漏电极440_1可包括与第二有源层450的另一侧接触的第二导电图案441_1以及通过第五接触孔CT5与第二导电图案441_1接触的第四导电图案442_1。
根据一些示例性实施方式，甚至在第二有源层450中，也可形成第一导电区、第二导电区和位于它们之间的沟道区。例如，第二源电极430_1可与形成在第二有源层450的一侧上的第一导电区接触，并且第二漏电极440_1可与形成在第二有源层450的另一侧上的第二导电区接触。
与此同时，如上所述，位于第二有源层450上的第一导电图案431_1和第二导电图案441_1可不必仅位于第二有源层450上。分别与第二有源层450的一侧和另一侧接触的第一导电图案431_1和第二导电图案441_1甚至可位于缓冲层120或第一栅极绝缘层130上。第三导电图案432_1和第四导电图案442_1可不必分别与第二有源层450上的第一导电图案431_1和第二导电图案441_1接触，并且可分别与位于缓冲层120或第一栅极绝缘层130上的第一导电图案431_1和第二导电图案441_1接触。
第一开关晶体管SCT_1可通过在图7的实施方式的制造工艺中的形成第三导电层的工艺中进一步形成第三导电图案432_1和第四导电图案442_1来制造。在图23和图24的第一开关晶体管SCT_1中，第二源电极430_1的一部分和第二漏电极440_1的一部分可以与第一栅电极310的工艺不同的工艺来形成。在形成第一栅电极310的工艺中，第一导电图案431_1和第二导电图案441_1可形成在第二有源层450上。然后，在形成第三导电层的工艺中，第三导电图案432_1和第四导电图案442_1可与第一源电极330和第一漏电极340同时形成。第一层间绝缘层160还可设置有第四接触孔CT4和第五接触孔CT5，并且第二源电极430_1和第二漏电极440_1可与第二有源层450接触。
图25和图26是示出制造图24的显示装置1的工艺的一部分的剖面图。
首先，参照图25，在第一层间绝缘层160中形成多个接触孔的工艺中，形成暴露第一导电图案431_1和第二导电图案441_1的上表面的一部分的第四接触孔CT4和第五接触孔CT5。
随后，参照图26，在形成第三导电层的工艺中，形成通过第四接触孔CT4与第一导电图案431_1接触的第三导电图案432_1和通过第五接触孔CT5与第二导电图案441_1接触的第四导电图案442_1。第二导电层和第三导电层的多个导电图案可分别构成第一开关晶体管SCT_1的第二源电极430_1和第二漏电极440_1。
图27和图28是根据其它实施方式的多个第二开关晶体管GPT_2和GPT_3的剖面图。
参照图27，在根据一些示例性实施方式的第二开关晶体管GPT_2中，第三有源层550_2可位于第三栅电极510_2下方。图27的第二开关晶体管GPT_2与图8的实施方式的第二开关晶体管GPT的不同之处在于其具有顶栅结构。在下文中，可省略一些多余的描述，并且将主要对差异进行描述。
图27的第二开关晶体管GPT_2包括第三有源层550_2、第三栅电极510_2、第三源电极530_2和第三漏电极540_2。
在根据一些示例性实施方式的显示装置1中，位于非显示区域NDA中的扫描驱动器SDR和数据电压分配电路DMUX的第二开关晶体管GPT可具有如在图8的实施方式中描述的第三栅电极510位于第三有源层550下方的底栅结构，或者可具有如在图27的实施方式中描述的第三栅电极510_2位于第三有源层550_2上的顶栅结构。第二开关晶体管GPT不必限于仅具有这些结构中的一种，并且在非显示区域NDA中具有底栅结构的第二开关晶体管GPT可与具有顶栅结构的第二开关晶体管GPT_2组合。在图8的第二开关晶体管GPT中，第三有源层550可包括与位于显示区域DA中的驱动晶体管DRT的第一氧化物层370和第一开关晶体管SCT的第二有源层450相同的氧化物半导体。相反，在图27的第二开关晶体管GPT_2中，第三有源层550_2可包括与位于显示区域DA中的驱动晶体管DRT的第一有源层350相同的氧化物半导体。
第一半导体层可包括第二开关晶体管GPT_2的第三有源层550_2。与图8的实施方式的第三有源层550不同，第三有源层550_2可包括与驱动晶体管DRT的第一有源层350相同的氧化物半导体。第三有源层550_2可位于缓冲层120上。第三有源层550_2可包括第三导电区550a_2、第四导电区550b_2和沟道区550c_2。沟道区550c_2可位于第三导电区550a_2与第四导电区550b_2之间。第三源电极530_2和第三漏电极540_2可分别与第三导电区550a_2和第四导电区550b_2接触。
第一栅极绝缘层130位于第三有源层550_2上。第一栅极绝缘层130的描述与上面参照图8描述的相同。
第三栅电极510_2位于第一栅极绝缘层130上。第三栅电极510_2可在第一栅极绝缘层130介于其间的情况下与第三有源层550_2重叠。例如，第三栅电极510_2可与第三有源层550_2的沟道区550c_2重叠。此外，第三栅电极510_2的描述与上面参照第一栅电极310描述的相同。
第一层间绝缘层160位于第三栅电极510_2上。第一层间绝缘层160可设置有穿透第一层间绝缘层160以暴露第三有源层550_2的上表面的一部分的第七接触孔CT7以及穿透第一层间绝缘层160以暴露第三有源层550_2的上表面的另一部分的第八接触孔CT8。第七接触孔CT7可形成为暴露第三有源层550_2的第三导电区550a_2，并且第八接触孔CT8可形成为暴露第三有源层550_2的第四导电区550b_2。
第三导电层可包括第三源电极530_2和第三漏电极540_2。第三源电极530_2通过第七接触孔CT7与形成在第三有源层550_2的一侧处的第三导电区550a_2接触。第三漏电极540_2通过第八接触孔CT8与形成在第三有源层550_2的另一侧处的第四导电区550b_2接触。
第一保护层170位于第三源电极530_2和第三漏电极540_2上。用于使由诸如第二开关晶体管GPT_2的薄膜晶体管引起的台阶平坦化的第一平坦化层180可形成在第一保护层170上。
扫描驱动器SDR的多个晶体管可形成为具有与上面参照图27描述的第二开关晶体管GPT_2相同的结构。其一些详细描述可被省略。
参照图28，在根据一些示例性实施方式的第二开关晶体管GPT_3中，第三有源层550_3包括多晶硅。图28的实施方式与图27的实施方式的不同之处在于第三有源层550_3包括多晶硅。在下文中，可省略一些冗余描述，并且将主要对差异进行描述。
在图28的第二开关晶体管GPT_3中，第三有源层550_3包含多晶硅，并且包括第一高浓度掺杂区550a_3、第二高浓度掺杂区550b_3、沟道区550c_3、第一低浓度掺杂区550d_3和第二低浓度掺杂区550e_3。沟道区550c_3可由未掺杂有杂质的多晶硅制成，第一高浓度掺杂区550a_3和第二高浓度掺杂区550b_3可由掺杂有高浓度杂质的多晶硅制成，并且第一低浓度掺杂区550d_3和第二低浓度掺杂区550e_3可由掺杂有低浓度杂质的多晶硅制成。
第一层间绝缘层160的第七接触孔CT7可形成为暴露第三有源层550_3的第一高浓度掺杂区550a_3，并且其第八接触孔CT8可形成为暴露第三有源层550_3的第二高浓度掺杂区550b_3。第三源电极530_3通过第七接触孔CT7与形成在第三有源层550_3的一侧处的第一高浓度掺杂区550a_3接触。第三漏电极540_3通过第八接触孔CT8与形成在第三有源层550_3的另一侧处的第二高浓度掺杂区550b_3接触。
当第二开关晶体管GPT_3的第三有源层550_3包括多晶硅时，第三有源层550_3可具有高迁移率，从而可改善第二开关晶体管GPT_3的特性。此外，即使当第三有源层550_3具有窄的沟道区550c_3时，第三有源层550_3也可具有优异的迁移率，以使得可最小化或减小显示装置1的非显示区域NDA的面积。
本文中所描述的根据本发明实施方式的电子设备或电气设备和/或任何其它相关装置或部件可通过利用任何适当的硬件、固件(例如，专用集成电路)、软件或软件、固件和硬件的组合来实现。例如，这些装置的各种部件可形成在一个集成电路(IC)芯片上或形成在多个单独的IC芯片上。另外，这些装置的各种部件可实现在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上或形成在一个衬底上。另外，这些装置的各种部件可为在一个或多个计算装置中在一个或多个处理器上运行从而执行计算机程序指令以及与用于执行本文中所描述的各种功能的其它系统部件交互的进程或线程。计算机程序指令存储在存储器中，而该存储器可在使用标准存储装置(例如，如随机存取存储器(RAM))的计算装置中实现。计算机程序指令也可存储在其它非暂时性计算机可读介质(例如，如CD-ROM或闪存驱动器等)中。而且，本领域技术人员应该认识到，各种计算装置的功能可组合或集成到单个计算装置中，或者特定计算装置的功能可跨一个或多个其它计算装置分布，而不背离本发明示例性实施方式的精神和范围。
在结束详细描述时，本领域技术人员将领会到，可在基本上不背离由下面的权利要求书及其等同物所限定的本发明的原理的情况下对示例性实施方式进行许多变化和修改。因此，本发明所公开的示例性实施方式仅在一般性和描述性含义上使用，而不是出于限制的目的。

Claims (19)

1.一种显示装置，包括：
像素，所述像素连接到扫描线和与所述扫描线相交的数据线；
其中，所述像素包括：
发光元件；
驱动晶体管，所述驱动晶体管配置成根据从所述数据线接收到的数据电压来控制供给到所述发光元件的驱动电流；以及
第一开关晶体管，所述第一开关晶体管配置成根据施加到所述扫描线的扫描信号来将所述数据线的所述数据电压施加到所述驱动晶体管；
其中，所述驱动晶体管包括：
第一有源层，所述第一有源层包括氧化物半导体；以及
第一氧化物层，所述第一氧化物层位于所述第一有源层上并且包括氧化物半导体；
其中，所述第一开关晶体管包括：
第二有源层，所述第二有源层位于所述第一有源层上并且包括与所述第一氧化物层相同的氧化物半导体；
其中，所述第一有源层和所述第一氧化物层包括相同类型的氧化物半导体或不同类型的氧化物半导体；并且
其中，所述驱动晶体管还包括位于所述第一有源层上的第一栅极绝缘层以及位于所述第一栅极绝缘层上并且与所述第一有源层重叠的第一栅电极，并且所述第一氧化物层位于所述第一栅电极与所述第一栅极绝缘层之间。
2.如权利要求1所述的显示装置，其中，所述第一有源层的所述氧化物半导体包括铟(In)、镓(Ga)、锌(Zn)、锡(Sn)和铪(Hf)中的至少一种。
3.如权利要求2所述的显示装置，其中，所述第一氧化物层和所述第二有源层中的每个的所述氧化物半导体包括铟(In)、镓(Ga)、锌(Zn)、锡(Sn)和铪(Hf)中的至少一种。
4.如权利要求1所述的显示装置，其中，所述第一有源层包括第一导电区、第二导电区以及位于所述第一导电区与所述第二导电区之间的沟道区，并且
所述第一氧化物层的至少一部分与所述第一有源层的所述沟道区重叠。
5.如权利要求4所述的显示装置，其中，所述驱动晶体管包括：
第一源电极，所述第一源电极通过穿透所述第一有源层上的层间绝缘层的第一接触孔而与所述第一导电区接触；以及
第一漏电极，所述第一漏电极通过穿透所述层间绝缘层的第二接触孔而与所述第二导电区接触。
6.如权利要求1所述的显示装置，其中，所述第二有源层位于所述第一栅极绝缘层上，所述第一开关晶体管包括位于所述第二有源层下方的第二栅电极，并且所述第二有源层的宽度大于所述第二栅电极的宽度。
7.如权利要求6所述的显示装置，其中，所述第一开关晶体管包括：
第二源电极，所述第二源电极与所述第二有源层的一侧接触；以及
第二漏电极，所述第二漏电极与所述第二有源层的另一侧接触。
8.如权利要求7所述的显示装置，其中，所述第一开关晶体管包括：
第一导电图案，所述第一导电图案通过穿透所述第二有源层上的层间绝缘层的第四接触孔而与所述第二源电极接触；以及
第二导电图案，所述第二导电图案通过穿透所述层间绝缘层的第五接触孔而与所述第二漏电极接触。
9.如权利要求1所述的显示装置，还包括：
扫描驱动器，所述扫描驱动器配置成将所述扫描信号输出到所述扫描线，
其中，所述扫描驱动器包括：
第二开关晶体管，所述第二开关晶体管包括包含与所述第一氧化物层和所述第二有源层相同的氧化物半导体的第三有源层以及位于所述第三有源层下方的第三栅电极。
10.如权利要求9所述的显示装置，其中，所述扫描驱动器包括：
第三开关晶体管，所述第三开关晶体管包括包含与所述第一有源层相同的氧化物半导体的第四有源层以及位于所述第四有源层上的第四栅电极。
11.一种显示装置，包括：
衬底，所述衬底包括显示区域和非显示区域；
第一导电层，所述第一导电层位于所述衬底上并且包括位于所述显示区域中的阻光层；
缓冲层，所述缓冲层位于所述第一导电层上并且覆盖所述阻光层；
第一半导体层，所述第一半导体层位于所述缓冲层上并且包括氧化物半导体，所述第一半导体层包括位于所述显示区域中的有源层；
栅极绝缘层，所述栅极绝缘层位于所述第一半导体层上并且覆盖所述有源层；
第二半导体层，所述第二半导体层位于所述栅极绝缘层上并且包括氧化物半导体，所述第二半导体层包括位于所述显示区域中的氧化物层；
第二导电层，所述第二导电层位于所述第二半导体层上并且包括栅电极；
层间绝缘层，所述层间绝缘层位于所述第二导电层上并且覆盖所述栅电极；以及
第三导电层，所述第三导电层位于所述层间绝缘层上并且包括源电极和漏电极，
其中，所述第一半导体层和所述第二半导体层包括相同类型的氧化物半导体或不同类型的氧化物半导体，并且
其中，所述栅极绝缘层位于所述第一半导体层与所述第二半导体层之间。
12.如权利要求11所述的显示装置，其中，所述第一半导体层的氧化物半导体和所述第二半导体层的氧化物半导体中的每个包括铟(In)、镓(Ga)、锌(Zn)、锡(Sn)和铪(Hf)中的至少一种。
13.如权利要求11所述的显示装置，其中，所述第一半导体层包括：
位于所述阻光层上的第一有源层，
所述第二导电层包括位于所述第一有源层上的第一栅电极，并且
所述氧化物层包括位于所述第一有源层与所述第一栅电极之间的第一氧化物层。
14.如权利要求13所述的显示装置，其中，所述第三导电层包括：
第一源电极，所述第一源电极通过穿透所述层间绝缘层以暴露所述第一有源层的一侧的第一接触孔而与所述第一有源层的所述一侧接触，以及
第一漏电极，所述第一漏电极通过穿透所述层间绝缘层以暴露所述第一有源层的另一侧的第二接触孔而与所述第一有源层的所述另一侧接触。
15.如权利要求14所述的显示装置，其中，所述第一源电极通过穿透所述层间绝缘层和所述缓冲层以暴露所述阻光层的一部分的第三接触孔而与所述阻光层接触。
16.如权利要求11所述的显示装置，其中，所述第一导电层还包括第二栅电极，并且
所述第二半导体层还包括位于所述第二栅电极上的第二有源层。
17.如权利要求16所述的显示装置，其中，所述第二导电层还包括：
第二源电极，所述第二源电极与所述第二有源层的一侧接触；以及
第二漏电极，所述第二漏电极与所述第二有源层的另一侧接触。
18.如权利要求17所述的显示装置，其中，所述第三导电层还包括：
第一导电图案，所述第一导电图案通过穿透所述层间绝缘层以暴露所述第二源电极的一部分的第四接触孔而与所述第二源电极接触；以及
第二导电图案，所述第二导电图案通过穿透所述层间绝缘层以暴露所述第二漏电极的一部分的第五接触孔而与所述第二漏电极接触。
19.如权利要求11所述的显示装置，其中，所述第一导电层还包括：
位于所述非显示区域中的第三栅电极，
所述第二半导体层还包括位于所述第三栅电极上的第三有源层，并且
所述第二导电层还包括与所述第三有源层的一侧接触的第三源电极以及与所述第三有源层的另一侧接触的第三漏电极。
CN202010672870.9A 2019-07-17 2020-07-14 显示装置 Active CN112242120B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190086408A KR20210010696A (ko) 2019-07-17 2019-07-17 표시 장치
KR10-2019-0086408 2019-07-17

Publications (2)

Publication Number Publication Date
CN112242120A CN112242120A (zh) 2021-01-19
CN112242120B true CN112242120B (zh) 2024-10-18

Family

ID=74170906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010672870.9A Active CN112242120B (zh) 2019-07-17 2020-07-14 显示装置

Country Status (3)

Country Link
US (1) US11521552B2 (zh)
KR (1) KR20210010696A (zh)
CN (1) CN112242120B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210081749A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
WO2021226759A1 (zh) * 2020-05-09 2021-11-18 京东方科技集团股份有限公司 显示面板及显示装置
KR20220010622A (ko) 2020-07-16 2022-01-26 삼성디스플레이 주식회사 표시 장치
KR20230017391A (ko) 2021-07-27 2023-02-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794809A (zh) * 2009-01-12 2010-08-04 三星移动显示器株式会社 有机发光显示装置及其制造方法
CN105374844A (zh) * 2014-08-14 2016-03-02 乐金显示有限公司 包括低反射面板的有机发光显示装置
KR20160043327A (ko) * 2014-10-13 2016-04-21 엘지디스플레이 주식회사 유기 발광 표시 장치
CN107819038A (zh) * 2016-09-12 2018-03-20 三星显示有限公司 晶体管和具有该晶体管的显示装置
CN109872998A (zh) * 2017-12-04 2019-06-11 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101717232B1 (ko) * 2010-08-19 2017-03-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101810608B1 (ko) * 2011-06-22 2017-12-21 삼성전자주식회사 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치
KR102162794B1 (ko) * 2013-05-30 2020-10-08 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조 방법
CN103715203B (zh) * 2013-12-26 2016-06-22 合肥京东方光电科技有限公司 阵列基板及其制造方法和显示装置
KR102235597B1 (ko) * 2014-02-19 2021-04-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR102289934B1 (ko) * 2014-11-28 2021-08-13 삼성디스플레이 주식회사 터치 감지 센서를 포함하는 표시 장치
KR20160084923A (ko) * 2015-01-06 2016-07-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US10559639B2 (en) * 2016-08-31 2020-02-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Organic light-emitting display device and method for manufacturing the same
JP7126823B2 (ja) 2016-12-23 2022-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN107170784A (zh) * 2017-05-25 2017-09-15 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法和oled显示装置
CN107978610B (zh) * 2017-11-30 2020-04-24 上海天马微电子有限公司 一种阵列基板、显示面板、显示装置及阵列基板的制造方法
CN108231795B (zh) * 2018-01-02 2020-06-30 京东方科技集团股份有限公司 阵列基板、制作方法、显示面板及显示装置
CN109309122B (zh) * 2018-09-17 2022-02-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109509775A (zh) * 2018-11-19 2019-03-22 云谷（固安）科技有限公司 一种有机电致发光显示面板及制作方法、显示装置
KR20200107012A (ko) 2019-03-05 2020-09-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794809A (zh) * 2009-01-12 2010-08-04 三星移动显示器株式会社 有机发光显示装置及其制造方法
CN105374844A (zh) * 2014-08-14 2016-03-02 乐金显示有限公司 包括低反射面板的有机发光显示装置
KR20160043327A (ko) * 2014-10-13 2016-04-21 엘지디스플레이 주식회사 유기 발광 표시 장치
CN107819038A (zh) * 2016-09-12 2018-03-20 三星显示有限公司 晶体管和具有该晶体管的显示装置
CN109872998A (zh) * 2017-12-04 2019-06-11 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板及显示装置

Also Published As

Publication number Publication date
KR20210010696A (ko) 2021-01-28
US20210020110A1 (en) 2021-01-21
US11521552B2 (en) 2022-12-06
CN112242120A (zh) 2021-01-19

Similar Documents

Publication Publication Date Title
US11075253B2 (en) Organic light-emitting display device
US11227875B2 (en) Display device
US11271015B2 (en) Display device
CN112242120B (zh) 显示装置
US11581517B2 (en) Display device comprising an oxide layer
US11574970B2 (en) Display device with gate conductive layer forming wire pad in pad area and method of fabricating the same
CN112614870A (zh) 显示装置
US11138929B2 (en) Display device
US11335273B2 (en) Display device containing indium
KR20210010700A (ko) 표시 장치 및 이의 제조 방법
US20240251627A1 (en) Display device
US11706954B2 (en) Display device
KR20220010622A (ko) 표시 장치
US20240063356A1 (en) Display device
US12094977B2 (en) Display device
US11942488B2 (en) Display device and method of fabricating the same
US20240389433A1 (en) Display device
US20240107830A1 (en) Display subsrate and display device
KR20220161618A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230165925A (ko) 표시 장치
KR20240167477A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant