[go: up one dir, main page]

CN112241090B - 阵列基板及显示装置 - Google Patents

阵列基板及显示装置 Download PDF

Info

Publication number
CN112241090B
CN112241090B CN202010673072.8A CN202010673072A CN112241090B CN 112241090 B CN112241090 B CN 112241090B CN 202010673072 A CN202010673072 A CN 202010673072A CN 112241090 B CN112241090 B CN 112241090B
Authority
CN
China
Prior art keywords
array substrate
electrode
scanning line
gcl
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010673072.8A
Other languages
English (en)
Other versions
CN112241090A (zh
Inventor
胜田忠义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN112241090A publication Critical patent/CN112241090A/zh
Application granted granted Critical
Publication of CN112241090B publication Critical patent/CN112241090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1676—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1676—Electrodes
    • G02F1/16766—Electrodes for active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1685—Operation of cells; Circuit arrangements affecting the entire cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供一种能够实现高精细化的阵列基板及显示装置。在阵列基板中设置有第一扫描线、第二扫描线及信号线。半导体膜具有将第一直线部的一端与第二直线部的一端连接的连接部。半导体膜的第一直线部的另一端和半导体膜的第二直线部的另一端与信号线连接。在俯视观察时，半导体膜配置于第一扫描线与第二扫描线之间。而且，第一直线部与两个第一栅电极交叉，第二直线部与两个第二栅电极交叉。

Description

阵列基板及显示装置
技术领域
本公开涉及形成有对显示层进行驱动的开关元件的阵列基板。
背景技术
近年来，面向便携电话及电子纸等移动电子设备等的显示装置的需求不断变高。例如，关于在电子纸中使用的电泳型显示器(Electrophoretic Display：EPD)具有保持图像改写时的电位的存储器性。EPD若对每一帧进行一次改写，则保持改写时的电位直到在下一帧中进行改写为止。因此，EPD能够实现低功耗驱动。例如，已公开了如下的技术：将EPD的像素晶体管设为组合了P沟道晶体管和N沟道晶体管的CMOS(互补式MOS)结构，从而实现低功耗化(例如，专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2011-221125号公报。
发明内容
发明要解决的课题
在专利文献1的技术中，由于每一个像素的晶体管的数量、扫描线的数量及信号线的数量较多，因此难以减小一个像素的面积。
本公开是鉴于上述情况而完成的，其目的在于提供一种能够实现高精细化的阵列基板及显示装置。
用于解决课题的方案
一方案所涉及的阵列基板具备：第一扫描线,在第一方向上延伸设置；第二扫描线,在所述第一方向上延伸设置；两个第一栅电极,与所述第一扫描线连接,并在与所述第一方向交叉的第二方向上从所述第一扫描线朝所述第二扫描线突出；两个第二栅电极,与所述第二扫描线连接,并从所述第二扫描线在所述第二方向上朝所述第一扫描线突出；信号线,在俯视观察时与所述第一扫描线及所述第二扫描线交叉；以及半导体膜，所述半导体膜具有在所述第一方向上延伸设置的第一直线部、在所述第一方向上延伸设置的第二直线部及将所述第一直线部的一端与所述第二直线部的一端连接的连接部,所述半导体膜的所述第一直线部的另一端和所述第二直线部的另一端与所述信号线连接,在俯视观察时,所述半导体膜配置于所述第一扫描线与所述第二扫描线之间,所述第一直线部与两个所述第一栅电极交叉,所述第二直线部与两个所述第二栅电极交叉。
另一方案所涉及的显示装置具有阵列基板、相对基板及位于所述阵列基板与所述相对基板之间的显示层，所述显示层为电泳层，所述阵列基板具备：第一扫描线，在第一方向上延伸设置；第二扫描线，在所述第一方向上延伸设置；两个第一栅电极，与所述第一扫描线连接，并在与所述第一方向交叉的第二方向上从所述第一扫描线朝所述第二扫描线突出；两个第二栅电极，与所述第二扫描线连接，并从所述第二扫描线在所述第二方向上朝所述第一扫描线突出；信号线，在俯视观察时与所述第一扫描线及所述第二扫描线交叉；以及半导体膜，所述半导体膜具有在所述第一方向上延伸设置的第一直线部、在所述第一方向上延伸设置的第二直线部及将所述第一直线部的一端与所述第二直线部的一端连接的连接部，所述半导体膜的所述第一直线部的另一端和所述第二直线部的另一端与所述信号线连接，在俯视观察时，所述半导体膜配置于所述第一扫描线与所述第二扫描线之间，所述第一直线部与两个所述第一栅电极交叉，所述第二直线部与两个所述第二栅电极交叉。
附图说明
图1是示出实施方式一所涉及的显示装置的框图。
图2是示出在实施方式一所涉及的阵列基板中的一个像素的电路图。
图3是示出在实施方式一所涉及的阵列基板中的多个像素的配置例的俯视图。
图4是示出实施方式一所涉及的阵列基板的一个像素的俯视图。
图5是示出在实施方式一所涉及的阵列基板的一个像素中的扫描线的俯视图。
图6是示出在实施方式一所涉及的阵列基板的一个像素中的半导体膜的俯视图。
图7是图4所示的VII-VII’线的截面图。
图8是图4所示的VIII-VIII’线的截面图。
图9是图4所示的IX-IX’线的截面图。
图10是示出实施方式一所涉及的显示装置的截面图。
图11是示出在实施方式二所涉及的阵列基板中的多个像素的配置例的俯视图。
图12是示出在实施方式二所涉及的阵列基板中的一个像素的电路图。
图13是图12所示的XIII-XIII’线的截面图。
图14是示出在实施方式三所涉及的阵列基板中多个像素的配置例的俯视图。
符号说明
1、基材；13、绝缘膜；21、半导体膜；23、层间绝缘膜；33、平坦化膜；41、公共电极；45、绝缘膜；51、像素电极；100、阵列基板；110、栅极驱动电路；120、源极驱动电路；130、相对基板；131、基材；133、相对电极；160、电泳层；200、显示装置；C1、第一保持电容；C2、第二保持电容；GCL、扫描线；NTR、NMOS晶体管；ntr1、第一NMOS晶体管；ntr2、第二NMOS晶体管；PTR、PMOS晶体管；ptr1、第一PMOS晶体管；ptr2、第二PMOS晶体管；PX、像素；TR、像素晶体管；VCOM、公共电位。
具体实施方式
参照附图对用于实施本公开的方式(实施方式)进行详细说明。本公开并不限制于下面的实施方式所记载的内容。另外，在以下记载的构成要素中包含本领域技术人员能够容易想到的要素、实质上相同的要素。并且，以下记载的构成要素能够适当组合。需要说明的是，公开只不过是一个例子，对于本领域技术人员在保持发明的主旨的适当变更时能够容易想到的内容，当然也包含在本公开的范围内。另外，为了使说明更明确，附图与实际的形态相比，有时对各部分的宽度、厚度、形状等示意性地进行表示，但这只是一例，并不限制对本公开的解释。另外，在本说明书和各图中，有时对与关于已示出的图所记述的要素相同的要素标注相同的符号，并适当省略详细的说明。
(实施方式一)
图1是示出实施方式一所涉及的显示装置的框图。图2是示出在实施方式一所涉及的阵列基板中的一个像素的电路图。实施方式一所涉及的显示装置200例如搭载于图中未示出的电子设备。显示装置200从电子设备的电源电路被施加电源电压，基于从作为电子设备的主处理器的控制电路输出的信号进行图像显示。显示装置200例如是具有电泳层160(参照后述的图10)的电泳型显示器(EPD)。如图1所示，显示装置200具备阵列基板100、与阵列基板100连接的栅极驱动电路110及与阵列基板100连接的源极驱动电路120。
如图1所示，阵列基板100具备：多个像素PX；多个第一扫描线GCL-N(n)、GCL-N(n+1)、GCL-N(n+2)；多个第二扫描线GCL-P(n)、GCL-P(n+1)、GCL-P(n+2)；以及多个信号线SGL(m)、SGL(m+1)、SGL(m+1)、SGL(m+2)……。n、m分别为1以上的整数。在下面的说明中，在不需要相互区分地说明多个第一扫描线GCL-N(n)、GCL-N(n+1)、GCL-N(n+2)……时，将它们均称为第一扫描线GCL-N。同样地，在不需要相互区分地说明多个第二扫描线GCL-P(n)、GCL-P(n+1)、GCL-P(n+2)……时，将它们均称为第二扫描线GCL-P。在不需要相互区分地说明多个信号线SGL(m)、SGL(m+1)、SGL(m+2)……时，将它们均称为信号线SGL。
另外，在图1中，第一方向由X方向表示，与第一方向交叉的第二方向由Y方向表示。多个像素PX分别排列在X方向和与X方向交叉的Y方向上，配置成二维矩阵状。多个第一扫描线GCL-N在X方向上延伸设置，并在Y方向上排列。多个第二扫描线GCL-P也在X方向上延伸设置，并在Y方向上排列。在Y方向上，第一扫描线GCL-N和第二扫描线GCL-P交替排列。例如，在Y方向上，第一扫描线GCL-N及第二扫描线GCL-P以第一扫描线GCL-N(n)、第二扫描线GCL-P(n)、第一扫描线GCL-N(n+1)、第二扫描线GCL-P(n+1)……的顺序排列。多个信号线SGL在Y方向上延伸设置，并在X方向上排列。由此，多个信号线SGL在俯视观察时分别与第一扫描线GCL-N及第二扫描线GCL-P交叉。需要说明的是，在本实施例中，信号线SGL和扫描线GCL正交。俯视观察意味着从阵列基板100的基材1的一个面1a(参照图7)的法线方向观察。
多个第一扫描线GCL-N及多个第二扫描线GCL-P分别与栅极驱动电路110连接。多个信号线SGL分别与源极驱动电路120连接。
栅极驱动电路110基于从上述的控制电路输出的信号生成第一栅极驱动信号和第二栅极驱动信号。栅极驱动电路110将第一栅极驱动信号提供给第一扫描线GCL-N，并将第二栅极驱动信号提供给第二扫描线GCL-P。源极驱动电路120基于从上述的控制电路输出的信号生成源极驱动信号。源极驱动电路120将源极驱动信号提供给信号线SGL。
栅极驱动电路110及源极驱动电路120可以设置于阵列基板100，也可以设置于相对基板130(参照后述的图10)。例如，栅极驱动电路110及源极驱动电路120可以配置在阵列基板100的基材1上。另外，栅极驱动电路110及源极驱动电路120也可以搭载于在阵列基板100或与阵列基板100连接的其他电路基板(例如柔性基板)上安装的IC(IntegratedCircuit：集成电路)中。
如图2所示，阵列基板100的各像素PX具备像素晶体管TR。例如，像素晶体管TR是CMOS(互补式MOS)结构，并具有NMOS晶体管NTR和PMOS晶体管PTR。例如，NMOS晶体管NTR和PMOS晶体管PTR分别是底栅型。
NMOS晶体管NTR和PMOS晶体管PTR并联连接。NMOS晶体管NTR的源极和PMOS晶体管PTR的源极与信号线SGL连接。需要说明的是，NMOS晶体管NTR的漏极与PMOS晶体管PTR的漏极连接。
NMOS晶体管NTR具有第一NMOS晶体管ntr1和第二NMOS晶体管ntr2。第一NMOS晶体管ntr1和第二NMOS晶体管ntr2串联连接。另外，PMOS晶体管PTR具有第一PMOS晶体管ptr1和第二PMOS晶体管ptr2。第一PMOS晶体管ptr1和第二PMOS晶体管ptr2串联连接。
NMOS晶体管NTR的栅极具有第一NMOS晶体管ntr1的第一栅电极GCL-Na和第二NMOS晶体管ntr2的第一栅电极GCL-Nb。NMOS晶体管NTR的栅极与第一扫描线GCL-N连接。NMOS晶体管NTR的源极与信号线SGL连接。NMOS晶体管NTR的漏极与像素电极51连接。从信号线SGL向NMOS晶体管NTR的源极供给源极驱动信号(影像信号)。从第一扫描线GCL-N向NMOS晶体管NTR的栅极供给第一栅极驱动信号。当提供给NMOS晶体管NTR的第一栅极驱动信号的电压等于或高于预定值时，NMOS晶体管NTR导通。由此，从信号线SGL经由NMOS晶体管NTR向像素电极51供给源极驱动信号(影像信号)。
PMOS晶体管PTR的栅极具有第一PMOS晶体管ptr1的第二栅电极GCL-Pa和第二PMOS晶体管ptr2的第二栅电极GCL-Pb。PMOS晶体管PTR的栅极与第二扫描线GCL-P连接。PMOS晶体管PTR的源极与信号线SGL连接。PMOS晶体管PTR的漏极与像素电极51连接。从信号线SGL向PMOS晶体管PTR的源极供给源极驱动信号(影像信号)。从第二扫描线GCL-P向PMOS晶体管PTR的栅极供给第二栅极驱动信号。当提供给PMOS晶体管PTR的第二栅极驱动信号的电压等于或低于预定值时，PMOS晶体管PTR导通。由此，从信号线SGL经由PMOS晶体管PTR向像素电极51供给源极驱动信号(影像信号)。
另外，阵列基板100的各像素PX具有第一保持电容C1和第二保持电容C2。第一保持电容C1形成在像素电极51与公共电极41之间。第二保持电容C2形成在相对基板130的相对电极133与像素电极51之间。从信号线SGL经由像素晶体管TR向像素电极51供给源极驱动信号(影像信号)。另外，向公共电极41和相对电极133供给公共电位VCOM。提供给像素电极51的源极驱动信号(影像信号)的电位由第一保持电容C1和第二保持电容C2保持。
接着，对阵列基板的构造进行说明。图3是示出在实施方式一所涉及的阵列基板上多个像素的配置例的俯视图。图4是示出实施方式一所涉及的阵列基板的一个像素的俯视图。图5是示出在实施方式一所涉及的阵列基板的一个像素中扫描线的俯视图。图6是示出在实施方式一所涉及的阵列基板的一个像素中半导体膜的俯视图。图7是图4所示的VII-VII’线的截面图。图8是图4所示的VIII-VIII’线的截面图。图9是图4所示的IX-IX’线的截面图。
如图3、图4及图7所示，阵列基板100具有基材1、设置于基材1的一个面1a上的扫描线GCL及设置于基材1的一个面1a上的绝缘膜13。基材1是具有绝缘性的玻璃或可挠性的树脂基板。
扫描线GCL具有第一扫描线GCL-N和第二扫描线GCL-P，该第二扫描线GCL-P在Y方向上与第一扫描线GCL-N相邻。第一扫描线GCL-N及第二扫描线GCL-P由包含钼的材料形成。
绝缘膜13覆盖第一扫描线GCL-N及第二扫描线GCL-P。绝缘膜13是氧化硅膜、氮化硅膜等无机绝缘膜。例如，绝缘膜13也可以是从基材1侧起依次层叠氧化硅膜、氮化硅膜而成的层叠结构的膜。
如图5所示，第一栅电极GCL-Na和第一栅电极GCL-Nb与第一扫描线GCL-N连接。第一栅电极GCL-Na从第一扫描线GCL-N沿Y方向突出。第一栅电极GCL-Na的一端与第一扫描线GCL-N连接，但另一端与任何地方都不连接。第一栅电极GCL-Nb从第一扫描线GCL-N沿Y方向突出。第一栅电极GCL-Nb的一端与第一扫描线GCL-N连接，但另一端与任何地方都不连接。
如图5所示，第二栅电极GCL-Pa和第二栅电极GCL-Pb与第二扫描线GCL-P连接。第二栅电极GCL-Pa从第二扫描线GCL-P沿Y方向突出。第二栅电极GCL-Pa的一端与第二扫描线GCL-P连接，但另一端与任何地方都不连接。第二栅电极GCL-Pb从第二扫描线GCL-P沿Y方向突出。第二栅电极GCL-Pb的一端与第二扫描线GCL-P连接，但另一端与任何地方都不连接。
另外，如图7、图8及图9所示，阵列基板100具有设置在绝缘膜13上的半导体膜21和设置在绝缘膜13上的层间绝缘膜23。半导体膜21是多晶硅膜。另外，半导体膜21不限于多晶硅膜，也可以是非晶膜或氧化物半导体膜。
如图6所示，半导体膜21配置在第一扫描线GCL-N与第二扫描线GCL-P之间。半导体膜21的形状为U字状。并且，半导体膜21具有在X方向上延伸设置的第一直线部21a、在X方向上延伸设置的第二直线部21b及将第一直线部21a的一端与第二直线部21b的一端连接的连接部21c。半导体膜21的第一直线部21a沿着第一扫描线GCL-N延伸设置。半导体膜21的第二直线部21b沿着第二扫描线GCL-P延伸设置。
如图4所示，半导体膜21的第一直线部21a分别与第一栅电极GCL-Na及第一栅电极GCL-Nb在俯视观察时交叉。半导体膜21的第二直线部21b分别与第二栅电极GCL-Pa及第二栅电极GCL-Pb在俯视观察时交叉。
如图6所示，在第一NMOS晶体管ntr1中，第一栅电极GCL-Na和第一直线部21a形成于在俯视观察时交叉的区域。另外，在第二NMOS晶体管ntr2中，第一栅电极GCL-Nb和第一直线部21a形成于在俯视观察时交叉的区域。
同样地，在第一PMOS晶体管ptr1中，第二栅电极GCL-Pa和第二直线部21b形成于在俯视观察时交叉的区域。另外，在第二PMOS晶体管ptr2中，第二栅电极GCL-Pb和第二直线部21b形成于在俯视观察时交叉的区域。
层间绝缘膜23覆盖半导体膜21。层间绝缘膜23是氧化硅膜或氮化硅膜等无机绝缘膜。例如，层间绝缘膜23可以从基材1侧起依次层叠有氧化硅膜、氮化硅膜、氧化硅膜。在层间绝缘膜23设置有第二接触孔H2、第三接触孔H3、第四接触孔H4。第二接触孔H2、第三接触孔H3、第四接触孔H4是以半导体膜21为底面的贯通孔。
如图4及图9所示，半导体膜21的第一直线部21a经由第三接触孔H3与信号线SGL连接。如图4及图7所示，半导体膜21的第二直线部21b经由第四接触孔H4与信号线SGL连接。
另外，如图7、图8及图9所示，信号线SGL和基座电极31分别设置在层间绝缘膜23上。也就是说，信号线SGL和基座电极31设置于同一层。
信号线SGL和基座电极31包含钛或铝等金属材料。例如，信号线SGL和基座电极31可以从基材1侧起依次层叠有钛、铝、钛。
信号线SGL的金属材料埋入第三接触孔H3及第四接触孔H4的两个部位及其周边部是像素晶体管TR的源极。另外，基座电极31配置在远离信号线SGL的位置。基座电极31的金属材料埋入第二接触孔H2。信号线SGL和基座电极31例如由相同组成的具有导电性的金属形成。基座电极31也可以称为漏电极。
如图4所示，基座电极31的俯视形状是在Y方向上延伸的直线状。在基座电极31的X方向的中心部具有第二接触孔H2。
另外，如图7、图8及图9所示，阵列基板100具有设置在层间绝缘膜23上的绝缘性的平坦化膜33。平坦化膜33例如由丙烯酸树脂等有机绝缘膜形成。如图7所示，在平坦化膜33设置有通孔H11。通孔H11的底面是基座电极31。
另外，如图7所示，阵列基板100具有设置在平坦化膜33上的公共电极41和设置在公共电极41上的绝缘膜45。公共电极41是为透光性的导电膜的ITO(Indium Tin Oxide：铟锡氧化物)。绝缘膜45例如是氧化铝膜、氧化硅膜、氮化硅膜等无机绝缘膜。
绝缘膜45覆盖公共电极41。绝缘膜45是第一保持电容C1(参照图2)的电介质。如图7所示，公共电极41的与通孔H11重叠的位置被挖空。通孔H11的倾斜部分被绝缘膜45覆盖而成为通孔H12。通孔H12的底面是基座电极31。
另外，如图8和图7所示，阵列基板100具有设置在绝缘膜45上的像素电极51。像素电极51由透明性的导电材料例如ITO形成。像素电极51也可以通过如银(Ag)或铝(Al)的单分子层、包括Ag层和Al层的至少一个的多分子层及包含Ag或Al的合金这种光反射金属构成。像素电极51隔着绝缘膜45覆盖公共电极41。如图4所示，通孔H12被设置在被通孔H11包围的位置。另外，像素电极51的导电材料埋入通孔H12，形成第一接触孔H1。由此，像素电极51经由第一接触孔H1与基座电极31连接。
如图4所示，像素电极51的俯视形状例如为矩形。在图3所示的阵列基板100中，图4所示的像素电极51分别排列在X方向和与X方向交叉的Y方向上，被配置成二维矩阵状。
需要说明的是，在本实施方式中，俯视观察时与一个像素电极51重叠的区域成为一个像素PX。在俯视观察时相邻的像素电极51之间存在空间。由通过该空间且距相邻的像素电极51等距离的中心线(在图4中，用单点划线表示)划定各像素PX。该中心线是假想线，并不是实际上肉眼可看到的线。
需要说明的是，上述材料只不过是一个例子。在本实施方式中，也可以由除上述以外的材料构成阵列基板100的各部。例如，第一扫描线GCL-N及第二扫描线GCL-P也可以由铝、铜、银、钼或它们的合金膜构成。信号线SGL和基座电极31也可以由作为钛与铝的合金的钛铝构成。
接着，对实施方式一所涉及的显示装置200的构造进行说明。图10是示出实施方式一所涉及的显示装置200的截面图。如图10所示，实施方式一所涉及的显示装置200具备上述的阵列基板100、与阵列基板100相对配置的相对基板130、配置于阵列基板100与相对基板130之间的电泳层160及密封部152。
相对基板130具有基材131和相对电极133。基材131是透光性的玻璃基板、透光性的树脂基板或透光性的树脂膜。相对电极133设置于基材131的与阵列基板100相对的面侧。相对电极133由为透光性的导电膜的ITO形成。相对电极133和像素电极51夹着电泳层160。
密封部152设置在阵列基板100与相对基板130之间。电泳层160被密封在由阵列基板100、相对基板130及密封部152包围的内部空间。在密封部152设置有连接部件153。相对电极133经由连接部件153与阵列基板100的公共电极41连接。由此，向相对电极133供给公共电位VCOM。
电泳层160包括多个微囊163。在微囊163的内部封入有多个黑色微粒161、多个白色微粒162和分散液165。多个黑色微粒161和多个白色微粒162分散在分散液165中。分散液165例如是硅油等透光性的液体。黑色微粒161是电泳粒子，例如使用带负电的石墨。白色微粒162是电泳粒子，例如使用带正电的氧化钛(TiO2)。
通过在像素电极51与相对电极133之间形成电场，从而黑色微粒161和白色微粒162的分散状态发生变化。根据黑色微粒161和白色微粒162的分散状态，透过电泳层160的光的透过状态发生变化。由此，在显示面上显示图像。例如，当向相对电极133供给公共电位VCOM(例如0V)、向像素电极51供给负电位时，带负电的黑色微粒161向相对基板130侧移动，带正电的白色微粒162向阵列基板100侧移动。由此，当从相对基板130侧观察阵列基板100时，俯视观察时与像素电极51重叠的区域(像素)成为黑显示。
如以上说明的那样，在实施方式一所涉及的阵列基板100中设置有第一扫描线GCL-N、第二扫描线GCL-P及在俯视观察时与第一扫描线GCL-N和第二扫描线GCL-P交叉的信号线SGL。第一扫描线GCL-N及第二扫描线GCL-P在X方向上延伸设置。第一栅电极GCL-Na及第一栅电极GCL-Nb与第一扫描线GCL-N连接，并在与X方向交叉的Y方向上从第一扫描线GCL-N朝第二扫描线GCL-P突出。第二栅电极GCL-Pa及第二栅电极GCL-Pb与第二扫描线GCL-P连接，并从第二扫描线GCL-P在Y方向上朝第一扫描线GCL-N突出。
半导体膜21具有在X方向上延伸设置的第一直线部21a、在X方向上延伸设置的第二直线部21b及将第一直线部21a的一端与第二直线部21b的一端连接的连接部21c。也就是说，半导体膜21为U字状。半导体膜21的第一直线部21a的另一端和半导体膜21的第二直线部21b的另一端连接于信号线SGL。在俯视观察时，半导体膜21配置于第一扫描线GCL-N与第二扫描线GCL-P之间。而且，第一直线部21a与第一栅电极GCL-Na及第一栅电极GCL-Nb交叉，第二直线部21b与第二栅电极GCL-Pa及第二栅电极GCL-Pb交叉。由此，即使减小被第一扫描线GCL-N、第二扫描线GCL-P及信号线SGL包围的面积，也能够配置半导体膜。其结果，阵列基板100能够高精细化。
第一栅电极GCL-Na和第二栅电极GCL-Pa隔着间隔在Y方向上排列。第一栅电极GCL-Nb和第二栅电极GCL-Pb隔着间隔在Y方向上排列。由此，半导体层的连接部21c及基座电极31(漏电极)不配置于在俯视观察时与第一栅电极GCL-Na、第一栅电极GCL-Nb、第二栅电极GCL-Pa、第二栅电极GCL-Pb重叠的位置，因此，能够降低第一栅电极GCL-Na、第一栅电极GCL-Nb、第二栅电极GCL-Pa及第二栅电极GCL-Pb各自与半导体膜21之间的寄生电容。
由此，阵列基板100能够将像素晶体管TR设为CMOS(互补式MOS)结构。与像素晶体管TR不是CMOS结构的情况相比，阵列基板100能够减小分别施加于NMOS晶体管NTR和PMOS晶体管PTR的电压振幅。阵列基板100能够减小构成像素晶体管TR的PMOS晶体管PTR及NMOS晶体管NTR的耐压。
实施方式一所涉及的阵列基板100具备：基座电极31，其与半导体膜21连接；平坦化膜33，其覆盖信号线SGL和基座电极31；以及像素电极51，其按每个像素PX配置。在俯视观察时，将基座电极31与像素电极51电连接的第一接触孔H1配置在第一扫描线GCL-N与第二扫描线GCL-P之间。由此，第一接触孔H1设置在基座电极31上，因此像素电极51的成膜精度提高。
另外，实施方式一所涉及的阵列基板100在半导体膜21与基座电极31之间具有层间绝缘膜23。将层间绝缘膜23的连接部21c与基座电极31电连接的第二接触孔H2在俯视观察时配置于第一扫描线GCL-N与第二扫描线GCL-P之间。基座电极31执行在俯视观察时第一扫描线GCL-N与第二扫描线GCL-P之间的遮光，并且将半导体膜21与像素电极51之间电连接。
另外，如图4所示，第一接触孔H1与第二接触孔H2位于不同的位置，因此第二接触孔H2的形状精度良好。其结果，像素电极51的成膜精度提高。
另外，在层间绝缘膜23上还开设有连接直线部21a与信号线SGL的第三接触孔H3及连接直线部21b与信号线SGL的第四接触孔H4。
阵列基板100还具备绝缘性的基材1、设置于基材1的一个面1a侧的像素电极51及设置于基材1与像素电极51之间的像素晶体管TR。像素晶体管TR具有NMOS晶体管NTR和与NMOS晶体管NTR并联连接的PMOS晶体管PTR。NMOS晶体管NTR的栅极与第一扫描线GCL-N连接，NMOS晶体管NTR的源极与信号线SGL连接，NMOS晶体管NTR的漏极与像素电极51连接。PMOS晶体管PTR的栅极与第二扫描线GCL-P连接，PMOS晶体管PTR的源极与信号线SGL连接，PMOS晶体管PTR的漏极与像素电极51连接。
实施方式一所涉及的显示装置200具备上述的阵列基板100及与阵列基板100相对配置的显示层。显示层例如是电泳层160。由此，本实施方式可以提供能够提高显示性能的电泳装置作为显示装置200。
另外，在实施方式一中，说明了像素晶体管TR所具有的NMOS晶体管NTR及PMOS晶体管PTR分别为底栅型的情况。然而，在本实施方式中，NMOS晶体管NTR和PMOS晶体管PTR不限于底栅型。在本实施方式中，NMOS晶体管NTR和PMOS晶体管PTR也可以是顶栅型。更具体而言，在顶栅型的NMOS晶体管NTR或PMOS晶体管PTR中，在基材1上配置半导体膜21，在半导体膜21上配置绝缘膜13，在绝缘膜13上配置扫描线GCL。再在该扫描线GCL上配置层间绝缘膜23，在层间绝缘膜23上配置信号线SGL。在该情况下，在绝缘膜13及层间绝缘膜23中形成有通孔，第二接触孔H2、第三接触孔H3及第四接触孔H4分别经由形成于绝缘膜13和层间绝缘膜23中的通孔而与半导体膜21连接。需要说明的是，也可以在基材1与半导体膜21之间配置底涂层等。
另外，在实施方式一中，说明了像素电极51及公共电极41由透光性的导电膜构成的情况。但是，在本实施方式中，像素电极51及公共电极41中的至少一方也可以不是由透光性的导电膜而是由铝、银等金属构成。例如，在像素电极51由金属构成的情况下，像素电极51能够反射入射光。在公共电极41由金属构成的情况下，公共电极41能够将入射光向像素电极51侧反射。
另外，在实施方式一中，说明了与阵列基板100相对的显示层是电泳层160的情况。然而，在本实施方式中，显示层并不限制于电泳层160。例如，显示层也可以是液晶层。由此，可以提供能够提高显示性能的液晶显示装置。
在本实施方式中，也可以在像素电极51上设置绝缘膜。例如在显示层为液晶层的情况下，也可以在像素电极51与液晶层之间设置取向膜作为绝缘膜。由此，阵列基板100能够使液晶层中包含的液晶分子沿恒定方向排列。
(实施方式二)
图11是示出在实施方式二所涉及的阵列基板上多个像素的配置例的俯视图。图12是示出在实施方式二所涉及的阵列基板上的一个像素的电路图。图13是图12所示的XIII-XIII’线的截面图。在实施方式二中，对与实施方式一相同的结构标注相同的符号，并省略说明。
如图11所示，在实施方式二所涉及的阵列基板100中存在沿Y方向延伸设置的辅助布线ML。在实施方式二中，在像素PX中配置有一个辅助布线ML。
如图13所示，辅助布线ML配置在不与信号线SGL、基座电极31、半导体膜21重叠的位置。辅助布线ML虽然在俯视观察时与第一扫描线GCL-N及第二扫描线GCL-P重叠，但是被绝缘膜13绝缘。
如图13所示，辅助布线ML与信号线SGL及基座电极31一起设置在层间绝缘膜23上。也就是说，辅助布线ML、信号线SGL及基座电极31设置于同一层。辅助布线ML由与信号线SGL及基座电极31相同的材料形成。
如图13所示，在平坦化膜33设置有第五接触孔H5。第五接触孔H5的底面是辅助布线ML。如图12所示，与第五接触孔H5重叠的辅助布线ML设置有将宽度相比于其他部分加宽的宽幅部。由此，第五接触孔H5的形状稳定。
另外，辅助布线ML的部分被遮光，抑制了光电转换。因此，阵列基板100能够降低像素晶体管TR发生误动作的可能性，能够提高可靠性。
另外，接触孔H5将公共电极41和辅助布线ML电连接，在俯视观察时，配置于第一扫描线GCL-N与第二扫描线GCL-P之间。由此，即使阵列基板100高精细化，也能够降低公共电极41的电阻。
(实施方式三)
图14是示出在实施方式三所涉及的阵列基板上多个像素的配置例的俯视图。在实施方式三中，对与实施方式一及实施方式二相同的结构标注相同的符号，并省略说明。
在图14中示出了在X方向上排列的四个像素PX。图14所示的辅助布线ML在沿X方向相邻排列的像素PX之间每隔一个地设置。由此，半导体膜21的形状相对于辅助布线ML呈线性对称。
当在X方向上相邻排列的像素PX之间没有辅助布线ML时，两个信号线SGL在X方向上接近排列。换言之，两个信号线SGL在沿X方向相邻排列的像素PX之间每隔一个地设置。
由此，即使辅助布线ML的宽度比信号线SGL大，辅助布线ML也不易显眼。另外，辅助布线ML在沿X方向相邻排列的像素PX之间每隔一个地设置，因此与对每个像素PX配置辅助布线ML的情况相比，能够进一步减小在像素PX中所占的电路规模。并且，辅助布线ML的数量减少，因此使像素PX的X方向的大小变小，由此能够进行高精细的显示。
以上，对本公开的优选的实施方式进行了说明，但本公开并不限制于这样的实施方式。在实施方式中公开的内容只不过是一例，能够在不脱离本公开的主旨的范围内进行各种变更。在不脱离本公开的主旨的范围内进行的适当的变更也当然属于本公开的技术范围。

Claims (9)

1.一种阵列基板，其特征在于，具备：
第一扫描线,在第一方向上延伸设置；
第二扫描线,在所述第一方向上延伸设置；
两个第一栅电极,与所述第一扫描线连接,并在与所述第一方向交叉的第二方向上从所述第一扫描线朝所述第二扫描线突出；
两个第二栅电极,与所述第二扫描线连接,并从所述第二扫描线在所述第二方向上朝所述第一扫描线突出；
信号线,在俯视观察时与所述第一扫描线及所述第二扫描线交叉；
半导体膜，所述半导体膜具有在所述第一方向上延伸设置的第一直线部、在所述第一方向上延伸设置的第二直线部及将所述第一直线部的一端与所述第二直线部的一端连接的连接部,所述半导体膜的所述第一直线部的另一端和所述第二直线部的另一端与所述信号线连接；
基座电极，与所述半导体膜连接；
平坦化膜，覆盖所述信号线和所述基座电极；以及
像素电极，按每个像素配置，
在俯视观察时,所述半导体膜配置于所述第一扫描线与所述第二扫描线之间,所述第一直线部与两个所述第一栅电极交叉,所述第二直线部与两个所述第二栅电极交叉，
在俯视观察时，所述平坦化膜的第一接触孔将所述基座电极与所述像素电极连接，并且所述平坦化膜的第一接触孔配置于所述第一扫描线与所述第二扫描线之间，
所述基座电极不与所述第一栅电极和所述第二栅电极重叠。
2.根据权利要求1所述的阵列基板，其特征在于，
一个所述第一栅电极和一个所述第二栅电极隔开间隔地在所述第二方向上排列。
3.根据权利要求2所述的阵列基板，其特征在于，
在所述半导体膜与所述基座电极之间具有层间绝缘膜，
将所述连接部与所述基座电极连接的所述层间绝缘膜的第二接触孔，在俯视观察时配置于所述第一扫描线与所述第二扫描线之间。
4.根据权利要求3所述的阵列基板，其特征在于，
还具有所述层间绝缘膜的第三接触孔及所述层间绝缘膜的第四接触孔，所述第三接触孔将所述第一直线部与所述信号线连接，所述第四接触孔将所述第二直线部与所述信号线连接。
5.根据权利要求1所述的阵列基板，其特征在于，还具备：
公共电极，隔着绝缘膜与所述像素电极层叠；以及
辅助布线，与所述公共电极连接，
所述辅助布线在所述第二方向上延伸设置，
将所述公共电极与所述辅助布线连接的第五接触孔在俯视观察时配置于所述第一扫描线与所述第二扫描线之间。
6.根据权利要求5所述的阵列基板，其特征在于，
所述辅助布线针对每个所述像素而设置。
7.根据权利要求5所述的阵列基板，其特征在于，
所述辅助布线在沿所述第一方向相邻排列的所述像素之间每隔一个地设置。
8.根据权利要求1所述的阵列基板，其特征在于，还具有：
NMOS晶体管；以及
PMOS晶体管，与所述NMOS晶体管并联连接，
所述NMOS晶体管的所述第一栅电极与所述第一扫描线连接，
所述PMOS晶体管的所述第二栅电极与所述第二扫描线连接。
9.一种显示装置，其特征在于，具有：
权利要求1至8中任一项所述的阵列基板；
相对基板；以及
显示层，位于所述阵列基板与所述相对基板之间，
所述显示层为电泳层。
CN202010673072.8A 2019-07-19 2020-07-14 阵列基板及显示装置 Active CN112241090B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-134057 2019-07-19
JP2019134057A JP7306906B2 (ja) 2019-07-19 2019-07-19 アレイ基板及び表示装置

Publications (2)

Publication Number Publication Date
CN112241090A CN112241090A (zh) 2021-01-19
CN112241090B true CN112241090B (zh) 2023-12-08

Family

ID=74170959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010673072.8A Active CN112241090B (zh) 2019-07-19 2020-07-14 阵列基板及显示装置

Country Status (3)

Country Link
US (2) US11342360B2 (zh)
JP (1) JP7306906B2 (zh)
CN (1) CN112241090B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4216295A4 (en) * 2021-04-28 2024-06-26 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE, DISPLAY PANEL AND MANUFACTURING METHOD FOR DISPLAY SUBSTRATE
TWI779899B (zh) * 2021-10-25 2022-10-01 友達光電股份有限公司 顯示裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129943A (ja) * 2008-07-31 2011-06-30 Semiconductor Energy Lab Co Ltd 半導体装置
CN205405027U (zh) * 2015-02-19 2016-07-27 株式会社日本显示器 显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
KR100477102B1 (ko) * 2001-12-19 2005-03-17 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트씨모스 박막 트랜지스터 및 그의 제조방법
JP4425574B2 (ja) * 2003-05-16 2010-03-03 株式会社半導体エネルギー研究所 素子基板及び発光装置
CN100511700C (zh) * 2005-11-14 2009-07-08 精工爱普生株式会社 发光装置和电子仪器
JP4911215B2 (ja) * 2009-03-13 2012-04-04 セイコーエプソン株式会社 薄膜半導体装置、電気光学装置、および電子機器
JP2011221125A (ja) 2010-04-06 2011-11-04 Seiko Epson Corp 電気光学装置とその駆動方法、及び電子機器
JP5417383B2 (ja) * 2011-06-13 2014-02-12 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
EP2853940B1 (en) * 2012-08-22 2019-09-11 Toppan Printing Co., Ltd. Method for inspecting an electrophoretic display substrate
KR102169034B1 (ko) * 2014-07-25 2020-10-23 엘지디스플레이 주식회사 표시장치 및 그 제조방법
CN106855674B (zh) * 2017-03-23 2020-01-07 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
JP6999367B2 (ja) * 2017-11-01 2022-01-18 株式会社ジャパンディスプレイ 基板及び電気泳動装置
TWI676066B (zh) * 2018-01-05 2019-11-01 友達光電股份有限公司 液晶顯示裝置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129943A (ja) * 2008-07-31 2011-06-30 Semiconductor Energy Lab Co Ltd 半導体装置
CN205405027U (zh) * 2015-02-19 2016-07-27 株式会社日本显示器 显示装置

Also Published As

Publication number Publication date
US11342360B2 (en) 2022-05-24
US20220246645A1 (en) 2022-08-04
JP7306906B2 (ja) 2023-07-11
US20210020661A1 (en) 2021-01-21
CN112241090A (zh) 2021-01-19
US11658188B2 (en) 2023-05-23
JP2021018332A (ja) 2021-02-15

Similar Documents

Publication Publication Date Title
US11316001B2 (en) Display device having data line interconnections in a display area
JP6999367B2 (ja) 基板及び電気泳動装置
CN112241090B (zh) 阵列基板及显示装置
US11171241B2 (en) TFT substrate
US8704755B2 (en) Electrophoretic display
JP6662414B2 (ja) 電気光学装置および電子機器
US12072592B2 (en) Semiconductor substrate and display device
US12292658B2 (en) Display device
JP2021033073A (ja) 電気光学装置、および電子機器
CN111694196B (zh) 电光装置以及电子设备
JP7052844B2 (ja) 電気光学装置および電子機器
JP2021092680A (ja) 電気光学装置および電子機器
US20250143121A1 (en) Display device
CN113495387B (zh) 半导体基板及显示装置
JP6959359B2 (ja) 基板及び電気泳動装置
JP7140296B2 (ja) 電気光学装置および電子機器
US11500251B2 (en) Electro-optical device and electronic apparatus
KR20150073610A (ko) 액정표시장치
CN117337092A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant