[go: up one dir, main page]

CN112103186A - 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构 - Google Patents

一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构 Download PDF

Info

Publication number
CN112103186A
CN112103186A CN202011005205.0A CN202011005205A CN112103186A CN 112103186 A CN112103186 A CN 112103186A CN 202011005205 A CN202011005205 A CN 202011005205A CN 112103186 A CN112103186 A CN 112103186A
Authority
CN
China
Prior art keywords
region
polysilicon
doping region
silicon nitride
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011005205.0A
Other languages
English (en)
Other versions
CN112103186B (zh
Inventor
潘光燃
胡瞳腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Semi One Technology Co ltd
Original Assignee
Shenzhen Semi One Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Semi One Technology Co ltd filed Critical Shenzhen Semi One Technology Co ltd
Priority to CN202011005205.0A priority Critical patent/CN112103186B/zh
Publication of CN112103186A publication Critical patent/CN112103186A/zh
Application granted granted Critical
Publication of CN112103186B publication Critical patent/CN112103186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种提高沟槽MOSFET元胞密度的工艺方法及沟槽MOSFET结构，包括以下步骤：步骤S4：淀积多晶硅，去除所述沟槽之外的多晶硅，去除所述第一氮化硅，在外延层中形成第一掺杂区和第三掺杂区，淀积第二氮化硅，刻蚀所述第二氮化硅，在所述多晶硅的侧壁形成侧墙，所述多晶硅的左、右侧壁形成的侧墙的宽度相等；步骤S5：在第一掺杂区中注入硼原子或磷原子形成第二掺杂区，所述第二掺杂区的掺杂浓度为第一掺杂区的掺杂浓度的20‑100倍，去除所述侧墙，去除凸出于第一氧化层表面之上的多晶硅，淀积介质层并去除设定区域的介质层和硅，形成源区接触孔。本发明提供的提高沟槽MOSFET元胞密度的工艺方法及沟槽MOSFET结构具有可实现更均匀的阈值电压和导通电阻等优点。

Description

一种提高沟槽MOSFET元胞密度的工艺方法及沟槽MOSFET结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种提高沟槽MOSFET元胞密度的工艺方法及沟槽MOSFET结构。
背景技术
MOSFET芯片是一种分立器件，属于半导体功率器件范畴，与集成电路同属于半导体芯片领域，MOSFET的最关键指标参数包括击穿电压(特指漏源击穿电压)、导通电阻和阈值电压(口语中也称之为开启电压)，通常情况下，击穿电压越大越好，导通电阻越小越好。为实现其标称的击穿电压，MOSFET芯片内部结构中都采用特定电阻率、特定厚度的外延层来承压，通常所需实现的击穿电压越高，外延层的电阻率或(和)厚度也就越大，芯片的单位面积的导通电阻随之也越大，所以说，单位面积的导通电阻与击穿电压是一对互为矛盾的参数；最大程度的减小MOSFET芯片的导通电阻，是芯片研发工程师最重要的工作之一，为减小MOSFET芯片的导通电阻，最直接的方法是增大芯片的面积，但这种方法也最直接的增加了芯片的成本，所以说，最大程度的改善单位面积的导通电阻，才是芯片研发工程师的职责所在。
现有技术的缺点：在采用光刻、刻蚀的工艺方法形成源区接触孔m的制程中，光刻工艺总是存在一定精度的对准偏差，即实践工艺中的源区接触孔m不完全处于相邻沟槽c之间的中轴线位置，因此对源区接触孔m所在区域进行离子注入形成的第二掺杂区k也不位于相邻沟槽c之间的中轴线位置，即第二掺杂区k的左右边沿至对应沟槽c的距离(X1与X2)不相等，因此源区接触孔m的左、右边沿至对应的沟槽c边沿的P型导电通道的电阻值不相等，导致MOSFET芯片的雪崩电流特性变差，阈值电压和导通电阻不均匀等一系列问题。
正因为如此，现有技术中MOSFET芯片的元胞密度不能设计得太高(元胞密度越高，意味着X1和X2的设计值就越小，当源区接触孔光刻存在较小的对准偏差时，就会导致X1与X2严重不对等，芯片的性能下降甚至功能失效)，现有技术中的MOSFET因受此因素局限所以其单位面积的导通电阻不能做得更小。
发明内容
本发明提供了一种提高沟槽MOSFET元胞密度的工艺方法及沟槽MOSFET结构，旨在解决芯片单位面积的导通电阻大的问题。
为了解决上述技术问题，本发明提供提供了一种提高沟槽MOSFET元胞密度的工艺方法，包括以下步骤：
步骤S1：在衬底的表面形成外延层；
步骤S2：在所述外延层的表面形成硬掩膜，所述硬掩膜包括第一氧化层、第二氧化层和第一氮化硅，所述第一氧化层形成在所述外延层的表面，所述第一氮化硅形成在所述第一氧化层的表面，所述第二氧化层形成在所述第一氮化硅的表面；
步骤S3：在所述外延层中形成沟槽，去除所述第二氧化层，在所述沟槽的表面生长栅氧化层；
步骤S4：淀积多晶硅，去除所述沟槽之外的多晶硅，去除所述第一氮化硅，在外延层中形成第一掺杂区和第三掺杂区，淀积第二氮化硅，刻蚀所述第二氮化硅，在所述多晶硅的侧壁形成侧墙，所述多晶硅的左、右侧壁形成的侧墙的宽度相等；
步骤S5：在第一掺杂区中注入硼原子或磷原子形成第二掺杂区，所述第二掺杂区的掺杂浓度为第一掺杂区的掺杂浓度的20-100倍，去除所述侧墙，去除凸出于第一氧化层表面之上的多晶硅，淀积介质层并去除设定区域的介质层和硅，形成源区接触孔。
优选地，所述衬底为N型衬底，所述外延层为N型外延层，在所述N型外延层的表面注入硼原子，所述第一掺杂区为第一P型掺杂区，所述第二掺杂区为第二P型掺杂区，所述第三掺杂区为N型掺杂区；或所述衬底为P型衬底，所述外延层为P型外延层，在所述P型外延层的表面注入磷原子，所述第一掺杂区为第一N型掺杂区，所述第二掺杂区为第二N型掺杂区，所述第三掺杂区为P型掺杂区。
优选地，所述步骤S3包括：
步骤S31：采用光刻、干法刻蚀的工艺去除设定区域的第一氧化层、第一氮化硅和第二氧化层；
步骤S32：采用干法刻蚀的工艺，在所述设定区域的外延层中形成所述沟槽；
步骤S33：采用湿法腐蚀的工艺，去除所述第二氧化层。
优选地，所述步骤S4包括：
步骤S41：采用干法刻蚀或化学机械研磨工艺去除所述沟槽之外的多晶硅，从上至下去除所述第一氮化硅表面的多晶硅；
步骤S42：采用湿法腐蚀工艺去除第一氮化硅；
步骤S43：采用化学气相淀积的工艺，在所述第一氧化层的表面、多晶硅的表面和侧壁生长第二氮化硅；
步骤S44：采用垂直向下的干法刻蚀工艺，将位于所述第一氧化层和多晶硅的表面的第二氮化硅全部刻蚀掉，位于所述多晶硅侧壁的第二氮化硅保留下来且形成侧墙。
为了解决上述技术问题，本发明提供一种沟槽MOSFET结构，由上述的一种提高沟槽MOSFET元胞密度的工艺方法制成，所述步骤S2中，所述第一氧化层的厚度为15-50nm，所述第一氮化硅的厚度为300-600nm，所述第二氧化层的厚度为200-400nm。
优选地，所述步骤S4中，去除所述沟槽之外的多晶硅，所述多晶硅的上表面比所述第一氮化硅的上表面低0-100mm，所述步骤S42之后形成凸出的多晶硅，凸出的高度为所述多晶硅表面与所述第一氧化层表面的高度差，所述高度差为300-600nm，所述步骤S43中，淀积所述第二氮化硅，淀积的厚度小于所述多晶硅表面与所述第一氧化层表面的高度差，淀积的厚度为150-400nm。
优选地，所述步骤S5中，所述第一掺杂区中形成第二掺杂区，所述第二掺杂区的宽度等于相邻所述侧墙之间的间距，所述第二掺杂区的两侧与对应的所述沟槽有距离，所述距离与所述侧墙的宽度相对应，所述侧墙的宽度与淀积所述第二氮化硅的厚度相对应，所述第二掺杂区的浓度大于所述第一掺杂区的浓度，所述第二掺杂区的深度小于所述第一掺杂区的深度。
优选地，所述步骤S5中，所述第二掺杂区的浓度小于所述第三掺杂区的浓度，所述源区接触孔穿透所述介质层，所述第三掺杂区深入所述第二掺杂区中，所述源区接触孔在第二掺杂区中的深度小于所述第二掺杂区的深度，所述源区接触孔的宽度小于所述第二掺杂区的宽度。
优选地，所述衬底的下表层为沟槽MOSFET结构的漏，所述多晶硅为沟槽MOSFET结构的栅，所述第三掺杂区为沟槽MOSFET结构的源区，所述第一掺杂区和所述第二掺杂区构成沟槽MOSFET结构的体区。
本申请实施例提供的技术方案可以包括以下有益效果：利用侧墙的掩蔽作用在第一掺杂区之中形成与沟槽有设定距离的第二掺杂区(且此设定距离不受接触孔光刻对准偏差的影响)，然后在第二掺杂区之中形成比第二掺杂区宽度较窄的源区接触孔，如此，即使接触孔光刻存在对准偏差，导致源区接触孔左右两侧的第二掺杂区宽度不一致，但由于第二掺杂区的掺杂浓度是第一掺杂区的20-100倍，即第二掺杂区的电阻率远远小于第一掺杂区的电阻率，所以源区接触孔的左、右边沿至对应的沟槽边沿的P型导电通道的电阻值(Rb)基本上不受接触孔光刻对准偏差的影响，因此采用本发明可以实现比现有技术更佳的雪崩电流特性；以及，由于第二掺杂区边沿至对应沟槽的距离不受接触孔光刻对准偏差的影响，采用本发明可以实现更均匀的阈值电压和导通电阻，以及实现更高的元胞密度从而降低单位面积导通电阻。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中沟槽MOSFET结构的示意图；
图2是本发明提高沟槽MOSFET元胞密度的工艺方法的流程示意图；
图3是图3中步骤S3的流程示意图；
图4是图3中步骤S4的流程示意图；
图5是本发明提高沟槽MOSFET元胞密度的工艺方法中步骤S1的结构示意图；
图6是本发明提高沟槽MOSFET元胞密度的工艺方法中步骤S2的结构示意图；
图7是本发明提高沟槽MOSFET元胞密度的工艺方法中步骤S31的结构示意图；
图8是本发明提高沟槽MOSFET元胞密度的工艺方法中步骤S33的结构示意图；
图9是本发明提高沟槽MOSFET元胞密度的工艺方法中步骤S3的结构示意图；
图10是本发明提高沟槽MOSFET元胞密度的工艺方法中步骤S4的结构示意图；
图11是本发明提高沟槽MOSFET元胞密度的工艺方法中步骤S41的结构示意图；
图12-13是本发明提高沟槽MOSFET元胞密度的工艺方法中步骤S42的结构示意图；
图14是本发明提高沟槽MOSFET元胞密度的工艺方法中步骤S43的结构示意图；
图15是本发明提高沟槽MOSFET元胞密度的工艺方法中步骤S44的结构示意图；
图16-19是本发明提高沟槽MOSFET元胞密度的工艺方法中步骤S5的结构示意图。
标号说明:
100、提高沟槽MOSFET元胞密度的工艺方法；1、衬底；2、外延层；3、第一氧化层；4、第一氮化硅；5、第二氧化层；6、沟槽；7、栅氧化层；8、多晶硅；9、第一掺杂区；10、第三掺杂区；11、第二氮化硅；11.1、侧墙；12、第二掺杂区；13、介质层；14、源区接触孔；200、沟槽MOSFET结构。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
请参阅图2，本发明公开了一种提高沟槽MOSFET元胞密度的工艺方法100，包括以下步骤：
步骤S1：在衬底1的表面形成外延层2；参阅图5；
步骤S2：在所述外延层2的表面形成硬掩膜，所述硬掩膜包括第一氧化层3、第二氧化层5和第一氮化硅4，所述第一氧化层3形成在所述外延层2的表面，所述第一氮化硅4形成在所述第一氧化层3的表面，所述第二氧化层5形成在所述第一氮化硅4的表面；参阅图6；
步骤S3：在所述外延层2中形成沟槽6，去除所述第二氧化层5，在所述沟槽6的表面生长栅氧化层7；参阅图7-9；
步骤S4：淀积多晶硅8，去除所述沟槽6之外的多晶硅8，去除所述第一氮化硅4，在外延层2中形成第一掺杂区9和第三掺杂区10，淀积第二氮化硅11，刻蚀所述第二氮化硅11，在所述多晶硅8的侧壁形成侧墙11.1，所述多晶硅8的左、右侧壁形成的侧墙11.1的宽度相等；参阅图10-15；
步骤S5：在第一掺杂区9中注入硼原子或磷原子形成第二掺杂区12，所述第二掺杂区12的掺杂浓度为第一掺杂区9的掺杂浓度的20-100倍，去除所述侧墙11.1，去除凸出于第一氧化层3表面之上的多晶硅8，淀积介质层13并去除设定区域的介质层13和硅，形成源区接触孔14。参阅图16-19。
利用侧墙11.1的掩蔽作用在第一掺杂区9之中形成与沟槽6有设定距离的第二掺杂区12(且此设定距离不受接触孔光刻对准偏差的影响)，然后在第二掺杂区12之中形成比第二掺杂区12宽度较窄的源区接触孔14，如此，即使接触孔的光刻存在对准偏差，导致源区接触孔14左右两侧的第二掺杂区12宽度不一致，但由于第二掺杂区12的掺杂浓度是第一掺杂区9的20-100倍，即第二掺杂区12的电阻率远远小于第一掺杂区9的电阻率，所以源区接触孔14的左、右边沿至对应的沟槽6边沿的P型导电通道的电阻值(Rb)基本上不受接触孔光刻对准偏差的影响，因此采用本发明可以实现比现有技术更佳的雪崩电流特性；以及，由于第二掺杂区12边沿至对应沟槽6的距离不受接触孔光刻对准偏差的影响，采用本发明可以实现更均匀的阈值电压和导通电阻，以及实现更高的元胞密度从而降低单位面积导通电阻。
在本实施例中，所述衬底1为N型衬底，所述外延层2为N型外延层，在所述N型外延层的表面注入硼原子，所述第一掺杂区9为第一P型掺杂区，所述第二掺杂区12为第二P型掺杂区，所述第三掺杂区10为N型掺杂区；可选的，在一些其他的实施例中，所述衬底1为P型衬底，所述外延层2为P型外延层，在所述P型外延层的表面注入磷原子，所述第一掺杂区9为第一N型掺杂区，所述第二掺杂区12为第二N型掺杂区，所述第三掺杂区10为P型掺杂区。
请参阅图3，所述步骤S3包括：
步骤S31：采用光刻、干法刻蚀的工艺去除设定区域的第一氧化层3、第一氮化硅4和第二氧化层5；参阅图7；
步骤S32：采用干法刻蚀的工艺，在所述设定区域的外延层2中形成所述沟槽6；
步骤S33：采用湿法腐蚀的工艺，去除所述第二氧化层5；参阅图8。
所述设定区域之外的区域，由于有硬掩膜的掩蔽，所以不会被刻出沟槽6。
请参阅图4，所述步骤S4包括：
步骤S41：采用干法刻蚀或化学机械研磨工艺去除所述沟槽6之外的多晶硅8，从上至下去除所述第一氮化硅4表面的多晶硅8；参阅图11；
步骤S42：采用湿法腐蚀工艺去除第一氮化硅4；参阅图12；
步骤S43：采用化学气相淀积的工艺，在所述第一氧化层3的表面、多晶硅8的表面和侧壁生长第二氮化硅11；参阅图13-14；
步骤S44：采用垂直向下的干法刻蚀工艺，将位于所述第一氧化层3和多晶硅8的表面的第二氮化硅11全部刻蚀掉，位于所述多晶硅8侧壁的第二氮化硅11保留下来且形成侧墙11.1；参阅图15。
湿法腐蚀工艺具有选择性，即在腐蚀去除第一氮化硅4的同时，第一氧化层3和多晶硅8不会被腐蚀。
由于多晶硅8侧壁的第二氮化硅11的纵向厚度(Y)大于横向厚度(X)，所以在步骤S44垂直向下的干法刻蚀工艺之后，位于多晶硅8侧壁的第二氮化硅11不会被刻蚀掉，得以保留且多晶硅8左、右侧壁保留的第二氮化硅11侧墙的宽度是相等的。
至此，提高沟槽MOSFET元胞密度的工艺方法100制成的主体结构都已经完成，后续关于沟槽MOSFET结构的金属层、钝化层的具体工艺过程，属于常规工艺做法，在此不做赘述。
请参阅图5，本发明公开了一种沟槽MOSFET结构200，由上述一种提高沟槽MOSFET元胞密度的工艺方法100制成，请参阅图6，其中所述步骤S2中，所述第一氧化层3的厚度为15-50nm，所述第一氮化硅4的厚度为300-600nm，所述第二氧化层5的厚度为200-400nm。
请参阅图10-15，所述步骤S4中，去除所述沟槽6之外的多晶硅8，所述多晶硅8的上表面比所述第一氮化硅4的上表面低0-100mm，所述步骤S42之后形成凸出的多晶硅8，凸出的高度为所述多晶硅8表面与所述第一氧化层3表面的高度差，所述高度差为300-600nm，所述步骤S43中，淀积所述第二氮化硅11，淀积的厚度小于所述多晶硅8表面与所述第一氧化层3表面的高度差，淀积的厚度为150-400nm。
化学气相淀积工艺是没有方向性的(其固有属性)，即各个方向同时生长：在多晶硅8的上表面纵向生长第二氮化硅11的同时，也会在多晶硅8的侧壁横向生长第二氮化硅11，且在多晶硅8侧壁横向生长的厚度与在多晶硅8上表面纵向生长的厚度一样。
请参阅图14，由于多晶硅8的上表面与第一氧化层3的上表面的高度差(300-600nm)比第二氮化硅11的工艺厚度(150-400nm)大，所以位于多晶硅8的侧壁的第二氮化硅11的纵向厚度(Y)大于横向厚度(X)。
请参阅图14和图15，所述步骤S44中，因为多晶硅8侧壁的第二氮化硅11的纵向厚度(Y)大于横向厚度(X)，所以在此步垂直向下的干法刻蚀工艺之后，位于多晶硅8侧壁的第二氮化硅11不会被刻蚀掉，得以保留。
请参阅图16，所述步骤S5中，所述第一掺杂区9中形成第二掺杂区12，所述第二掺杂区12的宽度等于相邻所述侧墙11.1之间的间距，所述第二掺杂区12的两侧与对应的所述沟槽6有距离(X3、X4)，所述距离与所述侧墙11.1的宽度相对应，所述侧墙11.1的宽度与淀积所述第二氮化硅11的厚度相对应，所述第二掺杂区12的浓度大于所述第一掺杂区9的浓度，所述第二掺杂区12的深度小于所述第一掺杂区9的深度。
向第一型掺杂区9之中注入硼原子或磷原子，即形成第二掺杂区12，由于侧墙11.1的掩蔽作用，在侧墙11.1正下方的第一掺杂区9之中不会被注入硼原子，即第二掺杂区12的边缘与沟槽6有一定的距离(X3、X4)。此距离(X3、X4)是由侧墙11.1的宽度决定的，而侧墙11.1的宽度是由第二氮化硅11的工艺厚度决定的，即可以设定第二氮化硅11的工艺厚度，从而实现想要的X3、X4距离值。
请参阅图19，所述步骤S5中，所述第二掺杂区12的浓度小于所述第三掺杂区10的浓度，所述源区接触孔14穿透所述介质层13，所述第三掺杂区10深入所述第二掺杂区12中，所述源区接触孔14在第二掺杂区12中的深度小于所述第二掺杂区12的深度，所述源区接触孔14的宽度小于所述第二掺杂区的宽度。
优选地，在本实施例中，所述衬底1的下表层为沟槽MOSFET结构200的漏，所述多晶硅8为沟槽MOSFET结构200的栅，所述第三掺杂区为沟槽MOSFET结构200的源区，所述第一掺杂区9和所述第二掺杂区12构成沟槽MOSFET结构200的体区。
必须提出的是，本发明提供的一种提高沟槽MOSFET元胞密度的工艺方法及沟槽MOSFET结构，不仅适用于N型沟槽MOSFET，同样也适用于P型沟槽MOSFET；以及所有由沟槽MOSFET衍生和演变形成的其它半导体器件(比如SGT和IGBT)，也都视为本发明之保护范围。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种提高沟槽MOSFET元胞密度的工艺方法，其特征在于，包括以下步骤：
步骤S1：在衬底的表面形成外延层；
步骤S2：在所述外延层的表面形成硬掩膜，所述硬掩膜包括第一氧化层、第二氧化层和第一氮化硅，所述第一氧化层形成在所述外延层的表面，所述第一氮化硅形成在所述第一氧化层的表面，所述第二氧化层形成在所述第一氮化硅的表面；
步骤S3：在所述外延层中形成沟槽，去除所述第二氧化层，在所述沟槽的表面生长栅氧化层；
步骤S4：淀积多晶硅，去除所述沟槽之外的多晶硅，去除所述第一氮化硅，在外延层中形成第一掺杂区和第三掺杂区，淀积第二氮化硅，刻蚀所述第二氮化硅，在所述多晶硅的侧壁形成侧墙，所述多晶硅的左、右侧壁形成的侧墙的宽度相等；
步骤S5：在第一掺杂区中注入硼原子或磷原子形成第二掺杂区，所述第二掺杂区的掺杂浓度为第一掺杂区的掺杂浓度的20-100倍，去除所述侧墙，去除凸出于第一氧化层表面之上的多晶硅，淀积介质层并去除设定区域的介质层和硅，形成源区接触孔。
2.根据权利要求1所述的提高沟槽MOSFET元胞密度的工艺方法，其特征在于，所述衬底为N型衬底，所述外延层为N型外延层，在所述N型外延层的表面注入硼原子，所述第一掺杂区为第一P型掺杂区，所述第二掺杂区为第二P型掺杂区，所述第三掺杂区为N型掺杂区；或所述衬底为P型衬底，所述外延层为P型外延层，在所述P型外延层的表面注入磷原子，所述第一掺杂区为第一N型掺杂区，所述第二掺杂区为第二N型掺杂区，所述第三掺杂区为P型掺杂区。
3.根据权利要求1所述的提高沟槽MOSFET元胞密度的工艺方法，其特征在于，所述步骤S3包括：
步骤S31：采用光刻、干法刻蚀的工艺去除设定区域的第一氧化层、第一氮化硅和第二氧化层；
步骤S32：采用干法刻蚀的工艺，在所述设定区域的外延层中形成所述沟槽；
步骤S33：采用湿法腐蚀的工艺，去除所述第二氧化层。
4.根据权利要求3所述的提高沟槽MOSFET元胞密度的工艺方法，其特征在于，所述步骤S4包括：
步骤S41：采用干法刻蚀或化学机械研磨工艺去除所述沟槽之外的多晶硅，从上至下去除所述第一氮化硅表面的多晶硅；
步骤S42：采用湿法腐蚀工艺去除第一氮化硅；
步骤S43：采用化学气相淀积的工艺，在所述第一氧化层的表面、多晶硅的表面和侧壁生长第二氮化硅；
步骤S44：采用垂直向下的干法刻蚀工艺，将位于所述第一氧化层和多晶硅的表面的第二氮化硅全部刻蚀掉，位于所述多晶硅侧壁的第二氮化硅保留下来且形成侧墙。
5.一种沟槽MOSFET结构，由上述权利要求4所述的一种提高沟槽MOSFET元胞密度的工艺方法制成，其特征在于：所述步骤S2中，所述第一氧化层的厚度为15-50nm，所述第一氮化硅的厚度为300-600nm，所述第二氧化层的厚度为200-400nm。
6.根据权利要求5所述的一种沟槽MOSFET结构，其特征在于，所述步骤S4中，去除所述沟槽之外的多晶硅，所述多晶硅的上表面比所述第一氮化硅的上表面低0-100mm，所述步骤S42之后形成凸出的多晶硅，凸出的高度为所述多晶硅表面与所述第一氧化层表面的高度差，所述高度差为300-600nm，所述步骤S43中，淀积所述第二氮化硅，淀积的厚度小于所述多晶硅表面与所述第一氧化层表面的高度差，淀积的厚度为150-400nm。
7.根据权利要求5所述的一种沟槽MOSFET结构，其特征在于，所述步骤S5中，所述第一掺杂区中形成第二掺杂区，所述第二掺杂区的宽度等于相邻所述侧墙之间的间距，所述第二掺杂区的两侧与对应的所述沟槽有距离，所述距离与所述侧墙的宽度相对应，所述侧墙的宽度与淀积所述第二氮化硅的厚度相对应，所述第二掺杂区的浓度大于所述第一掺杂区的浓度，所述第二掺杂区的深度小于所述第一掺杂区的深度。
8.根据权利要求7所述的一种沟槽MOSFET结构，其特征在于，所述步骤S5中，所述第二掺杂区的浓度小于所述第三掺杂区的浓度，所述源区接触孔穿透所述介质层，所述第三掺杂区深入所述第二掺杂区中，所述源区接触孔在第二掺杂区中的深度小于所述第二掺杂区的深度，所述源区接触孔的宽度小于所述第二掺杂区的宽度。
9.根据权利要求5所述的沟槽MOSFET结构，其特征在于：所述衬底的下表层为沟槽MOSFET结构的漏，所述多晶硅为沟槽MOSFET结构的栅，所述第三掺杂区为沟槽MOSFET结构的源区，所述第一掺杂区和所述第二掺杂区构成沟槽MOSFET结构的体区。
CN202011005205.0A 2020-09-22 2020-09-22 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构 Active CN112103186B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011005205.0A CN112103186B (zh) 2020-09-22 2020-09-22 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011005205.0A CN112103186B (zh) 2020-09-22 2020-09-22 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构

Publications (2)

Publication Number Publication Date
CN112103186A true CN112103186A (zh) 2020-12-18
CN112103186B CN112103186B (zh) 2022-03-15

Family

ID=73755069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011005205.0A Active CN112103186B (zh) 2020-09-22 2020-09-22 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构

Country Status (1)

Country Link
CN (1) CN112103186B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658949A (zh) * 2021-08-12 2021-11-16 深圳市芯电元科技有限公司 一种改善关断特性的mosfet芯片制造工艺
CN113658948A (zh) * 2021-08-12 2021-11-16 深圳市芯电元科技有限公司 一种改善关断特性的mosfet芯片制造方法
CN113764407A (zh) * 2021-08-12 2021-12-07 深圳市芯电元科技有限公司 一种改善栅极特性的mosfet芯片制造工艺
CN116864490A (zh) * 2023-07-04 2023-10-10 深圳市美浦森半导体有限公司 沟槽mosfet的接触孔光刻对准精度监测结构及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246082A1 (en) * 2007-04-04 2008-10-09 Force-Mos Technology Corporation Trenched mosfets with embedded schottky in the same cell
CN105810724A (zh) * 2016-04-29 2016-07-27 深圳尚阳通科技有限公司 屏蔽栅功率器件及其制造方法
CN106783983A (zh) * 2016-11-18 2017-05-31 珠海格力电器股份有限公司 一种绝缘栅双极型晶体管器件及其制造方法
CN109119477A (zh) * 2018-08-28 2019-01-01 上海华虹宏力半导体制造有限公司 沟槽栅mosfet及其制造方法
CN110429033A (zh) * 2019-08-21 2019-11-08 深圳市芯电元科技有限公司 屏蔽栅沟槽mosfet制造方法
CN111192829A (zh) * 2019-05-31 2020-05-22 深圳方正微电子有限公司 沟槽型vdmos器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246082A1 (en) * 2007-04-04 2008-10-09 Force-Mos Technology Corporation Trenched mosfets with embedded schottky in the same cell
CN105810724A (zh) * 2016-04-29 2016-07-27 深圳尚阳通科技有限公司 屏蔽栅功率器件及其制造方法
CN106783983A (zh) * 2016-11-18 2017-05-31 珠海格力电器股份有限公司 一种绝缘栅双极型晶体管器件及其制造方法
CN109119477A (zh) * 2018-08-28 2019-01-01 上海华虹宏力半导体制造有限公司 沟槽栅mosfet及其制造方法
CN111192829A (zh) * 2019-05-31 2020-05-22 深圳方正微电子有限公司 沟槽型vdmos器件及其制造方法
CN110429033A (zh) * 2019-08-21 2019-11-08 深圳市芯电元科技有限公司 屏蔽栅沟槽mosfet制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658949A (zh) * 2021-08-12 2021-11-16 深圳市芯电元科技有限公司 一种改善关断特性的mosfet芯片制造工艺
CN113658948A (zh) * 2021-08-12 2021-11-16 深圳市芯电元科技有限公司 一种改善关断特性的mosfet芯片制造方法
CN113764407A (zh) * 2021-08-12 2021-12-07 深圳市芯电元科技有限公司 一种改善栅极特性的mosfet芯片制造工艺
CN113658948B (zh) * 2021-08-12 2022-06-07 深圳市芯电元科技有限公司 一种改善关断特性的mosfet芯片制造方法
CN113764407B (zh) * 2021-08-12 2024-03-12 深圳市芯电元科技有限公司 一种改善栅极特性的mosfet芯片制造工艺
CN116864490A (zh) * 2023-07-04 2023-10-10 深圳市美浦森半导体有限公司 沟槽mosfet的接触孔光刻对准精度监测结构及方法
CN116864490B (zh) * 2023-07-04 2024-04-02 深圳市美浦森半导体有限公司 沟槽mosfet的接触孔光刻对准精度监测结构及方法

Also Published As

Publication number Publication date
CN112103186B (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
JP7001364B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN112103186B (zh) 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构
US8586435B2 (en) Fabrication of MOSFET device with reduced breakdown voltage
CN104637821B (zh) 超级结器件的制造方法
CN107039268B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
US8343841B2 (en) Method for fabricating a semiconductor device
CN110223919A (zh) 一种降低导通电阻的屏蔽栅沟槽功率mosfet结构及其制备方法
CN109979987A (zh) 一种屏蔽栅功率器件及制造方法
CN108140670A (zh) 具有采用间隙壁的自对准体接触的沟槽mosfet
CN105428241B (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN103035730A (zh) 射频ldmos器件及其制造方法
CN109037071A (zh) 一种屏蔽栅功率器件的制备方法
CN113594255A (zh) 沟槽型mosfet器件及其制备方法
CN110223959B (zh) 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法
CN113224148B (zh) 具有氮化硅阻挡层的sgt器件及制备方法
US8084813B2 (en) Short gate high power MOSFET and method of manufacture
CN112103187B (zh) 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构
CN107785433A (zh) 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管
CN106158660A (zh) 沟槽型vdmos制造方法
CN114597130B (zh) 一种基于分裂栅的碳化硅mosfet器件及其制造方法
CN112103185B (zh) 一种沟槽mosfet的制造方法及结构
CN112909075A (zh) 一种具有电荷平衡结构的沟槽mosfet及其制作方法
CN114899103B (zh) 碳化硅ldmosfet器件制造方法及碳化硅ldmosfet器件
CN114823341A (zh) 一种基于t型沟槽栅的碳化硅mosfet器件及其制造方法
CN107230628A (zh) 氮化镓场效应晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant