CN112037833B - 电阻式存储器及其数据写入方法 - Google Patents
电阻式存储器及其数据写入方法 Download PDFInfo
- Publication number
- CN112037833B CN112037833B CN201910481138.0A CN201910481138A CN112037833B CN 112037833 B CN112037833 B CN 112037833B CN 201910481138 A CN201910481138 A CN 201910481138A CN 112037833 B CN112037833 B CN 112037833B
- Authority
- CN
- China
- Prior art keywords
- data
- flag
- reverse
- logic value
- special
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Abstract
本发明提供一种电阻式存储器及其数据写入方法。电阻式存储器的数据写入方法包括:接收写入数据并产生反向写入数据;读取多个选中存储单元中的目前数据;使目前数据与写入数据及反向写入数据进行比较;依据比较结果选择根据写入数据及反向写入数据的一者产生最终数据;以及,写入最终数据至选中存储单元中。
Description
技术领域
本发明涉及一种电阻式存储器及其数据写入方法,尤其涉及一种可降低写入比特数的电阻式存储器及其数据写入方法。
背景技术
随着半导体技术的进步,多种不同型式的存储器被提出。进年来,可作为非易失性存储媒介的电阻式存储器被提出。
为提升电阻式存储器的循环忍受度(cycling endurance),现有技术提出2T2R(二晶体管、二电阻)式的电阻式存储单元的架构。这种电阻式存储单元虽可增加其循环忍受度,但却需要相当大的电路面积,造成成本上升。因此,如何在兼顾成本以及循环忍受度的条件下,完成电阻式存储器的设计,为本领域的重要课题。
发明内容
本发明提供一种电阻式存储器及其数据写入方法,有效提升写入循环的耐受度、写入表现以及降低功率消耗。
本发明的电阻式存储器的数据写入方法包括:接收写入数据并产生反向写入数据;读取多个选中存储单元中的目前数据;使目前数据与写入数据及反向写入数据进行比较;依据比较结果选择根据写入数据及反向写入数据的一者产生最终数据;以及,写入最终数据至选中存储单元中。
本发明的电阻式存储器包括存储单元阵列、控制器以及数据变更电路。控制器耦接存储单元阵列,用以:接收写入数据并产生反向写入数据;读取多个选中存储单元中的目前数据;使目前数据与写入数据及反向写入数据进行比较;依据比较结果选择根据写入数据及反向写入数据的一者产生最终数据;以及,写入最终数据至选中存储单元中。
基于上述,本发明实施例判断写入数据与目前数据间的变化状态,并依据判断结果来设定优先选择旗标。并依据优先选择旗标以选择具有相对少的变化比特数量或相对少重置比特数量的其中之一的模式来进行写入数据的写入动作。如此一来,实际进行写入动作的存储单元数量可以有效被降低,除节省功率消耗外,并可提升存储单元的生命周期,增加存储单元的循环忍受度。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A示出本发明一实施例的电阻式存储器的数据写入方法的流程图。
图1B示出设定程序实施细节的示意图。
图2A示出本发明实施例的数据写入方法的一实施方式的流程图。
图2B示出本发明实施例的数据写入方法的另一实施方式的流程图。
图2C示出本发明实施例的数据写入方法的另一实施方式的流程图。
图3示出本发明实施例的数据写入方法的另一实施方式的流程图。
图4A至图4H示出本发明实施例的数据写入方法的实施细节示意图。
图5A~图5C分别示出本发明实施例的数据读出方法的多个实施方式的流程图。
图6示出本发明一实施例的电阻式存储器的示意图。
图7示出本发明实施例的电阻式存储器中,执行比较动作的电路的示意图。
图8A、图8B分别示出本发明不同实施例的数据变更电路的示意图。
图9A、图9B分别示出本发明不同实施例的读出数据产生器的示意图。
图10示出本发明实施例的重置电压调整方式的示意图。
【符号说明】
S110~S150、S151~S153、S210~S233、S310~S330、S510~S553、S1001~S1015:步骤
600:电阻式存储器
610:存储单元阵列
620:控制器
630:数据变更电路
640:读出数据产生器
650:数据闩锁器
660:输入/输出缓冲器
670:设定/重置电压产生器
680:逻辑电路
681:地址闩锁器
682:Y解码器
683:X解码器
611:Y闸控电路
621:优先选择旗标设定电路
641:特殊数据产生电路
700:比较电路
Adata:一般数据
ADD:地址
AOI:选择器
CC:变化比特数量
CLC:最少变化比特模式信号
CLR:最少重置比特模式信号
CMD:命令信号
CR:重置比特数量
CRB、CCB:反向信号
DFB:数据反向旗标
DFL:数据
EN:致能信号
Fdata:最终数据
IV1、IV2、IV3:反向器
M1:晶体管
NOR1、NOR2:反或闸
Odata:目前数据
OR1:或闸
PSB:优先选择旗标
RDOUT:读出数据
RSETP、SETP:流程
SF:特殊数据旗标
V1、V2:电压
XOR1~XOR3:互斥或闸
Udata:写入数据
/Udata:反向写入数据
具体实施方式
请参照图1A,图1A示出本发明一实施例的电阻式存储器的数据写入方法的流程图。在图1A中,步骤S110接收写入数据并产生反向写入数据,其中反向写入数据为写入数据的反向。接着,在步骤S120中,读取多个选中存储单元中的目前数据。其中,多个选中数据依据写入动作中的写入地址来获得。具体来说明,多个选中存储单元即为此次写入动作所要进行数据写入的存储单元。此外,目前数据则为选中存储单元中原先存储的数据。
步骤S130使目前数据与写入数据以及反向写入数据进行比较,并藉以产生最终数据。以写入数据为二进位的01010000为范例,反向写入数据为10101111。再以选中存储单元中的目前数据为二进位的10100000为范例,步骤S130通过使写入数据与目前数据进行逐比特(bit by bit)的比较,并使反向写入数据为与目前数据进行逐比特的比较,并依据比较结果来产生最终数据。
在本发明实施中,产生最终数据的实施细节可分为两种模式,其一为最少变化模式(change less mode),另一为最少重置模式(reset less mode)。而采用何种模式可以依据一优先选择旗标的逻辑值来决定,其中当优先选择旗标为第一逻辑值(例如为0)时,可对应采用最少变化模式,而当优先选择旗标为第二逻辑值(例如为1)时,可对应采用最少重置模式。在本实施例中,优先选择旗标的预设值为0。然而,本发明不限于此,本发明也可进一步应用在不同的模式(例如最少设定模式(set less mode)),或者具有三个以上的旗标值及不同的模式。
在最少变化模式下,可通过计算写入数据与目前数据间的比特差异的第一数量,以及计算反向写入数据为与目前数据的比特差异的第二数量,并依据第一数量以及第二数量的大小,选择依据写入数据或反向写入数据中差异最少者来产生最终数据。
在最少重置模式下,则可判断由目前数据变化至写入数据及反向写入数据时,所需进行重置的比特数量,并选择需最少重置比特数量者,来产生最终数据。
另外,最终数据包括一般数据、优先选择旗标以及数据反向旗标。一般数据可以为写入数据或反向写入数据,数据反向旗标则用以指示一般数据为写入数据或反向写入数据。其中,当一般数据为写入数据时,数据反向旗标可以为第一逻辑值(例如为0),当一般数据为反向写入数据时,数据反向旗标可以为第二逻辑值(例如为1)。
步骤S140依据最终数据对选中存储单元中需变更为数据1的一个或多个第一部分选中存储单元进行重置程序,步骤S150则依据最终数据对选中存储单元中需要变更为数据0的一个或多个第二部分选中存储单元进行设定程序。在本实施例中,若选择依据写入数据(例如等于01010000)以产生最终数据时,可针对选中存储单元中对应写入数据的第2、4比特(以最高比特为第1比特)的部分(第一部分)选中存储单元进行重置程序,并针对选中存储单元中对应写入数据的第1、3比特(以最高比特为第1比特)的部分(第二部分)选中存储单元进行设定程序。本发明中,上述的重置程序(步骤S140)以及设定程序(步骤S150)的执行顺序有没一定的限制。在其他实施例中,亦可先执行设定程序后再执行重置程序。
因应电阻式存储器执行设定操作后,一定数量的氧离子可能卡在电阻式存储单元的传导灯丝(conducting filament)与电极层的连接面上,导致电阻式存储单元的设定电流无法增加。本发明的设定程序中可在设定操作验证失败后,执行一修复操作。上述的修复操作用以推开氧离子,以使电阻式存储单元的设定电流可以有效增加。然而,当修复操作被执行后,通过检测电阻式存储器的电流,若发现电阻式存储器的设定电流仍然无法增加,或甚至降低时,则代表电阻式存储器开始出现劣化的倾向。
请参照图1B示出的设定程序实施细节的示意图。在本发明中的设定程序(步骤S150)中,可选择性的包含根据选中存储单元劣化状态设定优先选择旗标的步骤S151~S153。详细而言,在步骤S151中,对选中存储单元的一个或多个第二部分提供正向的设定电压(脉冲)以对其进行设定操作。当对选中存储单元的一个或多个第二部分执行的设定操作失败时。执行步骤S152对设定操作失败的存储单元提供反向设定电压执行一修复操作,并对其验证以取得验证结果。若验证的结果为设定失败时,表示选中存储单元发生劣化现象,并在步骤S153依据验证结果来更新优先选择旗标(例如变更为1)。
在其他实施例中,优先选择旗标也可由使用者直接设定。
图2A示出本发明一实施例的电阻式存储器的数据写入方法的流程图。图2A所示的数据写入方法中,电阻式存储器装置可操作在直接写入模式或快闪存储器相容模式,其中,选中存储单元所存储的目前数据Odata中包含了一般数据、数据反向旗标DFB以及优先选择旗标PSB。数据反向旗标DFB用以表示一般数据是否为反向过的数据,当数据反向旗标DFB为第一逻辑值(例如为0)时,表示一般数据为正常数据;相反地,当数据反向旗标DFB为第二逻辑值(例如为1)时,表示一般数据为反向过的数据。在本实施例中,数据反向旗标DFB的预设值为0。优先选择旗标PSB则用以表示对所述地址的存储单元进行数据写入动作时,需使用的数据比较模式,使用者可依据设计需求将优先选择旗标PSB设定为多个逻辑值,并对应多个数据比较模式。在本实施例中,优先选择旗标PSB具有两种逻辑值(0和1),且优先选择旗标PSB的预设值为0。
请参照图2A,首先,步骤S210可接收写入命令或程序化命令,并接收地址以及写入数据Udata。上述的地址指示要进行数据写入动作的被选中存储单元的地址。
接着,步骤S230则载入被选中存储单元所存储的目前数据Odata,并依据写入数据Udata来产生暂时数据Tdata以及反向暂时数据/Tdata。其中,暂时数据Tdata={Udata,0}(0为数据反向旗标DFB),反向暂时数据/Tdata={/Udata,1}(1为数据反向旗标DFB),反向写入数据/Udata为写入数据Udata的反向。
步骤S231中判断目前数据Odata中的优先选择旗标PSB的状态。若优先选择旗标PSB具有第一逻辑值(例如为0),则执行步骤S232,相对的,若优先选择旗标PSB具有第二逻辑值(例如为1),则执行步骤S233。
在步骤S232中,使目前数据Odata中的一般数据分别与暂时数据Tdata中的写入数据Udata以及反向暂时数据/Tdata中的反向写入数据/Udata进行比较,通过最少变化比特模式,以选择暂时数据Tdata以及反向暂时数据/Tdata的其中之一来产生最终数据Fdata。接着,再将优先选择旗标PSB(=0)加入最终数据Fdata,并使最终数据Fdata写入选中存储单元中。
在步骤S233中,使目前数据Odata中的一般数据分别与暂时数据Tdata中的写入数据Udata以及反向暂时数据/Tdata中的反向写入数据/Udata进行比较,通过最少重置比特模式,以选择暂时数据Tdata以及反向暂时数据/Tdata的其中之一来产生最终数据Fdata。接着,再将优先选择旗标PSB(=1)加入最终数据Fdata,并使最终数据Fdata写入选中存储单元中。
值得一提的是,在本发明一实施例中,于执行步骤S232及S233时还可针对最终数据Fdata执行ECC动作,并且最终数据Fdata可还包含对应产生的错误纠正码。
图2B示出本发明另一实施例的电阻式存储器的数据写入方法的流程图。图2B所示的数据写入方法中,电阻式存储器装置可操作在直接写入模式。其中,图2B所示的数据写入方法大致与图2A类似,主要差异在于,图2B的选中存储单元所存储的目前数据Odata中还包含了特殊数据旗标SF,并包含了特殊数据判断步骤S220及包含快速写入的步骤S240~S241。当特殊数据旗标SF为第一逻辑值时(例如为0),表示在读取目前数据Odata时须根据一般数据及数据反向旗标DFB进行数据读出。相反地,当特殊数据旗标SF为第二逻辑值时(例如为1),则表示在读取目前数据Odata时,可忽略一般数据及数据反向旗标DFB,直接读出为一特殊数据(例如#FF)即可。
请参照图2B,首先,步骤S210可接收写入命令,并接收地址以及写入数据Udata。上述的地址指示要进行数据写入动作的被选中存储单元的地址。
接着,执行步骤S220以判断写入数据Udata是否等于一特殊数据(例如16进位的#FF)。若判断的结果为否,则进行步骤S230~S231及S232’~S233’,其中步骤S230~S231与图2A的实施方式相同,在此不再赘述。而步骤S232’~S233’与图2A的实施方式相同,差别仅在于本实施例中,步骤S232’~S233’还将特殊数据旗标SF=0加入最终数据Fdata,并使最终数据Fdata写入选中存储单元中。
回到步骤S220,若判断结果为是,由于写入数据Udata与特殊数据相同,因此目前数据Odata及最终数据Fdata中除特殊数据旗标SF外皆为可忽略(X),仅需执行快速写入步骤S240~S241判断是否需将目前数据中的特殊数据旗标SF改变为第二逻辑值(1),以表示在读取目前数据Odata时,可忽略一般数据及数据反向旗标DFB,直接将目前数据Odata读出为特殊数据即可。详细而言,在步骤S240中,先读取目前数据中的特殊数据旗标SF状态是否为1。若是,则无需变更目前数据Odata,直接结束数据写入流程。若否,则执行步骤S241,仅将目前数据Odata中的特殊数据旗标SF更新为1,不变更目前数据Odata中的其他部分。
图2C示出本发明另一实施例的电阻式存储器的数据写入方法的流程图。图2C所示的数据写入方法中,电阻式存储器装置可操作在直接写入模式。其中,图2C所示的数据写入方法大致与图2B类似,主要差异在于,图2C的特殊数据判断包括了步骤S221~S222,且快速写入的步骤包含了步骤S250~S251及步骤S260~S261。类似于图2B的实施方式,当特殊数据旗标SF为第一逻辑值时(例如为0),表示在读取目前数据Odata时须根据一般数据及数据反向旗标DFB进行数据读出。然而,在本实施例中,当特殊数据旗标SF为第二逻辑值时(1)且数据反向旗标DFB为第一逻辑值(0)时,表示在读取目前数据Odata时,可忽略一般数据,直接读出为一第一特殊数据(例如16进位的#00);另一方面,当特殊数据旗标SF为第二逻辑值时(1)而数据反向旗标DFB为第二逻辑值(1)时,表示在读取目前数据Odata时,可忽略一般数据,直接读出为一第二特殊数据(例如16进位的#FF)。
请参照图2C,首先,步骤S210可接收写入命令,并接收地址以及写入数据Udata。上述的地址指示要进行数据写入动作的被选中存储单元的地址。
接着,执行步骤S221以判断写入数据Udata是否等于第一特殊数据(例如16进位的#00)。若判断结果为是,则执行快速写入步骤S250~S251。在步骤S250中,先读取判断目前数据Odata中的特殊数据旗标SF状态是否为1且数据反向旗标DFB是否为0。若是,则无需变更目前数据Odata,直接结束写入流程。若否,则执行步骤S251,不变更目前数据Odata中的其他部分,仅将目前数据Odata中的特殊数据旗标SF更新为1,并将数据反向旗标DFB更新为0后,结束写入流程。
回到步骤S221,当写入数据Udata不等于第一特殊数据时,进一步执行步骤S222以判断写入数据Udata是否等于第二特殊数据(例如16进位的#FF)。若判断结果为是,则执行快速写入步骤S260~S261。若判断结果为否,则进行步骤S230~S231及S232’~S233’,步骤S230~S231及S232’~S233’与图2B的实施方式大致相同,在此不再赘述。
在步骤S260中,先读取判断目前数据Odata中的特殊数据旗标SF状态是否为1且数据反向旗标DFB是否为1。若是,则无需变更目前数据Odata,直接结束写入流程。若否,则执行步骤S261,不变更目前数据Odata中的其他部分,仅将目前数据Odata中的特殊数据旗标SF更新为1,并将数据反向旗标DFB更新为1后,结束写入流程。
请参照图3,图3示出本发明另一实施例的电阻式存储器的数据写入方法的流程图。图3所示的数据写入方法中,电阻式存储器装置仅可操作在快闪存储器相容模式。在本实施例中,电阻存储器可根据快闪存储器的抹除命令进行数据写入动作。其中,图3的选中存储单元所存储的目前数据Odata中还包含了特殊数据旗标SF。其中,当特殊数据旗标SF为第一逻辑值(例如为0)时,表示于在读取目前数据Odata时,不须将目前数据Odata中的一般数据取代为十六进位的#FF。当特殊数据旗标SF为第二逻辑值(例如为1)时,则表示于在读取目前数据Odata时,须将目前数据Odata中的一般数据取代为十六进位的#FF。
首先,步骤S310接收一抹除命令及地址,上述的地址指示要进行数据抹除动作(即,对选中的所有存储单元写入十六进位的#FF)的被选中存储单元的地址。步骤S320先读取判断目前数据Odata中的特殊数据旗标SF状态是否为1。若是,则无需变更目前数据Odata,直接结束数据写入流程。若否,则执行步骤S330将目前数据Odata中的特殊数据旗标SF更新为1,不变更目前数据Odata中的其他部分后,结束数据写入流程。
为进一步说明本发明实施例的数据写入方法,以下举出多个实际范例来进行说明。图4A至图4D示出依据图2A的数据写入方法的实施细节示意图。图4E至图4F示出依据图2B的数据写入方法的实施细节示意图。图4G至图4H示出依据图2C的数据写入方法的实施细节示意图。其中,图4A至图4H的数据是以十六进位制的数据进行示例说明。
请先参照图4A至图4D。在图4A中,目前数据Odata为#F9,写入数据Udata则为#00,依据写入数据Udata产生的暂时数据Tdata以及反向暂时数据/Tdata分别为#00以及#FF。当自目前数据Odata读出的优先选择旗标PSB为0时,电阻式存储器通过最少变化比特模式(模式I)将目前数据Odata分别与暂时数据Tdata以及反向暂时数据/Tdata进行逐位的比较,可计算出目前数据Odata与暂时数据Tdata间,由0转变为1的比特有0个,而由1转变为0的比特有6个,总计的比特变化数量为6个。目前数据Odata与反向暂时数据/Tdata间,由0转变为1的比特有2个,而由1转变为0的比特有0个,总计的比特变化数量为2个。因此,依据最少变化的原则,可选择反向暂时数据/Tdata,并加上数据反向旗标DFB=1以及优先选择旗标PSB=0来产生最终数据。
当自目前数据Odata读出的优先选择旗标PSB为1时,电阻式存储器通过最少重置比特模式(模式II)将目前数据Odata分别与暂时数据Tdata以及反向暂时数据/Tdata进行逐位的比较,可计算出目前数据Odata与暂时数据Tdata间,需进行重置的比特(由0转变为1)有0个。目前数据Odata与反向暂时数据/Tdata间,需进行重置的比特(由0转变为1)的比特有2个。因此,依据最少重置的原则,可选择暂时数据Tdata,并加上数据反向旗标DFB=0以及优先选择旗标PSB=1来产生最终数据。
在图4B中,目前数据Odata为#F9,写入数据Udata则为#FF,依据写入数据Udata产生的暂时数据Tdata以及反向暂时数据/Tdata分别为#FF以及#00。当自目前数据Odata读出的优先选择旗标PSB为0时,电阻式存储器通过最少变化比特模式(模式I)将目前数据Odata分别与暂时数据Tdata以及反向暂时数据/Tdata进行逐位的比较,可计算出目前数据Odata与暂时数据Tdata间,由0转变为1的比特有2个,而由1转变为0的比特有0个,总计的比特变化数量为2个。目前数据Odata与反向暂时数据/Tdata间,由0转变为1的比特有0个,而由1转变为0的比特有6个,总计的比特变化数量为6个。因此,依据最少变化的原则,可选择暂时数据Tdata,并加上数据反向旗标DFB=0以及优先选择旗标PSB=0来产生最终数据。
当自目前数据Odata读出的优先选择旗标PSB为1时,电阻式存储器通过最少重置比特模式(模式II)将目前数据Odata分别与暂时数据Tdata以及反向暂时数据/Tdata进行逐位的比较,可计算出目前数据Odata与暂时数据Tdata间,需进行重置的比特(由0转变为1)有2个。目前数据Odata与反向暂时数据/Tdata间,需进行重置的比特(由0转变为1)的比特有0个。因此,依据最少重置的原则,可选择反向暂时数据/Tdata,并加上数据反向旗标DFB=1以及优先选择旗标PSB=1来产生最终数据。
在图4C中,目前数据Odata为#F9,写入数据Udata则为#03,依据写入数据Udata产生的暂时数据Tdata以及反向暂时数据/Tdata分别为#03以及#FC。当自目前数据Odata读出的优先选择旗标PSB为0时,电阻式存储器通过最少变化比特模式(模式I)将目前数据Odata分别与暂时数据Tdata以及反向暂时数据/Tdata进行逐位的比较,可计算出目前数据Odata与暂时数据Tdata间,由0转变为1的比特有1个,而由1转变为0的比特有5个,总计的比特变化数量为6个。目前数据Odata与反向暂时数据/Tdata间,由0转变为1的比特有1个,而由1转变为0的比特有1个,总计的比特变化数量为2个。因此,依据最少变化的原则,可选择反向暂时数据/Tdata,并加上数据反向旗标DFB=1以及优先选择旗标PSB=0来产生最终数据。
当自目前数据Odata读出的优先选择旗标PSB为1时,电阻式存储器通过最少重置比特模式(模式II)将目前数据Odata分别与暂时数据Tdata以及反向暂时数据/Tdata进行逐位的比较,可计算出目前数据Odata与暂时数据Tdata间,需进行重置的比特(由0转变为1)有1个。目前数据Odata与反向暂时数据/Tdata间,需进行重置的比特(由0转变为1)的比特有1个。在进行重置的比特相同的情况下,可进一步比较目前数据Odata与暂时数据Tdata间由1变0的比特数(为5个)以及比较目前数据Odata与反向暂时数据/Tdata间由1变0的比特数(为1个)。因此,可选择反向暂时数据/Tdata,并加上数据反向旗标DFB=1以及优先选择旗标PSB=1来产生最终数据。
在图4D中,目前数据Odata为#F9,写入数据Udata则为#AA,依据写入数据Udata产生的暂时数据Tdata以及反向暂时数据/Tdata分别为#AA以及#55。当自目前数据Odata读出的优先选择旗标PSB为0时,电阻式存储器通过最少变化比特模式(模式I)将目前数据Odata分别与暂时数据Tdata以及反向暂时数据/Tdata进行逐位的比较,可计算出目前数据Odata与暂时数据Tdata间,由0转变为1的比特有1个,而由1转变为0的比特有3个,总计的比特变化数量为4个。目前数据Odata与反向暂时数据/Tdata间,由0转变为1的比特有1个,而由1转变为0的比特有3个,总计的比特变化数量为4个。因此,依据最少变化的原则,可任选反向暂时数据/Tdata或暂时数据Tdata,并加上对应的数据反向旗标DFB=1或0以及优先选择旗标PSB=0来产生最终数据。
当自目前数据Odata读出的优先选择旗标PSB为1时,电阻式存储器通过最少重置比特模式(模式II)将目前数据Odata分别与暂时数据Tdata以及反向暂时数据/Tdata进行逐位的比较,可计算出目前数据Odata与暂时数据Tdata间,需进行重置的比特(由0转变为1)有1个。目前数据Odata与反向暂时数据/Tdata间,需进行重置的比特(由0转变为1)有1个。此外,目前数据Odata与暂时数据Tdata间由1变0的比特数以及目前数据Odata与反向暂时数据/Tdata间由1变0的比特数亦皆为3个。因此,可任选暂时数据Tdata或反向暂时数据/Tdata,并加上对应的数据反向旗标DFB=0或1以及优先选择旗标PSB=1来产生最终数据。
请参照图4E至图4F。如图2B的实施例所述,选中存储单元所存储的目前数据Odata中还包含了特殊数据旗标SF,并包含了步骤S220及快速写入步骤S240~S241,因此会先判断写入数据Udata是否与特殊数据相同。在图4E的实施例中,特殊数据例如为#00,写入数据Udata则为#00。此时,由于写入数据Udata与特殊数据相同,因此目前数据Odata及最终数据Fdata中除特殊数据旗标SF外皆为可忽略(X),仅需判断是否需将目前数据中的特殊数据旗标SF改变为第二逻辑值(1),以表示在读取目前数据Odata时,可忽略一般数据及数据反向旗标DFB,直接将目前数据Odata读出为特殊数据(#00)即可。此实施例中,若目前数据Odata中的特殊数据旗标SF为第二逻辑值(1),则可直接结束数据写入操作。若目前数据Odata中的特殊数据旗标SF的状态非第二逻辑值时,则仅需将特殊数据旗标SF更新为第二逻辑值(1)来产生最终数据Fdata即可。
图4F的实施例与图4E类似,差别仅在于本实施例中,特殊数据为#FF,而写入数据Udata亦为#FF。类似地,由于写入数据Udata与特殊数据相同,因此仅需判断是否需将目前数据中的特殊数据旗标SF更新为第二逻辑值(1)即可。
请参照图4G至图4H。如图2C的实施例所述,选中存储单元所存储的目前数据Odata中还包含了特殊数据旗标SF,并包含了步骤S221~S222与快速写入步骤S250~S251及S260~S261,因此会先判断写入数据Udata是否与第一特殊数据(例如为#00)或第二特殊数据(例如为#FF)相同。
在图4G的实施例中,写入数据Udata则为#00。此时,由于写入数据Udata与第一特殊数据相同,因此目前数据Odata及最终数据Fdata中除特殊数据旗标SF及数据反向旗标DFB外皆为可忽略(X),仅需判断是否需将目前数据Odata中的特殊数据旗标SF更新为第二逻辑值(1),并将数据反向旗标DFB更新为第一逻辑值(0),以表示在读取目前数据Odata时,可忽略一般数据直接将目前数据Odata读出为第一特殊数据即可。此实施例中,若目前数据Odata中的特殊数据旗标SF为第二逻辑值且数据反向旗标DFB为第一逻辑值,则可直接结束数据写入操作。若目前数据Odata中的特殊数据旗标SF非第二逻辑值或数据反向旗标DFB非为第一逻辑值时,则仅需将特殊数据旗标SF更新为第二逻辑值并将数据反向旗标DFB更新为第一逻辑值来产生最终数据Fdata。
在图4F的实施例中,写入数据Udata则为#FF。此时,由于写入数据Udata与第二特殊数据相同,因此目前数据Odata及最终数据Fdata中除特殊数据旗标SF及数据反向旗标DFB外皆为可忽略(X),仅需判断是否需将目前数据Odata中的特殊数据旗标SF更新为第二逻辑值(1),并将数据反向旗标DFB更新为第二逻辑值(1)即可。
图5A-图5C依据不同实施例说明本发明的数据读出方法的流程图。当写入数据依据图2A的实施方式写入至选中存储单元中后,可依据图5A的方法进行读出;当写入数据依据图2B的实施方式写入至选中存储单元中后,可依据图5B的方法进行读出。当写入数据依据图2C的实施方式写入至选中存储单元中后,可依据图5C的方法进行读出。
请参照图5A,首先,步骤S510接收读出命令,并接收地址。接着,读取选中存储单元中的目前数据Odata(步骤S520),并判断其中的数据反向旗标DFB的数据(步骤S540)。其中,当数据反向旗标DFB具有第一逻辑值(0)时,执行步骤S541,相对的,当数据反向旗标DFB具有第二逻辑值(1)时,执行步骤S542。
在步骤S541中,不使目前数据Odata中的一般数据进行反向动作,直接产生读出数据。相对的,步骤S542中则使目前数据Odata中的一般数据进行反向动作以产生读出数据。值得一提的是,在目前数据Odata包含错误纠正码的实施例中,在步骤S541及步骤S542产生读出数据前,可先根据错误纠正码进行ECC运算以产生经除错的读出数据。
图5B的实施方式与图5A类似,差别在于本实施例中,由于目前数据Odata具有特殊数据旗标SF,因此,本实施方式在步骤S540前还包括判断目前数据Odata是否为特殊数据的步骤S530-S531。为简明起见,此处仅说明步骤S530-S531,其余步骤不再赘述。
请参照图5B,在步骤S530中,判断目前数据Odata中的特殊数据旗标SF的数据。其中,当特殊数据旗标SF具有第一逻辑值(0)时,执行步骤S540,相对的,当特殊数据旗标SF具有第二逻辑值(1)时,执行步骤S531。步骤S531中,基于特殊数据旗标SF具有第二逻辑值(1),因此,可直接使读出数据等于特殊数据(例如使读出数据等于十六进位的#FF),并结束读出动作。
请参照图5C,相较于图5B,当步骤S530判断出特殊数据旗标SF为第二逻辑值(1)时,还执行步骤S551以针对数据反向旗标DFB进行判断。在当步骤S551判断出数据反向旗标DFB为第一逻辑值(0)时,执行步骤S552以使读出数据等于第一特殊数据(例如十六进位的#FF),相对的,在当步骤S551判断出数据反向旗标DFB为第二逻辑值(1)时,执行步骤S553以使读出数据等于第二特殊数据(例如十六进位的#00)。
以下请参照图6,图6示出本发明一实施例的电阻式存储器的示意图。电阻式存储器600包括存储单元阵列610、控制器620、数据变更电路630、读出数据产生器640、数据闩锁器650、输入/输出缓冲器660、设定/重置电压产生器670、逻辑电路680、地址闩锁器681、Y解码器682、X解码器683以及Y闸控电路611。输入/输出缓冲器660用以接收写入数据Udata或输出读出数据RDOUT。输入/输出缓冲器660耦接至读出数据产生器640、控制器620以及数据闩锁器650。读出数据产生器640可接收由数据闩锁器650所读出的数据,并依据数据反向旗标DFB以决定是否针对所接收的数据进行反向以产生读出数据RDOUT,读出数据RDOUT可作为目前数据Odata并被传送至控制器620。另外,写入数据Udata可传送至控制器620。在具有特殊数据旗标SF的实施例中,读出数据产生器640亦可依据特殊数据旗标决定是否直接以特殊数据作为读出数据RDOUT。
控制器620接收命令信号CMD,控制器620中包括优先选择旗标设定电路621。优先选择旗标设定电路621用以设定优先选择旗标PSB的状态。控制器620另可用以设定数据反向旗标DFB以及特殊数据旗标SF的状态,并将优先选择旗标PSB、数据反向旗标DFB以及特殊数据旗标SF的状态传送至数据变更电路630。
数据变更电路630可依据优先选择旗标PSB、数据反向旗标DFB以及特殊数据旗标SF的状态产生最终数据,并使最终数据通过Y闸控电路611写入至存储单元阵列610的选中存储单元中。
在另一方面,地址闩锁器681接收地址ADD,并通过Y解码器682以及X解码器683针对地址ADD执行解码动作,以选中存储单元阵列610中的选中存储单元以进行存取动作。逻辑电路680接收致能信号EN,并依据致能信号EN致能电阻式存储器600的内部动作。
在本实施例中,存储单元可以依据固定数量进行为分组,例如1个字节(1Byte)为一组、两个字节为一组或一个字元组(1Word)为一组,没有特定的限制。并且,各存储单元分组可对应一个数据反向旗标DFB及一个优先选择旗标PSB。在其他实施例中,各存储单元分组可各对应至少一个特殊数据旗标SF。并且,在其他实施例中,各存储单元分组中的数据,可包括数据纠正码。
电阻式存储器600还可包括错误纠正(error correction)电路(未示出),在具有数据纠正码的实施例中,可用以计算数据纠正码或根据所接收的数据纠正码进行读出数据的纠正动作。
值得一提的,设定/重置电压产生器670耦接至控制器620以及地址闩锁器681。在当控制器620判断出电阻式存储器600进行数据写入动作过程中,当执行重置程序时,设定/重置电压产生器670可根据优先选择旗标PSB调整重置电压以提供具有第一电压V1或第二电压V2的重置脉冲信号对电阻式存储器600执行重置操作。相关的动作细节则在图10的实施方式中进行细部的陈述。
值得一提的,设定/重置电压产生器670的重置电压的调整动作,与控制器620所执行的优先选择旗标PSB、数据反向旗标DFB以及特殊数据旗标SF的设定动作,及最终写入数据的产生动作可以同步或分开来执行,没有一定的限制。
以下请参照图7,图7示出本发明实施例的电阻式存储器中,执行比较动作的电路的示意图。比较电路700可设置在控制器中,包括互斥或闸XOR1、反或闸NOR1、NOR2以及反向器IV1、IV2。互斥或闸XOR1及反向器IV1用以执行目前数据中Odata中的一般数据Adata与暂时数据Tdata中的写入数据Udata及反向暂时数据/Tdata中的反向写入数据/Udata的逐位比较动作,并产生一般数据Adata与写入数据Udata及反向写入数据/Udata间的变化比特数量CC以及反向信号CCB。反或闸NOR2针对写入数据Udata与一般数据Adata进行反或逻辑运算,反或闸NOR1则针对写入数据Udata的反向与一般数据Adata进行反或逻辑运算,并分别产生重置比特数量CR及其反向信号CRB。
图8A-图8B示出本发明不同实施例的数据变更电路的示意图。请先参照图8A,数据变更电路630耦接至选择器AOI,选择器AOI配合反向器IV3,依据优先选择旗标PSB以选择最少变化比特模式信号CLC或最少重置比特模式信号CLR的其中之一以进行输出。数据变更电路630包括互斥或闸XOR2。互斥或闸XOR2接收写入数据Udata以及选择器AOI的输出信号,并依据选择器AOI的输出信号来决定是否针对写入数据Udata进行互斥或(exclusive or)运算以产生最终数据Fdata。
请再参照图8B,相较于图8A的实施例,在目前数据Odata具有特殊数据旗标SF的实施例中,数据变更电路630还具有一晶体管M1。晶体管M1受控于特殊数据旗标SF,当特殊数据旗标SF等于逻辑值1时,晶体管M1被断开,并不产生最终数据Fdata(即,不会变更目前数据Odata中的一般数据Adata)。相对的,当特殊数据旗标SF等于逻辑0时,晶体管M1被导通,互斥或闸XOR2的输出可成为最终数据Fdata。
图9A-图9B示出本发明实施例的读出数据产生器的示意图。请先参照图9A,读出数据产生器640包括互斥或闸XOR3。互斥或闸XOR3接收来数据闩锁器650的数据DFL。互斥或闸XOR3另接收数据反向旗标DFB,并依据数据反向旗标DFB以决定是否反向数据DFL以输出作为读出数据RDOUT。
请参照图9B,相较于图9A的实施例,在目前数据Odata具有特殊数据旗标SF的实施例中,读出数据产生器640还具有一特殊数据产生电路641。特殊数据产生电路641接收互斥或闸XOR3的输出信号,并依据特殊数据旗标SF以决定是否依据数据DFL以产生读出数据RDOUT。以特殊数据为十六进位的#FF为例进行说明,本实施例的特殊数据产生电路641可包括或闸OR1,或闸OR1接收互斥或闸XOR3的输出信号,并依据特殊数据旗标SF以决定是否依据数据DFL以产生读出数据RDOUT。在当特殊数据旗标SF等于1时,读出数据产生器640强制产生等于1的读出数据RDOUT,相对的,在当特殊数据旗标SF等于0时,读出数据产生器640产生等于数据DFL的读出数据RDOUT(当数据反向旗标DFB等于0时),或产生反向于数据DFL的读出数据RDOUT(当数据反向旗标DFB等于1时)。特别说明的是,本实施例的电路是以特殊数据为十六进位的#FF为例说明,然本发明不限于此,本领域人员亦可根据不同的特殊数据设计依据特殊数据旗标SF产生特殊数据所需的电路。
请参照图10,图10示出本发明实施例的数据写入方法的示意图。在图10中包括重置流程RSETP以及设定流程SETP。在图10的流程中,步骤S1001接收写入命令,并接收写入地址及写入数据。在步骤S1002中,自存储单元阵列中读出写入地址的目前数据及一重置电压调整旗标Flag。在一实施例中,重置电压调整旗标Flag的初始值被设定为0。在另一实施例中,可使用优先选择旗标PSB作为所述重置电压调整旗标。
之后,步骤S1003将目前数据与写入数据进行比对,以决定是否须对写入地址对应的各存储单元进行设定操作或重置操作。在一实施例中,步骤S1003亦可将目前数据与写入数据及反向写入数据分别进行比对,并根据优先选择旗标PSB决定是否须对写入地址对应的各存储单元进行设定操作或重置操作。
接着,根据比对结果对需要变更为数据1的存储单元执行重置流程RSETP。首先,步骤S1004先判断重置电压调整旗标Flag是否为0,若重置电压调整旗标Flag为0,则根据一预设电压值的大小设定重置电压(步骤S1006)。相对的,若重置电压调整旗标Flag不为0,则将重置电压的电压值大小更新为较低的电压(步骤S1005)。
之后,在步骤S1007中,根据比对结果对需要变更为数据1的第二部分存储单元施加重置电压以执行一次或多次的重置操作并验证所有被重置的存储单元是否重置成功。在本实施例中,可验证被重置的存储单元的电流Icell是否小于预设临界值Ivfy1以验证是否重置成功。步骤S1008中,判断是否所有被重置的第二部分存储单元皆通过验证。当判断结果为是,则进入设定流程SETP,相对的,当判断结果为否,则执行步骤S1009,继续对验证失败的存储单元执行预定的重置程序直到所有第二部分存储单元皆通过验证,或直到预定的重置程序结束仍有存储单元被判定为验证失败为止。
当重置流程RSETP结束后,继续根据比对结果对需要变更为数据0的第一部分存储单元执行设定流程SETP。在步骤S1010中,根据比对结果对需要变更为数据0的第一部分存储单元施加设定电压以执行设定操作并验证所有被设定的存储单元是否设定成功。在本实施例中,可验证被设定的存储单元的电流Icell是否大于预设临界值Ivfy2以验证是否设定成功。在一实施例中,预设临界值Ivfy2可设定为25A、30A、存储单元35A或任何合适的值。
接着,步骤S1011判断是否所有被设定的第一部分存储单元皆通过验证。当判断结果为是,则结束数据写入流程,相对的,当判断结果为否,则执行步骤S1012。
在步骤S1012中,对验证失败的存储单元执行一修复操作,并再次验证所有验证失败的存储单元是否设定成功。详细而言,可对验证失败的存储单元施加一反向设定电压(SIRP)以进行所述修复操作。在本实施例中,反向设定电压为与设定电压相位相反的电压,且其电压大小的绝对值约为重置电压绝对值的1/3~3/4。
接着,步骤S1013判断是否所有被修复的存储单元皆通过验证。当判断结果为是,则结束数据写入流程,相对的,当判断结果为否,则执行步骤S1014。
在步骤S1014中,将重置电压调整旗标Flag更新为1,并继续对修复失败的存储单元执行预定的设定程序(步骤S1015)直到所有第一部分存储单元皆通过验证,或直到预定的设定程序结束仍有存储单元被判定为验证失败为止。
值得一提的是,在本实施例中,是先执行重置流程RSETP后再执行写入流程SETP,但本发明不限于此,本发明提供的数据写入方法亦可根据设计需求先执行设定流程SETP后再执行重置流程RSETP。
综上所述,本发明实施例的电阻式存储器的数据写入方法,通过优先选择旗标以指示写入数据的写入方式,并藉此降低写入数据的写入过程中,实际被写入的存储单元的数量,可降低功耗,并增加存储单元的循环忍受度。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中的技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求所界定的为准。
Claims (23)
1.一种电阻式存储器的数据写入方法,包括:
接收写入数据并产生反向写入数据;
读取多个选中存储单元中的目前数据;
使所述目前数据与所述写入数据及所述反向写入数据进行比较;
依据比较结果选择根据所述写入数据及所述反向写入数据的一者产生最终数据;以及
写入所述最终数据至所述多个选中存储单元中,
所述数据写入方法还包括:
当所述写入数据被选中为所述最终数据时,设定数据反向旗标为第一逻辑值;
当所述反向写入数据被选中为所述最终数据时,设定所述数据反向旗标为第二逻辑值;
当所述写入数据为第一特殊数据时,设定所述数据反向旗标为所述第一逻辑值,并设定特殊数据旗标为第三逻辑值以作为所述最终数据;以及
当所述写入数据为第二特殊数据时,设定所述数据反向旗标为所述第二逻辑值,并设定所述特殊数据旗标为所述第三逻辑值以作为所述最终数据。
2.根据权利要求1所述的数据写入方法,包括:
当所述写入数据为第一特殊数据或第二特殊数据,或当所述电阻式存储器接收抹除命令时,设定特殊数据旗标为第三逻辑值以作为所述最终数据。
3.根据权利要求1所述的数据写入方法,其中使所述目前数据与所述写入数据及所述反向写入数据进行比较的步骤包括:
根据优先选择旗标对应的模式使所述目前数据与所述写入数据及所述反向写入数据进行比较。
4.根据权利要求3所述的数据写入方法,其中根据所述优先选择旗标对应的模式使所述目前数据与所述写入数据及所述反向写入数据进行比较的步骤包括:
当所述优先选择旗标为第四逻辑值时,对应选择最少变化模式使所述目前数据与所述写入数据及所述反向写入数据进行比较;以及
当所述优先选择旗标为第五逻辑值时,对应选择最少重置模式使所述目前数据与所述写入数据及所述反向写入数据进行比较。
5.根据权利要求3所述的数据写入方法,其中写入所述最终数据至所述多个选中存储单元中的步骤包括:
针对所述多个选中存储单元中的至少一第一部分选中存储单元进行重置程序,其中所述重置程序包括:
依据重置电压调整旗标设定重置电压;以及
依据所述重置电压来对所述至少一第二部分选中存储单元进行重置操作,
其中依据所述重置电压调整旗标以设定所述重置电压的步骤包括:
当所述重置电压调整旗标为第六逻辑值时,使所述重置电压等于预设重置电压;以及
当所述重置电压调整旗标为第七逻辑值时,使所述重置电压等于调整重置电压,其中,所述预设重置电压的电压绝对值大于所述调整重置电压的电压绝对值。
6.根据权利要求4所述的数据写入方法,其中写入所述最终数据至所述多个选中存储单元中的步骤包括:
针对所述多个选中存储单元中的至少一第二部分选中存储单元进行设定程序。
7.根据权利要求6所述的数据写入方法,其中所述设定程序包括:
依据设定电压来对所述第二部分选中存储单元进行设定操作;以及
当所述设定操作失败时,依据反向设定电压来对失败的所述第二部分选中存储单元执行修复操作,
其中所述设定电压的绝对值大于所述反向设定电压的绝对值。
8.根据权利要求7所述的数据写入方法,其中所述设定程序还包括:
对执行所述修复操作的第一部分选中存储单元进行验证以取得验证结果;以及
依据所述验证结果以更新所述优先选择旗标。
9.根据权利要求8所述的数据写入方法,当所述验证结果为通过时,设定所述优先选择旗标为所述第四逻辑值;当所述验证结果为失败时,设定所述优先选择旗标为所述第五逻辑值。
10.根据权利要求2所述的数据写入方法,包括:
当所述特殊数据旗标为所述第三逻辑值时,令对应的读出数据为所述第一特殊数据。
11.根据权利要求1所述的数据写入方法,包括:
当所述特殊数据旗标为所述第三逻辑值且所述数据反向旗标为所述第一逻辑值时,令对应的读出数据为所述第一特殊数据;以及
当所述特殊数据旗标为所述第三逻辑值且所述数据反向旗标为所述第二逻辑值时,令对应的所述读出数据为所述第二特殊数据。
12.一种电阻式存储器,包括:
存储单元阵列;
控制器,耦接所述存储单元阵列,用以:
接收写入数据并产生反向写入数据;
读取多个选中存储单元中的目前数据;
使所述目前数据与所述写入数据及所述反向写入数据进行比较以选择根据所述写入数据及所述反向写入数据的一者产生最终数据;以及
数据变更电路,耦接至所述控制器以及所述存储单元阵列,所述数据变更电路用以变更所述写入数据为所述最终数据,并使所述最终数据写入至所述多个选中存储单元,
所述控制器还用以:
当所述写入数据被选中为所述最终数据时,设定数据反向旗标为第一逻辑值;
当所述反向写入数据被选中为所述最终数据时,设定所述数据反向旗标为第二逻辑值;
当所述写入数据为第一特殊数据时,设定特殊数据旗标为一第七逻辑值,并设定所述数据反向旗标为所述第一逻辑值以作为所述最终数据;以及
当所述写入数据为第二特殊数据时,设定所述特殊数据旗标为所述第七逻辑值,并设定所述数据反向旗标为所述第二逻辑值以作为所述最终数据。
13.根据权利要求12所述的电阻式存储器,其中所述控制器用以:
根据优先选择旗标对应的模式使所述目前数据与所述写入数据及所述反向写入数据进行比较。
14.根据权利要求13所述的电阻式存储器,其中所述控制器包括优先选择旗标设定电路,用以设定所述优先选择旗标为第三逻辑值或第四逻辑值。
15.根据权利要求14所述的电阻式存储器,其中所述控制器还用以:
依据所述最终数据来选出所述多个选中存储单元中的至少一第一部分选中存储单元进行重置程序,
其中执行所述重置程序时,所述控制器还用以:
依据重置电压调整旗标设定重置电压;以及
依据所述重置电压来针对所述至少一第一部分选中存储单元进行重置操作,
所述电阻式存储器还包括:
设定/重置电压产生器,耦接所述控制器,用以提供所述重置电压,
当所述重置电压调整旗标为第五逻辑值时,所述设定/重置电压产生器使所述重置电压等于预设重置电压;以及
当所述重置电压调整旗标为第六逻辑值时,所述设定/重置电压产生器使所述重置电压等于调整重置电压,
其中,所述预设重置电压的电压绝对值大于所述调整重置电压的电压绝对值。
16.根据权利要求14所述的电阻式存储器,其中所述控制器用以:
依据所述最终数据来针对所述多个选中存储单元中的至少一第二部分选中存储单元进行设定程序。
17.根据权利要求16所述的电阻式存储器,其中执行所述设定程序时,所述控制器用以:
依据设定电压来对所述第二部分选中存储单元执行设定操作;以及
在所述设定操作失败时,依据反向设定电压来对失败的所述第二部分选中存储单元执行修复操作,
其中所述设定电压的绝对值大于所述反向设定电压的绝对值。
18.根据权利要求17所述的电阻式存储器,其中所述控制器用以:
对执行所述修复操作的所述第二部分选中存储单元进行验证以取得验证结果;以及
依据所述验证结果以更新所述优先选择旗标。
19.根据权利要求18所述的电阻式存储器,其中当所述验证结果为通过时,所述控制器设定所述优先选择旗标为所述第三逻辑值,当所述验证结果为失败时,所述控制器设定所述优先选择旗标为所述第四逻辑值。
20.根据权利要求12所述的电阻式存储器,还包括:
数据闩锁器,耦接所述存储单元阵列以及所述数据变更电路,用以闩锁所述写入数据及所述目前数据;以及
读出数据产生器,依据所述数据反向旗标以针对所述目前数据进行反向动作以产生读出数据。
21.根据权利要求12所述的电阻式存储器,其中所述控制器还用以:
当所述写入数据为特殊数据或当所述电阻式存储器接收抹除命令时,设定特殊数据旗标为第七逻辑值以作为所述最终数据。
22.根据权利要求21所述的电阻式存储器,其中所述控制器还用以:
当判断所述特殊数据旗标为所述第七逻辑值时,令读出数据为所述特殊数据。
23.根据权利要求12所述的电阻式存储器,其中所述控制器还用以:
当判断所述特殊数据旗标为所述第七逻辑值且所述数据反向旗标为所述第一逻辑值时,令读出数据为所述第一特殊数据;以及
当判断所述特殊数据旗标为所述第七逻辑值且所述数据反向旗标为所述第二逻辑值时,令所述读出数据为所述第二特殊数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910481138.0A CN112037833B (zh) | 2019-06-04 | 2019-06-04 | 电阻式存储器及其数据写入方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910481138.0A CN112037833B (zh) | 2019-06-04 | 2019-06-04 | 电阻式存储器及其数据写入方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112037833A CN112037833A (zh) | 2020-12-04 |
CN112037833B true CN112037833B (zh) | 2023-06-06 |
Family
ID=73575841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910481138.0A Active CN112037833B (zh) | 2019-06-04 | 2019-06-04 | 电阻式存储器及其数据写入方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112037833B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6026022A (en) * | 1998-03-24 | 2000-02-15 | Nec Corporation | Nonvolatile semiconductor memory device |
US9612958B1 (en) * | 2015-06-18 | 2017-04-04 | Crossbar, Inc. | Wear leveling and improved efficiency for a non-volatile memory device |
CN108573726A (zh) * | 2017-03-09 | 2018-09-25 | 华邦电子股份有限公司 | 半导体存储装置 |
US10115444B1 (en) * | 2017-08-09 | 2018-10-30 | Qualcomm Incorporated | Data bit inversion tracking in cache memory to reduce data bits written for write operations |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100819061B1 (ko) * | 2007-03-06 | 2008-04-03 | 한국전자통신연구원 | 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화메모리에서의 데이터 쓰기 장치 및 방법 |
US20090091968A1 (en) * | 2007-10-08 | 2009-04-09 | Stefan Dietrich | Integrated circuit including a memory having a data inversion circuit |
JP4719236B2 (ja) * | 2008-03-21 | 2011-07-06 | 株式会社東芝 | 半導体記憶装置及び半導体記憶システム |
JP5337277B1 (ja) * | 2012-05-14 | 2013-11-06 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びメモリシステム |
KR102168096B1 (ko) * | 2013-03-15 | 2020-10-20 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 데이터 쓰기 방법 |
KR102386198B1 (ko) * | 2017-11-28 | 2022-04-14 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치를 구비한 메모리 시스템 및 그의 동작 방법 |
-
2019
- 2019-06-04 CN CN201910481138.0A patent/CN112037833B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6026022A (en) * | 1998-03-24 | 2000-02-15 | Nec Corporation | Nonvolatile semiconductor memory device |
US9612958B1 (en) * | 2015-06-18 | 2017-04-04 | Crossbar, Inc. | Wear leveling and improved efficiency for a non-volatile memory device |
CN108573726A (zh) * | 2017-03-09 | 2018-09-25 | 华邦电子股份有限公司 | 半导体存储装置 |
US10115444B1 (en) * | 2017-08-09 | 2018-10-30 | Qualcomm Incorporated | Data bit inversion tracking in cache memory to reduce data bits written for write operations |
Also Published As
Publication number | Publication date |
---|---|
CN112037833A (zh) | 2020-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8289771B2 (en) | Data reading method and control circuit and memory controller using the same | |
KR100830580B1 (ko) | 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법 | |
US7782667B2 (en) | Method of operating a flash memory device | |
JP5559778B2 (ja) | フラッシュメモリにおける高速低電力のデータ読み出し | |
CN106843771B (zh) | 存储器重读方法、存储器控制电路单元及存储器存储装置 | |
CN106158040B (zh) | 读取电压准位估测方法、存储器存储装置及控制电路单元 | |
KR20140008705A (ko) | 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 및 그것의 메모리 블록 관리, 소거, 및 프로그램 방법들 | |
US20140380129A1 (en) | Memory system and method of reading data thereof | |
CN106297883B (zh) | 解码方法、存储器存储装置及存储器控制电路单元 | |
TWI536386B (zh) | 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置 | |
TW201642266A (zh) | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 | |
CN103208306A (zh) | 读取闪存中所储存的数据的方法、存储器控制器与系统 | |
JP5259138B2 (ja) | 記憶装置 | |
JP2008192240A (ja) | 半導体メモリと半導体メモリシステム | |
KR101213982B1 (ko) | 다중 레벨 일회 기록 메모리 셀들을 가지는 재기록 가능한 메모리 장치 | |
US10937495B2 (en) | Resistive memory apparatus and method for writing data thereof | |
US7826269B2 (en) | Flash memory device and method for driving the same | |
CN105989887A (zh) | 抹除操作配置方法、存储器控制电路单元与存储器 | |
CN105989883B (zh) | 存储器编程方法、存储器存储装置与存储器控制电路单元 | |
CN112037833B (zh) | 电阻式存储器及其数据写入方法 | |
JP5039168B2 (ja) | 半導体記憶装置 | |
TWI712037B (zh) | 電阻式記憶體及其資料寫入方法 | |
TWI613660B (zh) | 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置 | |
JP6893535B2 (ja) | 抵抗メモリ及びそのデータ書込み方法 | |
KR102139887B1 (ko) | 저항 메모리 장치 및 그 데이터를 기록하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |