[go: up one dir, main page]

CN111989865A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111989865A
CN111989865A CN201980026896.1A CN201980026896A CN111989865A CN 111989865 A CN111989865 A CN 111989865A CN 201980026896 A CN201980026896 A CN 201980026896A CN 111989865 A CN111989865 A CN 111989865A
Authority
CN
China
Prior art keywords
transistor
gate
electrically connected
oxide
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980026896.1A
Other languages
English (en)
Inventor
石津贵彦
米田诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN111989865A publication Critical patent/CN111989865A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09403—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors
    • H03K19/0941—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors of complementary type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种低功耗且能够稳定工作的半导体装置。包括具有沟道形成区中含有氧化物半导体的晶体管的电路结构的逻辑电路。逻辑电路是2输入2输出的二线式逻辑电路。构成逻辑电路的晶体管分别具有栅极及背栅极。输入端子与电连接到提供高电源电位的布线的晶体管的栅极和背栅极中的一方电连接。输出端子与电连接到提供高电源电位的布线的晶体管的栅极和背栅极中的另一方电连接。输出端子与电连接到提供低电源电位的布线的晶体管的源极和漏极中的一方电连接。电连接到提供低电源电位的布线电连接的晶体管的栅极或背栅极与输入端子电连接。

Description

半导体装置
技术领域
本发明的一个方式涉及一种半导体装置。
另外，本发明的一个方式涉及一种半导体装置。注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或组合物(composition of matter)。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。显示装置、发光装置、存储装置、电光装置、蓄电装置、控制系统、半导体电路及电子设备有时包括半导体装置。
背景技术
沟道形成区由金属氧化物(也称为氧化物半导体)构成的晶体管(OS晶体管)在关闭时流过的泄漏电流(关态电流)极小，所以被期待用于面向低功耗的逻辑电路。例如，专利文献1提出一种由为n沟道型晶体管的OS晶体管构成的单极反相器电路。
[先行技术文献]
[专利文献]
[专利文献1]美国专利申请公开第2011/84731号说明书
发明内容
发明所要解决的技术问题
当仅由n沟道型晶体管构成逻辑电路时，会出现输出电压下降相当于阈值电压大小的电压的问题。另外，由于为电源线间流过贯通电流的结构，所以会出现功耗增大的问题。
另外，在沟道形成区由硅构成的晶体管(Si晶体管)中，构成逻辑电路的晶体管暴露在高温中时电特性发生变动。电特性变动会引起晶体管的开/关比下降，因此会出现无法维持正常的电路工作的问题。
鉴于上述各种问题，本发明的一个方式的目的之一是提供一种可靠性优异的半导体装置。另外，本发明的一个方式的目的之一是提供一种低功耗化上优异的半导体装置。
注意，这些目的的记载不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。除上述目的外的目的从说明书、附图、权利要求书等的描述中是显而易见的，并且可以从所述描述中抽出。
解决技术问题的手段
一种半导体装置，包括：第一输入端子及第二输入端子；第一输出端子及第二输出端子；第一布线及第二布线；以及第一至第四晶体管。其中，第一晶体管的源极和漏极中的一方与第一布线电连接，栅极和背栅极中的一方与第一输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与第二输出端子电连接，第二晶体管的源极和漏极中的一方与第一布线电连接，栅极和背栅极中的一方与第二输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与第一输出端子电连接，第三晶体管的栅极及背栅极与第一输入端子电连接，源极和漏极中的一方与第一输出端子电连接，源极和漏极中的另一方与第二布线电连接，并且，第四晶体管的栅极及背栅极与第二输入端子电连接，源极和漏极中的一方与第二输出端子电连接，源极和漏极中的另一方与第二布线电连接。
一种半导体装置，包括：第一输入端子及第二输入端子；第一输出端子及第二输出端子；第一至第三布线；以及第一至第八晶体管。其中，第一晶体管的源极和漏极中的一方与第一布线电连接，栅极和背栅极中的一方与第一输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与第二晶体管的栅极及背栅极电连接，第二晶体管的源极和漏极中的一方与第二布线电连接，源极和漏极中的另一方与第二输出端子电连接，第三晶体管的源极和漏极中的一方与第一布线电连接，栅极和背栅极中的一方与第二输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与第四晶体管的栅极及背栅极电连接，第四晶体管的源极和漏极中的一方与第二布线电连接，源极和漏极中的另一方与第一输出端子电连接，第五晶体管的栅极及背栅极与第一输入端子电连接，源极和漏极中的一方与第四晶体管的栅极及背栅极电连接，源极和漏极中的另一方与第三布线电连接，第六晶体管的栅极及背栅极与第一输入端子电连接，源极和漏极中的一方与第一输出端子电连接，源极和漏极中的另一方与第三布线电连接，第七晶体管的栅极及背栅极与第二输入端子电连接，源极和漏极中的一方与第二晶体管的栅极及背栅极电连接，源极和漏极中的另一方与第三布线电连接，并且，第八晶体管的栅极及背栅极与第二输入端子电连接，源极和漏极中的一方与第二输出端子电连接，源极和漏极中的另一方与第三布线电连接。
在本发明的一个方式的半导体装置中，优选提供到第一布线的第一电位比提供到第二布线的第二电位高。
在本发明的一个方式的半导体装置中，优选第一至第四晶体管的沟道形成区含有金属氧化物。
在本发明的一个方式的半导体装置中，优选第一至第八晶体管的沟道形成区含有金属氧化物。
在本发明的一个方式的半导体装置中，优选金属氧化物至少含有In(铟)或Zn(锌)。
在本发明的一个方式的半导体装置中，优选金属氧化物含有Ga(镓)。
一种半导体装置，包括：多个开关电路；以及多个逻辑电路，其中，逻辑电路包括：第一输入端子及第二输入端子；第一输出端子及第二输出端子；第一至第三布线；以及第一至第八晶体管。其中，第一晶体管的源极和漏极中的一方与第一布线电连接，栅极和背栅极中的一方与第一输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与第二晶体管的栅极及背栅极电连接，第二晶体管的源极和漏极中的一方与第二布线电连接，源极和漏极中的另一方与第二输出端子电连接，第三晶体管的源极和漏极中的一方与第一布线电连接，栅极和背栅极中的一方与第二输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与第四晶体管的栅极及背栅极电连接，第四晶体管的源极和漏极中的一方与第二布线电连接，源极和漏极中的另一方与第一输出端子电连接，第五晶体管的栅极及背栅极与第一输入端子电连接，源极和漏极中的一方与第四晶体管的栅极及背栅极电连接，源极和漏极中的另一方与第三布线电连接，第六晶体管的栅极及背栅极与第一输入端子电连接，源极和漏极中的一方与第一输出端子电连接，源极和漏极中的另一方与第三布线电连接，第七晶体管的栅极及背栅极与第二输入端子电连接，源极和漏极中的一方与第二晶体管的栅极及背栅极电连接，源极和漏极中的另一方与第三布线电连接，并且，第八晶体管的栅极及背栅极与第二输入端子电连接，源极和漏极中的一方与第二输出端子电连接，源极和漏极中的另一方与第三布线电连接。
在本发明的一个方式的半导体装置中，优选提供到第一布线的第一电位比提供到第二布线的第二电位高。
在本发明的一个方式的半导体装置中，优选第一至第八晶体管的沟道形成区含有金属氧化物。
在本发明的一个方式的半导体装置中，优选开关电路包括晶体管，并且晶体管的沟道形成区含有金属氧化物。
在本发明的一个方式的半导体装置中，优选通过使多个开关电路中的任一个变为非导通状态可以保持对应于逻辑电路内保持的数据的电位。
在本发明的一个方式的半导体装置中，优选金属氧化物至少含有In(铟)或Zn(锌)。
在本发明的一个方式的半导体装置中，优选金属氧化物含有Ga(镓)。
注意，本发明的其他方式记载于下面所述的实施方式中的说明及附图中。
发明效果
根据本发明的一个方式可以提供一种可靠性优异的半导体装置。另外，根据本发明的一个方式可以提供一种低功耗化优异的半导体装置。
注意，本发明的其他方式记载于下面所述的实施方式中的说明及附图中。
附图说明
[图1]说明半导体装置的结构例子，(A)是的方框图，(B)是电路图。
[图2]说明半导体装置的结构例子，(A)是的电路图，(B)是时序图，(C)是示出电路符号的符号的图。
[图3]说明半导体装置的结构例子，(A)是电路符号，(B)是图表。
[图4]是说明半导体装置的结构例子的电路图。
[图5]说明半导体装置的结构例子，(A)是的电路图，(B)是电路图。
[图6]说明半导体装置的结构例子，(A)是的电路图，(B)是时序图。
[图7]是说明半导体装置的结构例子的电路图。
[图8]说明半导体装置的结构例子，(A)是立体图，(B)是立体图。
[图9]说明半导体装置的结构例子，(A)是的方框图，(B)是电路图，(C)是电路图。
[图10]说明半导体装置的结构例子，(A)是示出电路符号的符号的图，(B)是示出电路符号的符号的图，(C)是电路图，(D)是时序图。
[图11]说明半导体装置的结构例子，(A)是电路图，(B)是电路图，(C)是电路图，(D)是电路图。
[图12]说明半导体装置的结构例子，(A)是电路图，(B)是示出电路符号的符号的图。
[图13]说明半导体装置的结构例子，(A)是电路图，(B)是示出电路符号的符号的图。
[图14]是说明半导体装置的结构例子的时序图。
[图15]说明半导体装置的结构例子，(A)是电路图，(B)是电路图。
[图16]是说明半导体装置的结构例子的电路图。
[图17]示出晶体管的结构例子，(A)是截面图，(B)是截面图。
[图18]示出晶体管的结构例子，(A)是俯视图，(B)是截面图，(C)是截面图。
[图19]示出晶体管的结构例子，(A)是俯视图，(B)是截面图，(C)是截面图。
[图20]示出晶体管的结构例子，(A)是俯视图，(B)是截面图，(C)是截面图。
[图21]示出晶体管的结构例子，(A)是俯视图，(B)是截面图，(C)是截面图。
[图22]示出晶体管的结构例子，(A)是俯视图，(B)是截面图，(C)是截面图。
[图23]是示出电子装置的(A)-(D)结构例子的图。
[图24]说明半导体装置的工作，(A)是图表，(B)是图表。
具体实施方式
以下，参照附图对实施方式进行说明。但是，实施方式可以以多个不同方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
注意，在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的。因此，该序数词不限制构成要素的个数。此外，该序数词不限制构成要素的顺序。另外，例如，在本说明书等中，一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书的范围中被设为“第二”所指的构成要素。此外，例如，在本说明书等中，一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书的范围中被省略。
注意，在附图中，有时使用同一附图标记表示同一构成要素、具有相同功能的构成要素、由同一材料构成的构成要素或者同时形成的构成要素等，并且有时省略重复的说明。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(也称为Oxide Semiconductor)等。
例如，在将金属氧化物用于晶体管的沟道形成区的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物具有放大作用、整流作用和开关作用中的至少一个的情况下，可以将该金属氧化物称为金属氧化物半导体(metal oxide semiconductor)。也就是说，可以将在沟道形成区中包含金属氧化物的晶体管称为“氧化物半导体晶体管”、“OS晶体管”。同样地，上述“使用氧化物半导体的晶体管”也是在沟道形成区中包含金属氧化物的晶体管。
(实施方式1)
说明本发明的一个方式的半导体装置的结构。
图1A是本实施方式的半导体装置的方框图。本实施方式中说明的半导体装置100可以大致分为信号生成电路101与逻辑电路102。
注意，本说明书等中的半导体装置是指能够通过利用半导体特性而工作的所有装置。因此，有时也将信号生成电路101及逻辑电路102分别称为半导体装置。
信号生成电路101具有从端子IN及端子INB输出输入信号及反相输入信号的功能。信号生成电路101包括由Si晶体管构成的电路(附图中记作Si/Cir.)。信号生成电路101可以利用使用CMOS电路、时序电路及组合电路适当地进行设计来构成。
逻辑电路102包括由OS晶体管构成的电路(附图中记作OS/Cir.)。逻辑电路102为组合电路。作为其一个例子，有反相器电路(也称为NOT电路)。逻辑电路102具有对应输入信号及反相输出信号从端子OUT及端子OUTB输出输出信号及反相输出信号的功能。
逻辑电路102是由OS晶体管构成的二线式组合电路。与Si晶体管不同，OS晶体管在高温环境下的电特性变动小。因此，在高温环境下也可以进行可靠性优异的工作。
图1B是示出逻辑电路102的具体电路结构的电路图。图1B所示的逻辑电路102是用作反相器电路的二线式逻辑电路。
图1B所示的逻辑电路102包括晶体管111至晶体管114。另外，图1B示出被提供高电源电位VDD的布线VDDL及被提供低电源电位VSS(例如，接地电位)的布线VSSL。
晶体管111的栅极和背栅极中的一方与被提供输入信号的端子IN连接。晶体管111的源极和漏极中的一方与布线VDDL连接。晶体管111的源极和漏极中的另一方与输出反相输出信号的端子OUTB连接。晶体管111的栅极和背栅极中的另一方与输出反相输出信号的端子OUTB连接。注意，也可以将各端子称为布线。
晶体管111具有对应施加到栅极的电位变为导通状态(可以称为开启)或非导通状态(也称为关闭)来控制是否使端子OUTB具有根据电位VDD的高电平电位的功能。晶体管111具有根据施加到背栅极的电位来控制晶体管为耗尽型(也称为常开启)还是增强型(也称为常关闭)的功能。晶体管111也称为第一晶体管。
晶体管112的栅极和背栅极中的一方与被提供反相输入信号的端子INB连接。晶体管112的源极和漏极中的一方与布线VDDL连接。晶体管112的源极和漏极中的另一方与输出输出信号的端子OUT连接。晶体管112的栅极和背栅极中的另一方与输出输出信号的端子OUT连接。
晶体管112具有对应施加到栅极的电位变为开启或关闭来控制是否使端子OUT具有根据电位VDD的高电平电位的功能。晶体管112具有对应施加到背栅极的电位控制为常开启或常关闭的功能。晶体管112也称为第二晶体管。
晶体管113的栅极及背栅极与被提供输入信号的端子IN连接。此外，也可以采用晶体管113的栅极及背栅极中的任一方与端子IN连接的结构。晶体管113的源极和漏极中的一方与输出输出信号的端子OUT连接。晶体管113的源极和漏极中的另一方与布线VSSL连接。
晶体管113具有对应施加到栅极及背栅极的端子IN的电位变为开启或关闭来控制是否使端子OUT具有根据电位VSS的低电平电位的功能。晶体管113也称为第三晶体管。
晶体管114的栅极及背栅极与被提供反相输入信号的端子INB连接。此外，也可以采用晶体管114的栅极及背栅极中的任一方与端子INB连接的结构。晶体管114的源极和漏极中的一方与输出反相输出信号的端子OUTB连接。晶体管114的源极和漏极中的另一方与布线VSSL连接。
晶体管114具有对应施加到栅极及背栅极的端子INB的电位变为开启或关闭来控制是否使端子OUTB具有根据电位VSS的低电平电位的功能。晶体管114也称为第四晶体管114。
接着，参照图2A至图2C说明图1B所示的逻辑电路102的工作。
图2A示出与图1B同样的电路图，图2B示出用来说明图2A的工作的时序图。
在图2B所示的时序图中，在时刻T1至T2及时刻T3至T4，使被提供至端子IN的输入信号为高电平，使提供至端子INB的反相输入信号为低电平。晶体管111变为常开启，晶体管113变为开启。晶体管112变为常关闭，晶体管114变为关闭。端子OUT具有根据电位VSS的低电平电位。端子OUTB具有根据电位VDD的高电平电位。
通过采用该结构，可以切换施加到晶体管的背栅极的电位。例如，图3A所示的晶体管115的电路符号中，晶体管的栅极记作g，晶体管的背栅极记作bg，晶体管的源极记作s，晶体管的漏极记作d。图3B是示出源极的电位为0V时流过晶体管的漏极的电流(Id)与栅极的电压(Vg)的关系的图表。如图所示，在背栅极的电压为电位VSS(Vbg＝0)时可以使阈值电压正方向漂移而实现常关闭。另外，在背栅极的电压为电位VDD(Vbg＝VDD)时可以使阈值电压负向漂移而实现常开启。
晶体管111的背栅极被施加高电平电位，晶体管112的背栅极被施加低电平电位。其结果，晶体管111变为常开启晶体管，晶体管112变为常关闭晶体管。晶体管111能够用作常开启晶体管，由此可以增加流过端子OUTB的电流量。另外，晶体管112能够用作常关闭晶体管，由此可以确实地降低布线VDDL与布线VSSL间的贯通电流。
在图2B所示的时序图中，在时刻T2至T3，使被提供至端子IN的输入信号为低电平，使被提供至端子INB的反相输入信号为高电平。晶体管111变为常关闭，晶体管113变为关闭。晶体管112变为常开启，晶体管114变为开启。端子OUT具有根据电位VDD的高电平电位。端子OUTB具有根据电位VSS的低电平电位。
晶体管111的背栅极被施加低电平电位，晶体管112的背栅极被施加高电平电位。其结果，晶体管111变为常关闭晶体管，晶体管112变为常开启晶体管。晶体管111能够用作常关闭晶体管，由此有效地降低布线VDDL与布线VSSL间的贯通电流。另外，晶体管112能够用作常开启晶体管，可以增加流过端子OUT的电流量。
另外，图2A所示的逻辑电路102的电路图具有二线式反相器电路的功能。图2C示出二线式电路符号的符号。
注意，虽然图1B中示出晶体管111及晶体管112的背栅极一侧链接有端子IN及端子INB的结构，但是也可以如图4所示的逻辑电路102A的电路图那样采用在栅极一侧连接端子IN及端子INB的结构。
在晶体管中，使栅极一侧的栅极绝缘膜的厚度或背栅极一侧的栅极绝缘膜的厚度不同。并且，通过切换图1B与图4的连接可以调节对沟道形成区的电场强度。由此，可以调节阈值电压的漂移量。另外，优选位于连接有端子IN与端子INB一侧的栅极绝缘膜较薄。通过采用该结构，可以使取决于提供至端子IN及端子INB的输入信号及反相输入信号的开关特性优异。
通过采用上面说明的结构，具有由OS晶体管构成的逻辑电路的半导体装置可以在实现具有优异可靠性的工作的同时实现低功耗化。
接着，说明对与图1B不同的逻辑电路的结构例子。
图5A所示的逻辑电路102B是与图1B同样的用作反相器电路的二线式逻辑电路的电路图。
图5A所示的逻辑电路102B包括晶体管121至晶体管128。另外，图5A示出被提供高电源电位VDH的布线VDHL、被提供高电源电位VDD的布线VDDL以及被提供低电源电位VSS的布线VSSL。高电源电位VDH是比高电源电位VDD高的电位。
晶体管121的栅极和背栅极中的一方与被提供输入信号的端子IN连接。晶体管121的源极和漏极中的一方与布线VDHL连接。晶体管121的源极和漏极中的另一方与晶体管122的栅极及背栅极连接。晶体管121的栅极和背栅极中的另一方与晶体管122的栅极及背栅极连接。
晶体管121具有如下功能：对应施加到栅极的电位变为开启或关闭来控制是否使晶体管122的栅极及背栅极的电位变为根据电位VDH的电位。晶体管121具有对应施加到背栅极的电位被控制为常开启或常关闭的功能。晶体管121也称为第一晶体管。
晶体管122的源极和漏极中的一方与布线VDDL连接。晶体管122的源极和漏极中的另一方与端子OUTB连接。
晶体管122具有对应施加到栅极及背栅极的电位变为开启或关闭来控制是否使端子OUTB具有根据电位VDD的高电平电位的功能。晶体管122也称为第二晶体管。
晶体管123的栅极和背栅极中的一方与被提供反相输入信号的端子INB连接。晶体管123的源极和漏极中的一方与布线VDHL连接。晶体管123的源极和漏极中的另一方与晶体管124的栅极及背栅极连接。晶体管123的栅极和背栅极中的另一方与晶体管124的栅极及背栅极连接。
晶体管123具有对应施加到栅极的电位变为开启或关闭来控制是否使晶体管124的栅极及背栅极的电位变为根据电位VDH的电位的功能。晶体管123具有对应施加到背栅极的电位控制晶体管的常开启或常关闭的功能。晶体管123也称为第三晶体管。
晶体管124的源极和漏极中的一方与布线VDDL连接。晶体管124的源极和漏极中的另一方与端子OUT连接。
晶体管124具有对应施加到栅极及背栅极的电位变为开启或关闭来控制是否使端子OUT具有根据电位VDD的高电平电位的功能。晶体管124也称为第四晶体管。
晶体管125的栅极及背栅极与被提供输入信号的端子IN连接。另外，也可以采用晶体管125的栅极和背栅极中的任一方与端子IN连接的结构。晶体管125的源极和漏极中的一方与晶体管124的栅极及背栅极连接。晶体管125的源极和漏极中的另一方与布线VSSL连接。
晶体管125具有对应施加到栅极及背栅极的端子IN的电位变为开启或关闭来控制是否使晶体管124的栅极及背栅极的电位变为根据电位VSS的低电平电位的功能。晶体管125也称为第五晶体管。
晶体管126的栅极及背栅极与被提供输入信号的端子IN连接。另外，也可以采用晶体管126的栅极及背栅极中的任一方与端子IN连接的结构。晶体管126的源极和漏极中的一方与输出输出信号的端子OUT连接。晶体管126的源极和漏极中的另一方与布线VSSL连接。
晶体管126具有对应施加到栅极及背栅极的端子IN的电位变为开启或关闭来控制是否使端子OUT具有根据电位VSS的低电平电位的功能。晶体管126也称为第六晶体管。
晶体管127的栅极及背栅极与被提供反相输入信号的端子INB连接。另外，也可以采用晶体管127的栅极和背栅极中的任一方与端子INB连接的结构。晶体管127的源极和漏极中的一方与晶体管122的栅极及背栅极连接。晶体管127的源极和漏极中的另一方与布线VSSL连接。
晶体管127具有对应施加到栅极及背栅极的端子INB的电位变为开启或关闭来控制是否使晶体管122的栅极及背栅极的电位变为根据电位VSS的低电平电位的功能。晶体管127也称为第七晶体管。
晶体管128的栅极及背栅极与被提供反相输入信号的端子INB连接。另外，也可以采用晶体管128的栅极和背栅极中的任一方与端子INB连接的结构。晶体管128的源极和漏极中的一方与输出反相输出信号的端子OUTB连接。晶体管128的源极和漏极中的另一方与布线VSSL连接。
晶体管128具有对应施加到栅极及背栅极的端子INB的电位变为开启或关闭来控制是否使端子OUTB具有根据电位VSS的低电平电位的功能。晶体管128也称为第八晶体管。
注意，虽然在图5A中示出晶体管121及晶体管123的背栅极一侧连接有端子IN及端子INB的结构，但是也可以如图5B所示的逻辑电路102C的电路图那样，采用栅极一侧连接有端子IN及端子INB的结构。
在晶体管中，使栅极一侧的栅极绝缘膜的厚度或背栅极一侧的栅极绝缘膜的厚度不同。并且，通过切换图5A和图5B的连接可以调节对沟道形成区的电场强度。由此，可以调节阈值电压的漂移量。另外，优选位于连接有端子IN与端子INB一侧的栅极绝缘膜较薄。通过采用该结构，可以使取决于提供至端子IN及端子INB的输入信号及反相输入信号的开关特性优异。
接着，参照图6A至图6B说明图5A所示的逻辑电路102B的工作。
图6A示出与图5A同样的电路图，图6B是用来说明图6A的工作的时序图。另外，在图6A中，将晶体管122的栅极及背栅极的节点记作节点P。另外，将晶体管124的栅极及背栅极的节点记作节点PB。
在图6B所示的时序图中，在时刻T5至T6及时刻T7至T8，使被提供至端子IN的输入信号为高电平，使被提供至端子INB的反相输入信号为低电平。晶体管121变为常开启，晶体管125及晶体管126变为开启。晶体管123变为常关闭，晶体管127及晶体管128变为关闭。节点P变为根据电位VDH的高电平电位，晶体管122变为开启。节点PB变为根据电位VSS的低电平电位，晶体管124变为关闭。端子OUT具有根据电位VSS的低电平电位。端子OUTB具有根据电位VDD的高电平电位。
晶体管121的背栅极被施加高电平电位，晶体管123的背栅极被施加低电平电位。其结果，晶体管121变为常开启晶体管，晶体管123变为常关闭晶体管。晶体管121能够用作常开启晶体管，由此可以增加流过晶体管122的栅极及背栅极的电流量。另外，晶体管123能够用作常关闭晶体管，由此可以有效地降低布线VDHL与布线VSSL间的贯通电流。
另外，在图6A的结构中，可以使节点P为根据比电位VDD高的电位VDH的电位。由此，可以增大施加到晶体管122的栅极与源极间的电压，由此可以减少相当于阈值电压大小的电压下降，可以更确切地使端子OUTB的电位变为电位VDD。
图24A和图24B示出利用电路模拟获得输入信号(IN)、反相输入信号(INB)、输出信号(OUT)、反相输出信号(OUTB)的波形图的图表。图24A中的电源电压为1.2V，图24B中的电源电压为2.5V。在各条件下都得到对应输入信号的电压(输入电压)的输出信号的信号(输出电压)。
在图6B所示的时序图中，在时刻T6至T7，使被提供至端子IN的输入信号为低电平，使被提供至端子INB的反相输入信号为高电平。晶体管121变为常关闭，晶体管125及晶体管126变为关闭。晶体管123变为常开启，晶体管127及晶体管128变为开启。节点P变为根据电位VSS的低电平电位，晶体管122变为关闭。节点PB变为根据电位VDH的高电平电位，晶体管124变为开启。端子OUT具有根据电位VSS的低电平电位。端子OUTB具有根据电位VDD的高电平电位。
晶体管121的背栅极被施加低电平电位，晶体管123的背栅极被施加高电平电位。其结果，晶体管121变为常关闭晶体管，晶体管123变为常开启晶体管。晶体管121能够用作常关闭晶体管，由此可以有效地降低布线VDHL与布线VSSL间的贯通电流。另外，晶体管123能够用作常开启晶体管，可以增加流过晶体管124的栅极及背栅极的电流量。
此外，在图6A的结构中，可以使节点PB变为根据比电位VDD高的电位VDH的电位。由此，可以增大施加到晶体管124的栅极与源极间的电压，由此可以减少相当于阈值电压大小的电压下降，可以更确切地使端子OUTB的电位变为电位VDD。
另外，图6A所示的逻辑电路102B的电路图具有二线式反相器电路的功能。因此，可以与图2A同样地表示图2C所示的二线式电路符号的符号。
通过采用上面说明的结构，具有由OS晶体管构成的逻辑电路的半导体装置可以在实现具有优异可靠性的工作的情况下实现低功耗化。此外，可以抑制被输出的信号的电压下降。
另外，通过应用上述说明的结构，可以构成基本组合电路。
图7是应用了图4的结构的逻辑电路的电路图。图7所示的逻辑电路102D包括晶体管131至138。另外，图7示出被提供高电源电位VDD的布线VDDL及被提供低电源电位VSS的布线VSSL。端子IN1、IN1B、IN2及端子IN2B是提供输入信号的端子。端子OUT及端子OUTB是提供输出信号的端子。从端子OUT得到对应输入信号的NAND(反相输入信号的NOR)的输出信号，从端子OUTB得到对应输入信号的NAND(反相输入信号的AND)的输出信号。此外，也可以调换输入到各端子的信号来切换逻辑电路的功能。图7所示的逻辑电路的真值表如表1所示。
[表1]
IN1 IN1B IN2 IN2B OUT OUTB
0 1 0 1 1 0
1 0 0 1 1 0
0 1 1 0 1 0
1 0 1 0 0 1
通过采用上述组合电路，可以实现计数器、串并行转换器、处理器等复杂的电路。由于上述电路可以由OS晶体管构成，所以在高温环境下也可以维持良好的开关特性。另外，可以减少贯通电流而降低功耗，并抑制相当于阈值电压大小的电压下降等。
在图8中，示出组装有为半导体装置的上述逻辑电路的IC的立体图的一个例子。
图8A示出IC的一个例子。图8A所示的IC7000A包括引线7001及电路部7003A。IC7000A例如安装在印刷电路板7002上。通过组合多个这样的IC裸片并使其在印刷电路板7002上彼此电连接，完成安装有电子构件的衬底(电路板7004)。电路部7003A中设置有被切割为一个裸片或多个裸片的上述实施方式所示的各种电路。电路部7003A大致分为OS晶体管层7031和布线层7032。
另外，OS晶体管层可以为单层也可以采用夹着布线层层叠的结构。具体地，图8B示出IC的其他例子。图8B所示的IC7000B包括引线7001及电路部7003B。IC7000B例如安装在印刷电路板7002上。组合多个这样的IC芯片并使其在印刷电路板7002上彼此电连接，由此完成安装有电子构件的衬底(电路板7004)。电路部7003B中设置有被切割为一个裸片或多个裸片的上述实施方式所述的各种电路。电路部7003A大致分为OS晶体管层7031、布线层7032、OS晶体管层7033。OS晶体管层7031通过布线层7032与OS晶体管层7033连接。OS晶体管层7033上也可以隔着其他的布线层还设置有其他的OS晶体管层。由于可以将多个OS晶体管层层叠地设置，所以便于电路部7003B的小型化。
在图8A和8B中，作为IC7000A、7000B的封装采用QFP(Quad Flat Package:四侧引脚扁平封装)，但是封装的方式不局限于此。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
(实施方式2)
对与上述实施方式1说明的半导体装置不同的本发明的一个方式的半导体装置的结构进行说明。
图9A是本实施方式的半导体装置的方框图。本实施方式中说明的半导体装置100A可以大致分为信号生成电路101及信号处理电路201。
注意，本说明书等中的半导体装置是指能够通过利用半导体特性而工作的所有装置。因此，有时将信号生成电路101及信号处理电路201分别称为半导体装置或将其整体称为半导体装置。
信号生成电路101具有从端子D及端子Db输出输入信号及反相输入信号的功能。信号生成电路101包括由Si晶体管构成的电路(附图中记作Si/Cir.)。信号生成电路101可以利用使用CMOS电路的时序电路及组合电路适当地进行设计而构成。
信号处理电路201包括由OS晶体管构成的电路(附图中记作OS/Cir.)。信号处理电路201包括时序电路及组合电路。作为一个例子，组合电路可以为反相器电路(也称为NOT电路)或逻辑与电路(AND电路)等。时序电路可以为触发器电路或计数器电路等。信号处理电路201具有利用内部电路处理输入信号及反相输入信号并通过端子Q及端子Qb将处理后的信号作为输出信号及反相输出信号输出的功能。
图9B是示出信号处理电路201的电路的一个例子的电路图。图9B所示的信号处理电路201具有组合多个用作时序电路的逻辑电路202(附图中记作Seq.)以及多个用作组合电路的逻辑电路102(附图中记作Comb.)的电路结构。
逻辑电路202是由OS晶体管构成的二线式时序电路。OS晶体管与Si晶体管不同其在高温环境下的电特性变动小。因此，在高温环境下也可以进行可靠性优异的工作。
图9C是示出逻辑电路202的具体电路结构的电路图。图9C所示的逻辑电路202是包括用作反相器电路的逻辑电路的二线式触发器电路。
图9C所示的逻辑电路202包括根据时钟信号CLK或反相时钟信号CLKb控制开启或关闭的开关电路203以及用作反相器电路的逻辑电路102。
另外，图9C所示的逻辑电路102如图2A至图2C说明那样地示出二线式反相器电路。图10A示出与图2C同样的二线式电路符号的符号。逻辑电路102与被提供高电源电位VDH的布线VDHL、被提供高电源电位VDD的布线VDDL以及被提供低电源电位VSS的布线VSSL连接。所以，图2C及图10A的电路符号的符号也可以像图10B所示的电路符号的符号那样表示。注意，有时省略图10B中附加的布线名。
图10C是能够以图6A说明的逻辑电路102B表示的逻辑电路102的具体电路结构的电路图。图10C所示的逻辑电路102包括晶体管121至晶体管128。另外，图10C示出被提供高电源电位VDH的布线VDHL、被提供高电源电位VDD的布线VDDL以及被提供低电源电位VSS的布线VSSL。另外，高电源电位VDH是比高电源电位VDD高的电位。另外，图10C中将晶体管122的栅极及背栅极的节点记作节点P。另外，将晶体管124的栅极及背栅极的节点记作节点PB。
晶体管121的栅极和背栅极中的一方与被提供输入信号的端子IN连接。晶体管121的源极和漏极中的一方与布线VDHL连接。晶体管121的源极和漏极中的另一方与晶体管122的栅极及背栅极连接。晶体管121的栅极和背栅极中的另一方与晶体管122的栅极及背栅极连接。
晶体管121具有如下功能：对应施加到栅极的电位变为开启或关闭，由此控制是否使晶体管122的栅极及背栅极的电位变为根据电位VDH的电位。晶体管121具有对应施加到背栅极上的电位控制晶体管的常开启或常关闭的功能。晶体管121也称为第一晶体管。
晶体管122的源极和漏极中的一方与布线VDDL连接。晶体管122的源极和漏极中的另一方与端子OUTB连接。
晶体管122具有对应施加到栅极及背栅极上的电位变为开启或关闭来控制是否使端子OUTB具有根据电位VDD的高电平电位的功能。晶体管122也称为第二晶体管。
晶体管123的栅极和背栅极中的一方与被提供反相输入信号的端子INB连接。晶体管123的源极和漏极中的一方与布线VDHL连接。晶体管123的源极和漏极中的另一方与晶体管124的栅极及背栅极连接。晶体管123的栅极和背栅极中的另一方与晶体管124的栅极及背栅极连接。
晶体管123具有对应施加到栅极的电位变为开启或关闭来控制是否使晶体管124的栅极及背栅极的电位变为根据电位VDH的电位的功能。晶体管123具有对应施加到背栅极的电位控制晶体管的常开启或常关闭的功能。晶体管123也称为第三晶体管。
晶体管124的源极和漏极中的一方与布线VDDL连接。晶体管124的源极和漏极中的另一方与端子OUT连接。
晶体管124具有对应施加到栅极及背栅极的电位变为开启或关闭来控制是否使端子OUT具有根据电位VDD的高电平电位的功能。晶体管124也称为第四晶体管。
晶体管125的栅极及背栅极与被提供输入信号的端子IN连接。另外，也可以采用晶体管125的栅极及背栅极中的任一方与端子IN连接。晶体管125的源极和漏极中的一方与晶体管124的栅极及背栅极连接。晶体管125的源极和漏极中的另一方与布线VSSL连接。
晶体管125具有对应施加到栅极及背栅极的端子IN的电位变为开启或关闭来控制是否使晶体管124的栅极及背栅极的电位变为根据电位VSS的低电平电位的功能。晶体管125也称为第五晶体管。
晶体管126的栅极及背栅极与被提供输入信号的端子IN连接。另外，也可以采用晶体管126的栅极及背栅极中的任一方与端子IN连接的结构。晶体管126的源极和漏极中的一方与输出输出信号的端子OUT连接。晶体管126的源极和漏极中的另一方与布线VSSL连接。
晶体管126具有对应施加到栅极及背栅极的端子IN的电位变为开启或关闭来控制是否使端子OUT具有根据电位VSS的低电平电位的功能。晶体管126也称为第六晶体管。
晶体管127的栅极及背栅极与被提供反相输入信号的端子INB连接。另外，也可以采用晶体管127的栅极和背栅极中的任一方与端子INB连接的结构。晶体管127的源极和漏极中的一方与晶体管122的栅极及背栅极连接。晶体管127的源极和漏极中的另一方与布线VSSL连接。
晶体管127具有对应施加到栅极及背栅极的端子INB的电位变为开启或关闭晶体管122的栅极及背栅极的电位变为根据电位VSS的低电平电位的功能。晶体管127也称为第七晶体管。
晶体管128的栅极及背栅极与被提供反相输入信号的端子INB连接。另外，也可以采用晶体管128的栅极和背栅极中的任一方与端子INB连接的结构。晶体管128的源极和漏极中的一方与输出反相输出信号的端子OUTB连接。晶体管128的源极和漏极中的另一方与布线VSSL连接。
晶体管128具有对应施加到栅极及背栅极的端子INB的电位变为开启或关闭来控制是否使端子OUTB具有根据电位VSS的低电平电位的功能。晶体管128也称为第八晶体管。
通过采用该结构，可以如图3A、3B说明地那样切换施加到晶体管的背栅极的电位。
接着，参照图10D对图10C所示的逻辑电路102的工作进行说明。图10D示出用于说明图10C所示的逻辑电路102的工作的时序图。图10D所示的时序图与图6B说明的时序图相同。
图10C所示的时序图中，在时刻T11至T12及时刻T13至T14，使被提供至端子IN的输入信号为高电平，使被提供至端子INB的反相输入信号为低电平。晶体管121变为常开启，晶体管125及晶体管126变为开启。晶体管123变为常关闭，晶体管127及晶体管128变为关闭。节点P变为根据电位VDH的高电平电位，晶体管122变为开启。节点PB变为根据电位VSS的低电平电位，晶体管124变为关闭。端子OUT具有根据电位VSS的低电平电位。端子OUTB具有根据电位VDD的高电平电位。
晶体管121的背栅极被施加高电平电位，晶体管123的背栅极被施加低电平电位。其结果，晶体管121变为常开启晶体管，晶体管123变为常关闭晶体管。晶体管121能够用作常开启晶体管，由此可以增加流过晶体管122的栅极及背栅极的电流量。另外，晶体管123能够用作常关闭晶体管，由此可以有效地降低布线VDHL与布线VSSL间的贯通电流。
另外，图10C的结构中可以使节点P为根据比电位VDD更高的电位VDH的电位。由此，可以增大施加到晶体管122的栅极与源极间的电压，由此可以减少相当于阈值电压大小的电压下降，可以更确切地使端子OUTB的电位变为电位VDD。
在图10D所示的时序图中，在时刻T12至T13，使被提供至端子IN的输入信号为低电平，使被提供至端子INB的反相输入信号为高电平。晶体管121变为常关闭，晶体管125及晶体管126变为关闭。晶体管123变为常开启，晶体管127及晶体管128变为开启。节点P变为根据电位VSS的低电平电位，晶体管122变为关闭。节点PB变为根据电位VDH的高电平电位，晶体管124变为开启。端子OUT具有根据电位VSS的低电平电位。端子OUTB具有根据电位VDD的高电平电位。
晶体管121的背栅极被施加低电平电位，晶体管123的背栅极被施加高电平电位。其结果，晶体管121变为常关闭晶体管，晶体管123变为常开启晶体管。晶体管121能够用作常关闭晶体管，由此可以有效地降低布线VDHL与布线VSSL间的贯通电流。另外，晶体管123能够用作常开启晶体管，可以增加流过晶体管124的栅极及背栅极的电流量。
另外，图10C的结构中可以使节点PB为根据比电位VDD更高的电位VDH的电位。由此，可以增大施加到晶体管124的栅极与源极间的电压，由此可以减少相当于阈值电压大小的电压下降，可以更确切地使端子OUTB的电位变为电位VDD。
图9C所示的开关电路203包括二线式开关。具体而言，端子IN与端子OUT间、端子INB与端子OUTB间具有控制开启或关闭的两个晶体管。图11A示出利用时钟信号CLK控制开启或关闭的二线式开关的电路符号的符号。
图11A所示的开关电路203可以具有如图11B所示的开关电路203A那样的结构，即，通过使提供时钟信号CLK的布线与各晶体管的栅极连接来控制开启或关闭的结构。
另外，作为其他的结构也可以采用图11C所示的结构。图11C所示的开关电路203B可以具有如下结构：除了提供时钟信号CLK的布线之外，另行设置对背栅极提供信号BG的布线，并对应提供至栅极和背栅极的信号控制开启或关闭。信号BG是提供用来控制晶体管的阈值电压的电位的信号。通过采用该结构，可以在控制晶体管的开启或关闭的同时控制晶体管的阈值电压。
另外，作为其他的结构也可以采用图11D所示的结构。图11D所示的开关电路203C可以具有如下结构：通过连接提供时钟信号CLK的布线与各晶体管的栅极及背栅极来控制开启或关闭。通过采用该结构可以使晶体管具有优异的开关特性。
通过采用上面说明的结构，具有由OS晶体管构成的逻辑电路的半导体装置可以在实现具有优异可靠性的工作的同时实现低功耗化。此外，可以抑制被输出的信号电压下降。
接着，说明与上述说明的结构不同的结构。
图12A是应用了图10B的结构的逻辑电路的电路图。图12A所示的逻辑电路102E包括晶体管151至165。另外，图12A示出被提供高电源电位VDH的布线VDHL、被提供高电源电位VDD的布线VDDL以及被提供低电源电位VSS的布线VSSL。端子IN1、IN1B、IN2及端子IN2B是提供输入信号的端子。端子OUT及端子OUTB是提供输出信号的端子。从端子OUT可以得到对应输入信号的NAND(反相输入信号的NOR)的输出信号，从端子OUTB可以得到对应输入信号的NAND(反相输入信号的逻辑与)的输出信号。另外，也可以调换输入到各端子的信号来切换逻辑电路的功能。图12A所示的逻辑电路的真值表与上述实施方式1说明的表1相同。
图12A所示的逻辑电路102D示出二线式NAND电路。图12B示出二线式NAND电路的电路符号的符号。注意，有时省略图12B中附加的布线名。
通过采用上述组合电路，可以实现计数器、串并行转换器、处理器等复杂的电路。由于上述电路可以由OS晶体管构成，所以在高温环境下也可以维持良好的开关特性。另外，可以减少贯通电流而降低功耗，并抑制相当于阈值电压大小的电压下降等。
另外，作为其他的结构例子，图13A示出即便停止供应电源电压也能够保持数据而能够进行电源门控的逻辑电路202A的电路图。逻辑电路202A除了包括逻辑电路102及开关电路203之外还包括被输入复位信号RST及反相复位信号RSTb的逻辑电路102E以及被提供电源门控信号PG及信号BG的开关电路203D。
开关电路203D根据信号PG控制开启或关闭。信号PG是用于在进行电源门控时保持数据的信号。构成开关电路203D的晶体管与其他的逻辑电路同样地采用OS晶体管。OS晶体管的关态电流极小。由此，通过使开关电路203D中的晶体管变为关闭，可以使图13A所示的节点SN及节点SNb保持对应提供至逻辑电路202A的数据的电荷。
图13A所示的逻辑电路202A为异步复位型逻辑电路并用作具有电源门控功能的触发器电路。图13B示出图13A的电路符号的符号。
接着，参照图14说明图13A所示的逻辑电路202A的工作。图14示出用于说明图13A所示的逻辑电路202A的工作的时序图。图14中分为执行信号处理时(Run)、数据备份时(BK)、电源门控时(PG)、数据恢复时(Recovery)进行图示。
在图14所示的时序图中，在时刻T21至T22，从执行信号处理状态移至数据备份状态。此时，使信号BG为低电平而使开关电路203D的晶体管变为常关闭状态。并且，在时刻T22至T23，使信号PG为低电平。与节点SN及节点SNb连接的电容器保持对应于数据的电荷。
在时刻T23至T24，使电压VDD及电压VDH为低电平，由此可以使电源线间不流过电流。在该期间，与节点SN及节点SNb连接的电容器保持对应于数据的电荷。因信号BG为低电平，所以OS晶体管为常关闭状态。因此，与节点SN及节点SNb连接的电容器继续保持对应于数据的电荷。
在时刻T24至T25，从电源门控状态移至数据恢复状态。此时，使提供为低电平的电压VDD及电压VDH的布线的电位恢复到电压VDD及电压VDH。由于信号BG为低电平，所以OS晶体管为常关闭状态。因此，与节点SN及节点SNb连接的电容器继续保持对应于数据的电荷。
在时刻T25至T26，使时钟信号CLK为高电平。由此，对应于与节点SN及节点SNb所保持的数据的电荷对应的信号从与节点SN及节点SNb连接的逻辑电路102输出到逻辑电路102E。
在时刻T26至T27，使时钟信号CLK为低电平并使信号BG及信号PG为高电平。由此，恢复到将数据保持在节点SN及节点SNb中之前的状态。然后，在时刻T27之后，再次提供时钟信号CLK及反相时钟信号CLKb以执行信号处理。
逻辑电路202A包括上述说明的逻辑电路102及逻辑电路102E等。由此可以有效地降低布线VDHL与布线VSSL间的贯通电流。
注意，图13A中说明的结构也可以在图15A所示的电路图中实现。也就是说，在像逻辑电路202B那样采用省略传输反相输入信号及反相输出信号的布线的结构的情况下也可以实现图13A中说明的结构。同样地，在像图15B所示的逻辑电路202C的电路图那样采用以NOR电路代替NAND电路的结构的情况下可以实现图13A中说明的结构。
此外，作为其他的结构例子，图16所示的逻辑电路202D是应用了上述说明的逻辑电路的2位计数器(具有异步复位功能)的结构例子的电路图。图16所示的电路结构可以通过组合上述说明的具有不同功能的逻辑电路来实现。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
(实施方式3)
本实施方式中说明能够用于上述实施方式说明的半导体装置的OS晶体管的结构例子。
<晶体管的结构例子>
图17A至图17C是作为一个例子示出的为OS晶体管的晶体管500的截面图。图17A是晶体管500的沟道长度方向的截面图，图17B是晶体管500的沟道宽度方向的截面图。
晶体管500是在沟道形成区中包括金属氧化物的晶体管(OS晶体管)。晶体管500在200℃等高温环境下也可以具有良好的开关特性，所以可以实现在高温环境下也具有高可靠性的半导体装置。此外，还可以实现关态电流的降低，因此可以实现在高温环境下也能够实现低功耗化的半导体装置。
在图17A和图17B所示的截面图中，绝缘体512、绝缘体514以及绝缘体516依次层叠设置。优选绝缘体512、绝缘体514和绝缘体516中的任意个使用对氧、氢具有阻挡性的物质。
例如，绝缘体514例如优选使用不会使氢、杂质从下层的衬底等扩散至设置晶体管500的区域中的具有阻挡性的膜。
作为对氢具有阻挡性的膜的一个例子，可以使用利用CVD法形成的氮化硅。另外，作为对氢具有阻挡性的膜，例如，优选作为绝缘体514使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
例如，作为绝缘体512及绝缘体516，通过由介电常数较低的材料形成层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅膜和氧氮化硅膜等。
在绝缘体516的上方设置有晶体管500。
如图17A和图17B所示，晶体管500包括：配置在绝缘体516上的绝缘体520；配置在绝缘体520上的绝缘体522；配置在绝缘体522上的绝缘体524；配置在绝缘体524上的氧化物530a；配置在氧化物530a上的氧化物530b；配置在氧化物530b上且彼此隔开的导电体542a及导电体542b；配置在导电体542a及导电体542b上且形成有与导电体542a和导电体542b之间重叠的开口的绝缘体580；配置在开口中的导电体560；配置在氧化物530b、导电体542a、导电体542b及绝缘体580与导电体560之间的绝缘体550；配置在氧化物530b、导电体542a、导电体542b及绝缘体580与绝缘体550之间的氧化物530c。
另外，如图17A和图17B所示，优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置有绝缘体544。此外，如图17A和图17B所示，导电体560优选包括设置在绝缘体550的内侧的导电体560a及嵌入在导电体560a的内侧的导电体560b。此外，如图17A和图17B所示，优选在绝缘体580、导电体560及绝缘体550上配置有绝缘体574。
注意，下面有时将氧化物530a、氧化物530b及氧化物530c统称为氧化物530。此外，有时将导电体542a及导电体542b统称为导电体542。
在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a、氧化物530b及氧化物530c的三层，但是本发明不局限于此。例如，可以设置氧化物530b的单层、氧化物530b与氧化物530a的两层结构、氧化物530b与氧化物530c的两层结构或者四层以上的叠层结构。另外，在晶体管500中，导电体560具有两层结构，但是本发明不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图17A、图17B所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法使用适当的晶体管。
在此，导电体560被用作晶体管的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560填埋于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。导电体560、导电体542a及导电体542b相对于绝缘体580的开口的配置是自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现半导体装置的微型化及高集成化。
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a及导电体542b重叠的区域。由此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。
绝缘体550具有栅极绝缘膜的功能。
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。换言之，优选在绝缘体524中形成有过剩氧区域。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位，从而可以提高晶体管500的可靠性。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。另外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
当绝缘体524具有过剩氧区域时，绝缘体522优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
当绝缘体522具有抑制氧或杂质的扩散的功能时，氧化物530所包含的氧不扩散到绝缘体520一侧，所以是优选的。
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时，绝缘体522被用作抑制氧从氧化物530释放或氢等杂质从晶体管500的周围部进入氧化物530的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体520优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。另外，通过high-k材料的绝缘体与氧化硅或氧氮化硅组合，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520。
绝缘体520、绝缘体522及绝缘体524也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
在晶体管500中，优选将被用作氧化物半导体的金属氧化物用于包含沟道形成区的氧化物530。例如，作为氧化物530优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。此外，作为氧化物530，也可以使用In-Ga氧化物、In-Zn氧化物。
作为在氧化物530中被用作沟道形成区的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
在氧化物530中，当在氧化物530b之下设置有氧化物530a时，可以防止杂质从形成在氧化物530a下的结构物扩散到氧化物530b。当在氧化物530b之上设置有氧化物530c时，可以防止杂质从形成在氧化物530c的上方的结构物扩散到氧化物530b。
另外，氧化物530优选具有各金属原子的原子个数比互不相同的氧化物的叠层结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。另外，用于氧化物530a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。另外，用于氧化物530b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素M的In的原子个数比。另外，氧化物530c可以使用可用于氧化物530a或氧化物530b的金属氧化物。
优选的是，使氧化物530a及氧化物530c的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a及氧化物530c的电子亲和势优选小于氧化物530b的电子亲和势。
在此，在氧化物530a、氧化物530b及氧化物530c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a、氧化物530b及氧化物530c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面以及氧化物530b与氧化物530c的界面的混合层的缺陷态密度。
具体而言，通过使氧化物530a与氧化物530b、以及氧化物530b与氧化物530c除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为In-Ga-Zn氧化物的情况下，作为氧化物530a及氧化物530c优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时，载流子的主要路径为氧化物530b。通过使氧化物530a及氧化物530c具有上述结构，可以降低氧化物530a与氧化物530b的界面及氧化物530b与氧化物530c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
在氧化物530b上设置有被用作源电极及漏电极的导电体542(导电体542a及导电体542b)。作为导电体542，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。
另外，如图17A所示，有时在氧化物530与导电体542的界面及其附近作为低电阻区域形成有区域543(区域543a及区域543b)。此时，区域543a被用作源区和漏区中的一个，区域543b被用作源区和漏区中的另一个。此外，沟道形成区形成在夹在区域543a和区域543b之间的区域中。
通过以与氧化物530接触的方式形成上述导电体542，区域543的氧浓度有时降低。另外，在区域543中有时形成包括包含在导电体542中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543的载流子密度增加，区域543成为低电阻区域。
绝缘体544以覆盖导电体542的方式设置，抑制导电体542的氧化。此时，绝缘体544也可以以覆盖氧化物530的侧面且与绝缘体524接触的方式设置。
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。另外，在导电体542是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
绝缘体550被用作栅极绝缘体。绝缘体550优选以与氧化物530c的内侧(顶面及侧面)接触的方式配置。绝缘体550优选使用通过加热而使氧释放的绝缘体形成。例如，可以使用在热脱附谱分析(TDS分析)中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。另外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下的范围内。
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
通过作为绝缘体550以与氧化物530c的顶面接触的方式设置通过加热而释放氧的绝缘体，可以高效地从绝缘体550通过氧化物530c对氧化物530b的沟道形成区供应氧。此外，与绝缘体524同样，优选降低绝缘体550中的水或氢等杂质的浓度。绝缘体550的厚度优选为1nm以上且20nm以下。
另外，为了将绝缘体550所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体550与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体550到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体550到导电体560的过剩氧的扩散得到抑制。换言之，可以抑制供应到氧化物530的过剩氧的减少。另外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。
在图17A及图17B中，被用作栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能，可以抑制因绝缘体550所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。导电体560b也可以具有叠层结构，例如，可以采用钛、氮化钛和上述导电材料的叠层结构。
绝缘体580优选隔着绝缘体544设置在导电体542上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
绝缘体580优选具有过剩氧区域。通过以与氧化物530c接触的方式设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧通过氧化物530c高效地供应给氧化物530。另外，优选降低绝缘体580中的水或氢等杂质的浓度。
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560填埋于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。
在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560填埋于绝缘体580的开口，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体550的顶面的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体550及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
另外，优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
另外，在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导电体540a及导电体540b具有与晶体管500连接的插头或者布线的功能。
通过采用本结构，可以在抑制使用包含氧化物半导体的晶体管的半导体装置的电特性变动的同时提高可靠性。此外，可以提供一种通态电流大的包含氧化物半导体的晶体管。此外，可以提供一种关态电流小的包含氧化物半导体的晶体管。此外，可以提供一种功耗得到减少的半导体装置。此外，可以实现使用包含氧化物半导体的晶体管的半导体装置的微型化或高集成化。
注意，本实施方式所示的半导体装置的晶体管500的结构不局限于上述结构。下面，对可用于晶体管500的结构例子进行说明。
〈晶体管的结构例子1〉
参照图18A、图18B及图18C说明晶体管510A的结构例子。图18A是晶体管510A的俯视图。图18B是在图18A中以点划线L1-L2表示的部分的截面图。图18C是在图18A中以点划线W1-W2表示的部分的截面图。在图18A的俯视图中，为了明确起见，省略构成要素的一部分而进行表示。
在图18A、图18B及图18C中示出晶体管510A、被用作层间膜的绝缘体511、绝缘体512、绝缘体514、绝缘体516、绝缘体580、绝缘体582及绝缘体584。此外，示出与晶体管510A电连接且被用作接触插头的导电体546(导电体546a及导电体546b)。
晶体管510A包括：用作栅电极的导电体560(导电体560a及导电体560b)；用作栅电极的绝缘体550；包括形成沟道的区域的氧化物530(氧化物530a、氧化物530b及氧化物530c)；被用作源极和漏极中的一个的导电体542a；被用作源极和漏极中的另一个的导电体542b；绝缘体574。
另外，在图18A、图18B及图18C所示的晶体管510A中，在设置于绝缘体580中的开口中隔着绝缘体574配置有氧化物530c、绝缘体550及导电体560。此外，氧化物530c、绝缘体550及导电体560配置在导电体542a和导电体542b之间。
绝缘体511及绝缘体512被用作层间膜。
作为层间膜，可以使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等绝缘体的单层或叠层。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理。还可以将氧化硅、氧氮化硅或氮化硅层叠于上述绝缘体。
例如，绝缘体511优选被用作抑制水或氢等杂质从衬底一侧进入晶体管510A的阻挡膜。因此，作为绝缘体511优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。此外，例如，优选作为绝缘体511使用氧化铝或氮化硅等。通过采用该结构，可以抑制氢、水等杂质从与绝缘体511相比更靠近衬底一侧扩散到晶体管510A一侧。
例如，绝缘体512的介电常数优选比绝缘体511低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
晶体管510A中导电体560有时用作栅电极。
与绝缘体511及绝缘体512同样，绝缘体514及绝缘体516被用作层间膜。例如，绝缘体514优选被用作抑制水或氢等杂质从衬底一侧进入晶体管510A的阻挡膜。通过采用该结构，可以抑制氢、水等杂质从与绝缘体514相比更靠近衬底一侧扩散到晶体管510A一侧。例如，绝缘体516的介电常数优选比绝缘体514低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
绝缘体522优选具有阻挡性。通过使绝缘体522具有阻挡性，可以将其用作抑制氢等杂质从晶体管510A的周围部进入晶体管510A的层。
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
例如，绝缘体521优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以通过组合high-k材料的绝缘体与绝缘体522，可以形成具有热稳定性且相对介电常数高的叠层结构。
包括被用作沟道形成区的区域的氧化物530包括氧化物530a、氧化物530a上的氧化物530b及氧化物530b上的氧化物530c。当在氧化物530b之下设置有氧化物530a时，可以防止杂质从形成在氧化物530a下的结构物扩散到氧化物530b。当在氧化物530b之上设置有氧化物530c时，可以防止杂质从形成在氧化物530c的上方的结构物扩散到氧化物530b。作为氧化物530，可以使用上述金属氧化物之一的氧化物半导体。
优选在设置于绝缘体580中的开口内隔着绝缘体574设置氧化物530c。当绝缘体574具有阻挡性时，可以抑制来自绝缘体580的杂质扩散到氧化物530。
导电体542中的一个被用作源电极，另一个被用作漏电极。
导电体542a、导电体542b可以使用铝、钛、铬、镍、铜、钇、锆、钼、银、钽或钨等金属或者以这些元素为主要成分的合金。尤其是，氮化钽等金属氮化物膜对氢或氧具有阻挡性，且耐氧化性较高，所以是优选的。
此外，虽然在图18A、图18B及图18C中示出单层结构，但是也可以采用两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。另外，也可以层叠钛膜及铝膜。另外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
另外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜而并在其上形成钼膜或氮化钼膜的三层结构等。另外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
此外，也可以在导电体542上设置阻挡层。阻挡层优选使用对氧或氢具有阻挡性的物质。通过采用该结构，可以抑制在形成绝缘体574时导电体542氧化。
阻挡层例如可以使用金属氧化物。尤其是，优选使用氧化铝、氧化铪、氧化镓等对氧或氢具有阻挡性的绝缘膜。此外，也可以使用利用CVD法形成的氮化硅。
通过包括阻挡层，可以扩大导电体542的材料的选择范围。例如，导电体542可以使用钨或铝等耐氧化性低且导电性高的材料。另外，例如可以使用容易进行沉积或加工的导电体。
绝缘体550被用作栅极绝缘膜。优选在设置于绝缘体580中的开口内隔着氧化物530c及绝缘体574设置绝缘体550。
当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。在该情况下，绝缘体550也可以具有叠层结构。通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
用作栅电极的导电体560包括导电体560a及导电体560a上的导电体560b。导电体560a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
当导电体560a具有抑制氧的扩散的功能时，可以提高导电体560b的材料的选择性。也就是说，通过包括导电体560a，可以抑制导电体560b的氧化，而可以防止导电率的下降。
作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。此外，作为导电体560a，可以使用可用于氧化物530的氧化物半导体。在此情况下，通过利用溅射法形成导电体560b，可以降低导电体560a的电阻率而使其成为导电体。该导电体可以称为OC(Oxide Conductor)电极。
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。导电体560b也可以具有叠层结构，例如，可以采用钛、氮化钛和上述导电材料的叠层结构。
在绝缘体580与晶体管510A之间配置绝缘体574。作为绝缘体574优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。此外，例如，可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
通过包括绝缘体574，可以抑制绝缘体580所包含的水、氢等杂质经过氧化物530c、绝缘体550扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体560氧化。
绝缘体580、绝缘体582及绝缘体584被用作层间膜。
与绝缘体514同样，绝缘体582优选被用作抑制水或氢等杂质从外部进入晶体管510A的阻挡绝缘膜。
此外，与绝缘体516同样，绝缘体580及绝缘体584的介电常数优选比绝缘体582低。通过将介电常数较低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
另外，晶体管510A也可以通过嵌入在绝缘体580、绝缘体582及绝缘体584中的导电体546等插头或布线电连接到其他结构。
另外，作为导电体546的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。例如，优选使用兼具耐热性和导电性的钨或钼等高熔点材料。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
例如，通过作为导电体546使用对氢及氧具有阻挡性的导电体的氮化钽等与导电性高的钨的叠层结构，可以在保持布线的导电性的同时抑制来自外部的杂质的扩散。
通过具有上述结构，可以提供一种具有通态电流大的包含氧化物半导体的晶体管的半导体装置。或者，可以提供一种具有关态电流小的包含氧化物半导体的晶体管的半导体装置。或者，可以提供一种在电特性变动得到抑制而具有稳定电特性的同时可靠性得到提高的半导体装置。
〈晶体管的结构例子2〉
参照图19A、图19B及图19C说明晶体管510B的结构例子。图19A是晶体管510B的俯视图。图19B是在图19A中以点划线L1-L2表示的部分的截面图。图19C是在图19A中以点划线W1-W2表示的部分的截面图。在图19A的俯视图中，为了明确起见，省略构成要素的一部分而进行表示。
晶体管510B是晶体管510A的变形例子。由此，为了防止重复说明，主要对与晶体管510A不同之处进行说明。
晶体管510B包括导电体542(导电体542a及导电体542b)与氧化物530c、绝缘体550及导电体560重叠的区域。通过采用该结构，可以提供通态电流高的晶体管。此外，可以提供控制性高的晶体管。
被用作栅电极的导电体560包括导电体560a及导电体560a上的导电体560b。作为导电体560a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
当导电体560a具有抑制氧的扩散的功能时，可以提高导电体560b的材料的选择性。也就是说，通过包括导电体560a，可以抑制导电体560b的氧化，而可以防止导电率的下降。
此外，优选以覆盖导电体560的顶面及侧面、绝缘体550的侧面以及氧化物530c的侧面的方式设置绝缘体574。作为绝缘体574优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。此外，例如，可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
通过设置绝缘体574，可以抑制导电体560的氧化。此外，通过包括绝缘体574，可以抑制绝缘体580所包含的水、氢等杂质扩散到晶体管510B。
另外，也可以在导电体546与绝缘体580之间设置具有阻挡性的绝缘体576(绝缘体576a及绝缘体576b)。通过设置绝缘体576，可以抑制绝缘体580的氧与导电体546起反应而导致导电体546氧化。
另外，通过设置具有阻挡性的绝缘体576，可以扩大用于插头或布线的导电体的材料的选择范围。例如，通过作为导电体546使用具有吸收氧的性质且具有高导电性的金属材料，可以提供低功耗的半导体装置。具体而言，可以使用钨或铝等耐氧化性低且导电性高的材料。另外，例如可以使用容易进行成膜或加工的导电体。
〈晶体管的结构例子3〉
参照图20A、图20B及图20C说明晶体管510C的结构例子。图20A是晶体管510C的俯视图。图20B是在图20A中以点划线L1-L2表示的部分的截面图。图20C是在图20A中以点划线W1-W2表示的部分的截面图。在图20A的俯视图中，为了明确起见，省略构成要素的一部分。
晶体管510C是晶体管510A的变形例子。由此，为了防止重复说明，主要对与晶体管510A不同之处进行说明。
图20A、图20B及图20C所示的晶体管510C在导电体542a与氧化物530b之间配置有导电体547a，在导电体542b与氧化物530b之间配置有导电体547b。在此，导电体542a(导电体542b)具有超过导电体547a(导电体547b)的顶面及导电体560一侧的侧面延伸并与氧化物530b的顶面接触的区域。在此，作为导电体547，可以使用可用于导电体542的导电体。此外，导电体547的厚度优选至少厚于导电体542。
由于图20A、图20B及图20C所示的晶体管510C具有上述结构，与晶体管510A相比，可以将导电体542靠近导电体560。或者，可以将导电体542a的端部及导电体542b的端部重叠于导电体560。由此，可以减小晶体管510C的实质上的沟道长度，而可以提高通态电流及频率特性。
另外，导电体547a(导电体547b)优选与导电体542a(导电体542b)重叠。通过采用该结构，在形成填埋导电体546a(导电体546b)的开口的蚀刻时，导电体547a(导电体547b)被用作蚀刻停止层而可以防止氧化物530b的过蚀刻。
此外，在图20A、图20B及图20C所示的晶体管510C中，也可以以接触于绝缘体544之上的方式配置绝缘体545。绝缘体544优选被用作抑制水或氢等杂质或过剩氧从绝缘体580一侧进入晶体管510C的阻挡绝缘膜。作为绝缘体545，可以使用可用于绝缘体544的绝缘体。此外，作为绝缘体544，例如也可以使用氮化铝、氮化铝钛、氮化钛、氮化硅或氮氧化硅等氮化物绝缘体。
〈晶体管的结构例子4〉
参照图21A、图21B及图21C说明晶体管510D的结构例子。图21A是晶体管510D的俯视图。图21B是在图21A中以点划线L1-L2表示的部分的截面图。图21C是在图21A中以点划线W1-W2表示的部分的截面图。在图21A的俯视图中，为了明确起见，省略构成要素的一部分。
晶体管510D是上述晶体管的变形例子。由此，为了防止重复说明，主要对与上述晶体管不同之处进行说明。
在图21A至图21C中，在氧化物530c上包括绝缘体550，在绝缘体550上包括金属氧化物552。此外，在金属氧化物552上包括导电体560，在导电体560上包括绝缘体570。此外，在绝缘体570上包括绝缘体571。
金属氧化物552优选具有抑制氧扩散的功能。通过在绝缘体550与导电体560之间设置抑制氧扩散的金属氧化物552，向导电体560的氧扩散得到抑制。换言之，可以抑制供应到氧化物530的氧量的减少。另外，可以抑制因氧导致的导电体560的氧化。
另外，金属氧化物552可以被用作栅极的一部分。例如，可以将可用作氧化物530的氧化物半导体用作金属氧化物552。在此情况下，通过利用溅射法形成导电体560，可以降低金属氧化物552的电阻值使其变为导电层。可以将其称为OC(Oxide Conductor)电极。
另外，金属氧化物552有时被用作栅极绝缘膜的一部分。因此，在将氧化硅或氧氮化硅等用于绝缘体550的情况下，作为金属氧化物552优选使用作为相对介电常数高的high-k材料的金属氧化物。通过采用该叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持物理厚度的同时降低在晶体管工作时施加的栅极电位。另外，可以减少被用作栅极绝缘膜的绝缘层的等效氧化物厚度(EOT)。
虽然示出晶体管510D中的金属氧化物552是单层的结构，但是也可以采用两层以上的叠层结构。例如，可以将被用作栅电极的一部分的金属氧化物与被用作栅极绝缘膜的一部分的金属氧化物层叠。
当将金属氧化物552用作栅电极时，可以在不减弱来自导电体560的电场的影响的情况下提高晶体管510D的通态电流。另外，当将金属氧化物552用作栅极绝缘膜时，通过利用绝缘体550及金属氧化物552的物理厚度保持导电体560与氧化物530之间的距离，可以抑制导电体560与氧化物530之间的泄漏电流。由此，通过设置绝缘体550及金属氧化物552的叠层结构，可以容易调节导电体560与氧化物530之间的物理距离及从导电体560施加到氧化物530的电场强度。
具体而言，可以通过使可用于氧化物530的氧化物半导体低电阻化来将其用作金属氧化物552。或者，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘层的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的加热处理中不容易晶化，所以是优选的。注意，金属氧化物552不是必需的构成要素，可以根据所需的晶体管特性适当地设计。
作为绝缘体570优选使用具有抑制水或氢等杂质及氧的透过的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。由此，可以防止导电体560因来自绝缘体570的上方的氧而氧化。另外，可以抑制来自绝缘体570的上方的水或氢等杂质通过导电体560及绝缘体550进入氧化物230中。
绝缘体571被用作硬掩模。通过设置绝缘体571，可以以使导电体560的侧面与衬底表面大致垂直的方式对导电体560进行加工，具体而言，可以使导电体560的侧面与衬底表面所形成的角度为75度以上且100度以下，优选为80度以上且95度以下。
另外，也可以通过作为绝缘体571使用抑制水或氢等杂质及氧的透过的功能的绝缘材料，来将绝缘体571兼作用阻挡层。在此情况下，也可以不设置绝缘体570。
通过将绝缘体571用作硬掩模，选择性地去除绝缘体570、导电体560、金属氧化物552、绝缘体550及氧化物530c的一部分，可以使它们的侧面大致一致，且使氧化物530b的表面的一部分露出。
另外，晶体管510D在露出的氧化物530b的表面的一部分具有区域531a及区域531b。区域531a和区域531b中的一个被用作源区，另一个被用作漏区。
例如通过利用离子注入法、离子掺杂法、等离子体浸没离子注入法或等离子体处理等，对露出的氧化物530b的表面引入磷或硼等杂质元素，来可以形成区域531a及区域531b。注意，在本实施方式等中，“杂质元素”是指主要成分元素之外的元素。
另外，也可以在使氧化物530b的表面的一部分露出之后形成金属膜，然后进行加热处理，来将包含在该金属膜中的元素扩散到氧化物530b中，由此形成区域531a及区域531b。
氧化物530b中的被引入杂质元素的区域的电阻率下降。由此，有时将区域531a及区域531b称为“杂质区域”或“低电阻区域”。
通过将绝缘体571和/或导电体560用作掩模，可以自对准地形成区域531a及区域531b。因此，区域531a和/或区域531b不与导电体560重叠，可以减小寄生电容。此外，偏置区域不形成在沟道形成区与源漏区域(区域531a或区域531b)之间。通过自对准地形成区域531a及区域531b，可以实现通态电流的增加、阈值电压的降低、工作频率的提高等。
另外，为了进一步降低关态电流，也可以在沟道形成区与源漏区域之间设置偏置区域。偏置区域是电阻率高的区域，且是不被进行上述杂质元素的引入的区域。通过在形成绝缘体575后进行上述杂质元素的引入，可以形成偏置区域。在此情况下，与绝缘体571等同样，绝缘体575也被用作掩模。因此，氧化物530b的与绝缘体575重叠的区域不被引入杂质元素，由此可以将该区域的电阻率保持为高。
晶体管510D在绝缘体570、导电体560、金属氧化物552、绝缘体550及氧化物530c的侧面包括绝缘体575。绝缘体575优选为相对介电常数低的绝缘体。例如，优选使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，当将氧化硅、氧氮化硅、氮氧化硅或具有空孔的氧化硅用于绝缘体575时，在后面的工序中可在绝缘体575中容易形成过剩氧区域，所以是优选的。另外，氧化硅及氧氮化硅具有热稳定性，所以是优选的。此外，绝缘体575优选具有扩散氧的功能。
另外，晶体管510D在绝缘体575、氧化物530上包括绝缘体574。绝缘体574优选利用溅射法形成。通过利用溅射法，可以形成水或氢等杂质少的绝缘体。例如，作为绝缘体574，优选使用氧化铝。
有时利用溅射法形成的氧化膜从被形成的结构体抽出氢。因此，绝缘体574从氧化物230及绝缘体575抽出氢及水，来可以降低氧化物230及绝缘体575的氢浓度。
〈晶体管的结构例子5〉
参照图22A至图22C说明晶体管510E的结构例子。图22A是晶体管510E的俯视图。图22B是在图22A中以点划线L1-L2表示的部分的截面图。图22C是在图22A中以点划线W1-W2表示的部分的截面图。在图22A的俯视图中，为了明确起见，省略构成要素的一部分。
晶体管510E是上述晶体管的变形例子。由此，为了防止重复说明，主要对与上述晶体管不同之处进行说明。
在图22A至图22C中，在露出的氧化物530b的表面的一部分包括区域531a及区域531b而不设置导电体542。区域531a和区域531b中的一个被用作源区，另一个被用作漏区。此外，在氧化物530b与绝缘体574之间包括绝缘体573。
图22A至图22C所示的区域531(区域531a及区域531b)是氧化物530b被添加下述元素而成的区域。区域531例如可以利用伪栅极形成。
具体而言，可以在氧化物530b上设置伪栅极，将该伪栅极用作掩模，对氧化物530b添加使该氧化物530b低电阻化的元素。也就是说，该元素被添加到氧化物530的不与伪栅极重叠的区域中，由此形成区域531。作为该元素的添加方法，可以使用：对离子化了的源气体进行质量分离而添加的离子注入法；不对离子化了的源气体进行质量分离而添加的离子掺杂法；以及等离子体浸没离子注入法等。
另外，作为使氧化物530低电阻化的元素，典型的有硼或磷。另外，也可以使用氢、碳、氮、氟、硫、氯、钛、稀有气体等。作为稀有气体的典型例子有氦、氖、氩、氪及氙等。该元素的浓度可以利用二次离子质谱分析法(SIMS：SecondaryIonMassSpectrometry)等进行测量。
尤其是，硼及磷可以使用非晶硅或低温多晶硅的生产线的装置，所以是优选的。可以使用已有的设置，由此可以降低设备投资。
接着，也可以在氧化物530b及伪栅极上形成成为绝缘体573的绝缘膜及成为绝缘体574的绝缘膜。通过设置成为绝缘体573的绝缘膜和成为绝缘体574的绝缘膜的叠层，可以设置区域531与氧化物530c及绝缘体550重叠的区域。
具体而言，在成为绝缘体574的绝缘膜上设置成为绝缘体580的绝缘膜，然后对成为绝缘体580的绝缘膜进行CMP(Chemical Mechanical Polishing)处理，去除成为绝缘体580的绝缘膜的一部分，使伪栅极露出。接着，在去除伪栅极时，优选还去除与伪栅极接触的绝缘体573的一部分。由此，在设置于绝缘体580中的开口的侧面，绝缘体574及绝缘体573露出，在该开口的底面，设置在氧化物530b中的区域531的一部分露出。接着，在该开口部依次形成成为氧化物530c的氧化膜，成为绝缘体550的绝缘膜及成为导电体560的导电膜，然后利用CMP处理等直到绝缘体580露出为止去除成为氧化物530c的氧化膜、成为绝缘体550的绝缘膜及成为导电体560的导电膜的一部分，由此可以形成图22A至图22C所示的晶体管。
注意，不一定需要设置绝缘体573及绝缘体574。根据所需要的晶体管特性，适当地设计即可。
图22A至图22C所示的晶体管可以利用已有的装置，并且不设置导电体542，由此可以降低成本。
另外，本实施方式可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式4)
在本实施方式中，说明能够使用上述实施方式中说明的半导体装置的电子装置的一个例子。
根据本发明的一个方式的半导体装置可以搭载至各种电子装置。尤其是，根据本发明的一个方式的半导体装置可以用作预期在高温环境下使用的电子装置内的控制处理器用IC。作为电子装置的例子，例如有车辆等移动物体、吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
图23A至图23D示出电子装置的例子。
图23A是示出作为移动物体的一个例子的汽车5700的图。上述实施方式中说明的半导体装置可用于控制汽车5700内的传感器、执行器等装置的控制系统。
图23B示出作为移动物体的一个例子的电动摩托车5800的图。上述实施方式中说明的半导体装置可用于控制电动摩托车5800内的传感器、执行器等装置的控制系统或者可用于电池管理系统。
注意，虽然在上述说明中作为移动物体的一个例子对汽车及电动摩托车进行了说明，但是移动物体不局限于汽车或电动摩托车。例如，移动物体也可以是电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，根据本发明的一个方式的半导体装置可以用于上述移动物体。
图23C示出作为电子装置的一个例子的微波炉5900。上述实施方式中说明的半导体装置可用于控制使微波炉5900内流过电流的功率器件的控制用IC等。
图23D示出作为电子装置的一个例子的电冷藏冷冻箱6000。上述实施方式说明的半导体装置可以用于控制使电冷藏冷冻箱6000内流过电流的功率器件的控制用IC等。
根据本发明的一个方式的半导体装置在高温环境下也可以进行可靠性高的工作并可以实现低功耗化。另外，可以实现电子装置的低功耗化。
另外，本实施方式可以与本说明书中记载的其他实施方式适当地组合而实施。
(关于本说明书等的记载的附加说明)
下面，对上述实施方式及实施方式中的各结构的说明进行附加说明。
各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。另外，当在一个实施方式中示出了多个结构例子子时，可以适当地组合这些结构例子子。
另外，可以将某一实施方式中说明的内容(或其一部分)应用于该实施方式中说明的其他内容(或其一部分)及/或一个或多个其他实施方式中说明的内容(或其一部分)、将某一实施方式中说明的内容(或其一部分)与该实施方式中说明的其他内容(或其一部分)及/或一个或多个其他实施方式中说明的内容(或其一部分)组合、用某一实施方式中说明的内容(或其一部分)替换该实施方式中说明的其他内容(或其一部分)及/或一个或多个其他实施方式中说明的内容(或其一部分)。
另外，实施方式中说明的内容是指在各实施方式中参照各个附图所说明的内容或者利用说明书所记载的文字说明的内容。
另外，通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)及/或一个或多个其他实施方式中示出的附图(或其一部分)组合，可以构成更多的图。
此外，在本说明书等中，按照功能对构成要素进行分类并在区块中以彼此独立的方框表示。然而，有时也存在有在实际的电路等中难以按照功能区分构成要素、一个电路涉及到多个功能或者多个电路涉及到一个功能的情况。因此，方框图中的区块不限定于在说明书中说明过的构成要素，而可以根据情况适当地换个方式表述。
此外，为了便于说明，在附图中，任意示出尺寸、层的厚度或区域。因此，本发明并不限定于附图中的尺寸。此外，附图是为了明确起见而示意性地示出的，而不限定于附图所示的形状或数值等。例如，可以包括噪声引起的信号、电压或电流的不均匀、或者时间偏差引起的信号、电压或电流的不均匀等。
在本说明书等中，当说明晶体管的连接关系时，记载为“源极和漏极中的一个”(或者第一电极或第一端子)或“源极和漏极中的另一个”(或者第二电极或第二端子)。这是因为晶体管的源极和漏极根据晶体管的结构或工作条件等而改变。此外，根据情况可以将晶体管的源极和漏极适当地换称为源极(漏极)端子或源极(漏极)电极等。
此外，在本说明书等中，“电极”或“布线”这样的用语不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”这样的用语还包括多个“电极”或“布线”被形成为一体的情况等。
另外，在本说明书等中，可以适当地换称电压和电位。电压是指与成为基准的电位之间的电位差，例如在成为基准的电位为接地电压时，可以将电压换称为电位。接地电位不一定意味着0V。此外，电位是相对的，对布线等供应的电位有时根据成为基准的电位而变化。
此外，在本说明书等中，根据情况或状况，可以互相调换“膜”和“层”等词句。例如，有时可以将“导电层”这个用语变更为“导电膜”这个用语。此外，例如，有时可以将“绝缘膜”这个用语变更为“绝缘层”这个用语。
在本说明书等中，开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流的路径的功能的元件。
在本说明书等中，例如，沟道长度是指在晶体管的俯视图中，半导体(或在晶体管处于导通状态时在半导体中电流流过的部分)和栅极重叠的区域或者形成沟道的区域中的源极和漏极之间的距离。
在本说明书等中，例如，沟道宽度是指半导体(或在晶体管处于导通状态时在半导体中电流流过的部分)和栅极重叠的区域或者形成沟道的区域中的源极和漏极相对的部分的长度。
在本说明书等中，“A与B连接”除了包括A与B直接连接的情况以外，还包括A与B电连接的情况。在此，“A与B电连接”是指在A与B之间存在具有某种电作用的物件，能够在A和B之间进行电信号的授受。
[符号说明]
IN1：端子、IN2B：端子、L1-L2：点划线、T1：时刻、T2：时刻、T3：时刻、T4：时刻、T5：时刻、T6：时刻、T7：时刻、T8：时刻、T11：时刻、T12：时刻、T13：时刻、T14：时刻、T21：时刻、T22：时刻、T23：时刻、T24：时刻、T25：时刻、T26：时刻、T27：时刻、100：半导体装置、100A：半导体装置、101：信号生成电路、102：逻辑电路、102B：逻辑电路、102C：逻辑电路、102D：逻辑电路、102E：逻辑电路、111：晶体管、112：晶体管、113：晶体管、114：晶体管、115：晶体管、121：晶体管、122：晶体管、123：晶体管、124：晶体管、125：晶体管、126：晶体管、127：晶体管、128：晶体管、131：晶体管、138：晶体管、151：晶体管、165：晶体管、201：信号处理电路、202：逻辑电路、202A：逻辑电路、202B：逻辑电路、202C：逻辑电路、202D：逻辑电路、203：开关电路、203A：开关电路、203B：开关电路、203C：开关电路、203D：开关电路、230：氧化物、300：晶体管、500：晶体管、510A：晶体管、510B：晶体管、510C：晶体管、510D：晶体管、510E：晶体管、511：绝缘体、512：绝缘体、514：绝缘体、516：绝缘体、520：绝缘体、521：绝缘体、522：绝缘体、524：绝缘体、530：氧化物、530a：氧化物、530b：氧化物、530c：氧化物、531：区域、531a：区域、531b：区域、540a：导电体、540b：导电体、542：导电体、542a：导电体、542b：导电体、543：区域、543a：区域、543b：区域、544：绝缘体、545：绝缘体、546：导电体、546a：导电体、546b：导电体、547：导电体、547a：导电体、547b：导电体、550：绝缘体、552：金属氧化物、560：导电体、560a：导电体、560b：导电体、570：绝缘体、571：绝缘体、573：绝缘体、574：绝缘体、575：绝缘体、576：绝缘体、576a：绝缘体、576b：绝缘体、580：绝缘体、581：绝缘体、582：绝缘体、584：绝缘体、5700：汽车、5800：电动摩托车、5900：微波炉、6000：电冷藏冷冻箱、7000A：IC、7000B：IC、7001：引线、7002：印刷电路板、7003A：电路部、7003B：电路部、7004：电路板、7031：OS晶体管层、7032：布线层、7033：OS晶体管层

Claims (14)

1.一种半导体装置，包括：
第一输入端子及第二输入端子；
第一输出端子及第二输出端子；
第一布线及第二布线；以及
第一至第四晶体管，
其中，所述第一晶体管的源极和漏极中的一方与所述第一布线电连接，栅极和背栅极中的一方与所述第一输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与所述第二输出端子电连接，
所述第二晶体管的源极和漏极中的一方与所述第一布线电连接，栅极和背栅极中的一方与所述第二输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与所述第一输出端子电连接，
所述第三晶体管的栅极及背栅极与所述第一输入端子电连接，源极和漏极中的一方与所述第一输出端子电连接，源极和漏极中的另一方与所述第二布线电连接，
并且，所述第四晶体管的栅极及背栅极与所述第二输入端子电连接，源极和漏极中的一方与所述第二输出端子电连接，源极和漏极中的另一方与所述第二布线电连接。
2.一种半导体装置，包括：
第一输入端子及第二输入端子；
第一输出端子及第二输出端子；
第一至第三布线；以及
第一至第八晶体管，
其中，所述第一晶体管的源极和漏极中的一方与所述第一布线电连接，栅极和背栅极中的一方与所述第一输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与所述第二晶体管的栅极及背栅极电连接，
所述第二晶体管的源极和漏极中的一方与所述第二布线电连接，源极和漏极中的另一方与所述第二输出端子电连接，
所述第三晶体管的源极和漏极中的一方与所述第一布线电连接，栅极和背栅极中的一方与所述第二输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与所述第四晶体管的栅极及背栅极电连接，
所述第四晶体管的源极和漏极中的一方与所述第二布线电连接，源极和漏极中的另一方与所述第一输出端子电连接，
所述第五晶体管的栅极及背栅极与所述第一输入端子电连接，源极和漏极中的一方与所述第四晶体管的栅极及背栅极电连接，源极和漏极中的另一方与所述第三布线电连接，
所述第六晶体管的栅极及背栅极与所述第一输入端子电连接，源极和漏极中的一方与所述第一输出端子电连接，源极和漏极中的另一方与所述第三布线电连接，
所述第七晶体管的栅极及背栅极与所述第二输入端子电连接，源极和漏极中的一方与所述第二晶体管的栅极及背栅极电连接，源极和漏极中的另一方与所述第三布线电连接，
并且，所述第八晶体管的栅极及背栅极与所述第二输入端子电连接，源极和漏极中的一方与所述第二输出端子电连接，源极和漏极中的另一方与所述第三布线电连接。
3.根据权利要求2所述的半导体装置，
其中提供到所述第一布线的第一电位比提供到所述第二布线的第二电位高。
4.根据权利要求1所述的半导体装置，
其中所述第一至第四晶体管在沟道形成区含有金属氧化物。
5.根据权利要求2所述的半导体装置，
其中所述第一至第八晶体管在沟道形成区含有金属氧化物。
6.根据权利要求4或5所述的半导体装置，
其中所述金属氧化物至少含有In(铟)或Zn(锌)。
7.根据权利要求6所述的半导体装置，
其中所述金属氧化物含有Ga(镓)。
8.一种半导体装置，包括：
多个开关电路；以及
多个逻辑电路，
其中，所述逻辑电路包括：
第一输入端子及第二输入端子；
第一输出端子及第二输出端子；
第一至第三布线；以及
第一至第八晶体管，
所述第一晶体管的源极和漏极中的一方与所述第一布线电连接，栅极和背栅极中的一方与所述第一输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与所述第二晶体管的栅极及背栅极电连接，
所述第二晶体管的源极和漏极中的一方与所述第二布线电连接，源极和漏极中的另一方与所述第二输出端子电连接，
所述第三晶体管的源极和漏极中的一方与所述第一布线电连接，栅极和背栅极中的一方与所述第二输入端子电连接，源极和漏极中的另一方及栅极和背栅极中的另一方与所述第四晶体管的栅极及背栅极电连接，
所述第四晶体管的源极和漏极中的一方与所述第二布线电连接，源极和漏极中的另一方与所述第一输出端子电连接，
所述第五晶体管的栅极及背栅极与所述第一输入端子电连接，源极和漏极中的一方与所述第四晶体管的栅极及背栅极电连接，源极和漏极中的另一方与所述第三布线电连接，
所述第六晶体管的栅极及背栅极与所述第一输入端子电连接，源极和漏极中的一方与所述第一输出端子电连接，源极和漏极中的另一方与所述第三布线电连接，
所述第七晶体管的栅极及背栅极与所述第二输入端子电连接，源极和漏极中的一方与所述第二晶体管的栅极及背栅极电连接，源极和漏极中的另一方与所述第三布线电连接，
并且，所述第八晶体管的栅极及背栅极与所述第二输入端子电连接，源极和漏极中的一方与所述第二输出端子电连接，源极和漏极中的另一方与所述第三布线电连接。
9.根据权利要求8所述的半导体装置，
其中提供到所述第一布线的第一电位比提供到所述第二布线的第二电位高。
10.根据权利要求8或9所述的半导体装置，
其中所述第一至第八晶体管的沟道形成区含有金属氧化物。
11.根据权利要求8至10中任一项所述的半导体装置，
其中所述开关电路包括晶体管，
并且所述晶体管的沟道形成区含有金属氧化物。
12.根据权利要求8至11中任一项所述的半导体装置，
其中所述多个开关电路中的任一个具有变为非导通状态而保持对应于所述逻辑电路内保持的数据的电位的功能。
13.根据权利要求10至12中任一项所述的半导体装置，
其中所述金属氧化物至少含有In(铟)或Zn(锌)。
14.根据权利要求10至13中任一项所述的半导体装置，
其中所述金属氧化物含有Ga(镓)。
CN201980026896.1A 2018-04-20 2019-04-08 半导体装置 Pending CN111989865A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018081075 2018-04-20
JP2018-081075 2018-04-20
JP2018-085916 2018-04-27
JP2018085916 2018-04-27
PCT/IB2019/052859 WO2019202431A1 (ja) 2018-04-20 2019-04-08 半導体装置

Publications (1)

Publication Number Publication Date
CN111989865A true CN111989865A (zh) 2020-11-24

Family

ID=68238806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980026896.1A Pending CN111989865A (zh) 2018-04-20 2019-04-08 半导体装置

Country Status (5)

Country Link
US (2) US11935899B2 (zh)
JP (3) JP7359754B2 (zh)
KR (2) KR102658082B1 (zh)
CN (1) CN111989865A (zh)
WO (1) WO2019202431A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210106470A (ko) 2018-12-20 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 단극성 트랜지스터를 사용하여 구성된 논리 회로, 및 반도체 장치
JP7564092B2 (ja) 2019-03-29 2024-10-08 株式会社半導体エネルギー研究所 半導体装置
WO2021181192A1 (ja) * 2020-03-13 2021-09-16 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US11616054B2 (en) * 2020-05-08 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure for semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120293207A1 (en) * 2011-05-20 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
CN104867464A (zh) * 2014-02-21 2015-08-26 株式会社半导体能源研究所 半导体装置及电子设备
US20170033792A1 (en) * 2015-07-31 2017-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
JP2017153077A (ja) * 2016-02-25 2017-08-31 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647798A (en) * 1985-04-15 1987-03-03 Ncr Corporation Negative input voltage CMOS circuit
JP3195203B2 (ja) * 1995-06-06 2001-08-06 株式会社東芝 半導体集積回路
DE19622646B4 (de) 1995-06-06 2005-03-03 Kabushiki Kaisha Toshiba, Kawasaki Integrierte Halbleiterschaltungsvorrichtung
JP3547906B2 (ja) * 1996-06-18 2004-07-28 株式会社東芝 半導体集積回路装置
JP3400294B2 (ja) * 1997-04-25 2003-04-28 富士通株式会社 プル・アップ回路及び半導体装置
JP2001036388A (ja) * 1999-07-16 2001-02-09 Sharp Corp レベルシフト回路および半導体装置
JP3865689B2 (ja) * 2002-01-15 2007-01-10 松下電器産業株式会社 レベルシフト回路
JP3800520B2 (ja) 2002-02-22 2006-07-26 株式会社ルネサステクノロジ 半導体集積回路装置と半導体装置
JP2004354970A (ja) 2003-05-02 2004-12-16 Matsushita Electric Ind Co Ltd 半導体回路装置
US6960953B2 (en) 2003-05-02 2005-11-01 Matsushita Electric Industrial Co., Ltd. Semiconductor circuit device
KR101711236B1 (ko) 2009-10-09 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011155295A1 (en) 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
JP6099336B2 (ja) 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP2015177347A (ja) * 2014-03-14 2015-10-05 株式会社東芝 レベルシフト回路
JP7578594B2 (ja) * 2019-07-05 2024-11-06 株式会社半導体エネルギー研究所 半導体装置、蓄電装置および半導体装置の動作方法
WO2021181192A1 (ja) * 2020-03-13 2021-09-16 株式会社半導体エネルギー研究所 半導体装置、及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120293207A1 (en) * 2011-05-20 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
CN104867464A (zh) * 2014-02-21 2015-08-26 株式会社半导体能源研究所 半导体装置及电子设备
US20170033792A1 (en) * 2015-07-31 2017-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
JP2017153077A (ja) * 2016-02-25 2017-08-31 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR20210002557A (ko) 2021-01-08
JP2025004164A (ja) 2025-01-14
KR102609662B1 (ko) 2023-12-06
US20240355833A1 (en) 2024-10-24
JP7570483B2 (ja) 2024-10-21
US11935899B2 (en) 2024-03-19
WO2019202431A1 (ja) 2019-10-24
JPWO2019202431A1 (ja) 2021-05-20
KR102658082B1 (ko) 2024-04-18
JP7359754B2 (ja) 2023-10-11
US20210167095A1 (en) 2021-06-03
KR20230165391A (ko) 2023-12-05
JP2023175881A (ja) 2023-12-12

Similar Documents

Publication Publication Date Title
JP7570483B2 (ja) 半導体装置
KR20230149794A (ko) 반도체 장치
JP2020010050A (ja) 半導体装置
CN107123682A (zh) 绝缘膜、半导体装置的制造方法以及半导体装置
TWI721176B (zh) 半導體裝置
TW201246210A (en) Semiconductor storage device
KR20210093934A (ko) 이차 전지의 이상 검출 장치 및 반도체 장치
JP5980538B2 (ja) 半導体装置
JP2014003597A (ja) ルックアップテーブル、及びルックアップテーブルを備えるプログラマブルロジックデバイス
JP2024174973A (ja) 半導体装置
JP2024161124A (ja) 半導体装置の駆動方法
WO2020201860A1 (ja) 単極性トランジスタを用いて構成された論理回路、および、半導体装置
JP7412346B2 (ja) 半導体装置
JP7578594B2 (ja) 半導体装置、蓄電装置および半導体装置の動作方法
KR20210075106A (ko) 음원 분리 장치, 반도체 장치, 및 전자 기기
JP7264590B2 (ja) 半導体装置及びプログラマブルロジックデバイス
JP7109973B2 (ja) 半導体装置
JP7184480B2 (ja) 半導体装置
JP2018129796A (ja) 半導体装置、電子部品、および電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination