[go: up one dir, main page]

CN111952204A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN111952204A
CN111952204A CN202010379970.2A CN202010379970A CN111952204A CN 111952204 A CN111952204 A CN 111952204A CN 202010379970 A CN202010379970 A CN 202010379970A CN 111952204 A CN111952204 A CN 111952204A
Authority
CN
China
Prior art keywords
lead frame
resin material
groove portion
semiconductor device
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010379970.2A
Other languages
English (en)
Inventor
黄善夏
高桥和宏
石桥干司
礒野早织
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Towa Corp filed Critical Towa Corp
Publication of CN111952204A publication Critical patent/CN111952204A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laser Beam Processing (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

半导体装置的制造方法包括：在形成有槽部(5)的引线框架(1)接合有半导体芯片(6)的状态下，通过树脂材(9)来密封引线框架(1)及半导体芯片(6)的工序；对槽部(5)内的树脂材(9)照射激光，以去除槽部(5)内的树脂材(9)的工序；在去除了槽部(5)内的树脂材(9)后，对引线框架(1)进行镀敷处理的镀敷工序；以及沿着槽部(5)来切断进行了镀敷处理的引线框架(1)的工序。

Description

半导体装置的制造方法
技术领域
本说明书涉及一种半导体装置的制造方法。
背景技术
半导体装置正逐渐大容量化，引脚端子的数量也存在增加倾向。此种背景下，正在开发和制造小外型无引脚封装(Small Outlined Non-leaded Package，SON)型及方形扁平无引脚封装(Quad Flat Non-leaded Package，QFN)型等所谓的无引脚型半导体装置(参照日本专利特开2011-77278号公报)。
发明内容
日本专利特开2011-77278号公报所公开的半导体装置的制造方法中，在通过镀敷膜来包覆引脚的表面后，进行树脂密封。对用于密封的树脂材中的、与镀敷膜接触的部分照射激光，以局部去除树脂材，由此，使包覆着引脚表面的镀敷膜露出至外部。所述制造方法中，在通过激光照射来去除与镀敷膜接触的树脂材时，镀敷膜容易产生损伤等，作为镀敷膜的功能，甚而作为半导体装置的品质有可能下降。
本说明书的目的在于公开一种半导体装置的制造方法，在包含通过激光照射来去除树脂材的工序的半导体装置的制造方法中，与如上所述的以往方法相比，能够获得作为镀敷膜、甚而作为半导体装置的高品质。
本说明书中公开的半导体装置的制造方法包括：树脂密封工序，在形成有槽部的引线框架接合有半导体芯片的状态下，通过树脂材来密封所述引线框架及所述半导体芯片；激光照射工序，对所述槽部内的所述树脂材照射激光，以去除所述槽部内的所述树脂材；镀敷工序，在去除了所述槽部内的所述树脂材后，对所述引线框架进行镀敷处理；以及切断工序，沿着所述槽部来切断进行了所述镀敷处理的所述引线框架。
本发明的所述及其他目的、特征、方面及优点，当根据与附图关联地理解的跟本发明相关的接下来的详细说明而明确。
附图说明
图1是表示在准备工序中准备的引线框架与多个半导体芯片的平面图。
图2是沿着图1中的II-II线的箭头剖面图，表示了在形成有槽部的引线框架(芯片焊垫(die pad))上接合有半导体芯片的状态。
图3是表示进行了树脂密封工序的状态的剖面图。
图4是表示在进行激光照射工序之前去除了保护膜的状态的剖面图。
图5是表示正在进行激光照射工序的情况的剖面图。
图6是表示进行了镀敷工序后的情况的剖面图。
图7是表示正在进行切断工序的情况的剖面图。
图8是表示通过实施方式的制造方法而获得的半导体装置的立体图。
图9是表示安装有通过实施方式的制造方法而获得的半导体装置的情况的剖面图。
图10是表示比较例1的半导体装置的制造方法的各工序的剖面图。
图11是表示安装有通过比较例1的半导体装置的制造方法而获得的半导体装置的情况的剖面图。
图12是表示比较例2的半导体装置的制造方法的各工序的剖面图。
符号的说明
1、21：引线框架
2：芯片焊垫
3：引脚
3a、23a、26a：侧面
4、24：连接条
5、23、23b：槽部
6：半导体芯片
7：接合线
8、22：保护膜
9、9b、25：树脂材
9a：表面
10、26：镀敷层
11、28：半导体装置
12、27、29a、29b：刀片
13：焊盘
14：焊料
L1、L2：激光
W1：槽宽
W2：宽度
具体实施方式
以下，一边参照附图，一边说明实施方式。在以下的说明中，对于相同的零件及相当的零件标注相同的参照编号，且有时不再重复其说明。实施方式的半导体装置的制造方法包括准备工序、树脂密封工序、激光照射工序、镀敷工序及切断工序。以下依序进行说明。
(准备工序)
图1是表示在准备工序中准备的引线框架1与多个半导体芯片6的平面图。引线框架1包含铜等金属。引线框架1包括：多个芯片焊垫2，排列成阵列状；多个引脚3，配置在各芯片焊垫2的周围(四方)；以及连接条(tie bar)4，围绕配置在各芯片焊垫2四方的多个引脚3。图1中表示了在各芯片焊垫2上配置有半导体芯片6的状态。
连接条4在引线框架1中形成为格子状。在引线框架1，预先形成有沿着连接条4而延伸的槽部5。槽部5是形成在引线框架1中的、与搭载半导体芯片6的侧为相反侧的表面(参照图2)，在相对于槽部5的延伸方向而正交的方向上具有槽宽W1。槽宽W1例如为0.40mm～0.50mm。槽部5并非贯穿引线框架1，而是具有例如引线框架1的一半厚度的槽深，可通过对引线框架1进行蚀刻(湿式蚀刻)而形成。另外，槽部5的槽宽W1及槽深只要考虑确保在后工序中不会产生变形等问题的程度的强度、可在后工序中进行良好的外观检查、作为完成品的半导体装置的良好的安装强度等来设定即可。
图2是沿着图1中的II-II线的箭头剖面图，表示了在形成有槽部5的引线框架1(芯片焊垫2)上接合有半导体芯片6的状态。如图2所示，设在各半导体芯片6的多个电极经由接合线(bonding wire)7而电连接于引脚3(图1)。另外，为了方便，图1中未图示出接合线7。
(树脂密封工序)
图3是表示进行了树脂密封工序的状态的剖面图。在树脂密封工序中，在接合有半导体芯片6的状态下，通过树脂材9来密封引线框架1及半导体芯片6。如图2及图3所示，在树脂密封工序之前，可在引线框架1的槽部5侧贴附保护膜8(例如聚酰亚胺树脂带)，在贴附了保护膜8后进行树脂密封。
半导体装置的制造方法也可还包括下述工序：在树脂密封工序与接下来要说明的激光照射工序之间，对树脂材9的、与引线框架1的槽部5为相反侧的表面9a(图3)，通过照射激光L1来进行激光标记(laser marking)。使用脉冲激光器，并通过扫描光学系统来进行扫描，由此能够刻印型号或序列号等任意信息。
如图4所示，在进行接下来要说明的激光照射工序之前，从引线框架1剥离保护膜8。通过保护膜8的去除，形成在引线框架1的槽部5内的树脂材9(9b)露出。另外，也可在进行一边参照图3一边说明的激光标记的工序之前，从引线框架1剥离保护膜8。
(激光照射工序)
如图5所示，在激光照射工序中，对槽部5内的树脂材9照射激光L2，以去除槽部5内的树脂材9(9b)。作为激光L2，可对激光振荡装置利用钇铝石榴石(Yttrium AluminumGarnet，YAG)激光器、钒酸钇(YVO4)激光器或者将从它们发出的激光通过第二高次谐波产生(Second Harmonic Generation，SHG)材料来进行波长转换的绿光激光器(greenlaser)，以作为脉冲激光器。而且，通过扫描光学系统来进行扫描，由此，能够使激光L2的照射区域发生变化。
根据树脂材9的材质或树脂材9(9b)的尺寸(槽部5的槽宽W1等)来使激光L2的波长、功率、激光直径、照射时间等最佳化，以便能够高效地去除树脂材9(9b)。作为激光L2的振荡装置，也可利用与用于激光标记(图3)的振荡装置为相同者。
(镀敷工序)
如图6所示，在去除了槽部5内的树脂材9(9b)后，对引线框架1进行镀敷处理。在引线框架1的芯片焊垫2、引线框架1的连接条4的表面、及槽部5的表面形成镀敷层10。此处，作为镀敷层10的材料，可根据被用于安装的焊料材料来选定焊料濡性良好的材料。例如，在使用Sn(锡)系焊料的情况下，可使用锡(Sn)、锡-铜合金(Sn-Cu)、锡-银合金(Sn-Ag)、锡-铋(Sn-Bi)，也能够采用对引线框架1侧的基底使用Ni的层叠体的镀敷层10。
在镀敷工序中，可在对引线框架1进行了规定的清洗处理后进行镀敷处理。作为镀敷工序的前处理的引线框架1的表面处理，除了清洗处理以外，还可进行用于氧化膜的去除、表面活性化等的处理。槽部5内的树脂材9(9b)有时会受到激光的照射而改性(例如碳化)，即使在槽部5内残存有少许树脂材9(9b)的情况下，也能够通过进行镀敷处理之前的清洗处理等表面处理来从槽部5内去除已改性的树脂材9(9b)。
对于进行一边参照图3一边说明的激光标记的工序，也可取代在树脂密封工序与激光照射工序之间的进行，而在所述激光照射工序与所述镀敷工序之间进行，或者，除了在树脂密封工序与激光照射工序之间进行以外，还在所述激光照射工序与所述镀敷工序之间进行。
(切断工序)
如图7所示，沿着槽部5来切断进行了镀敷处理的引线框架1。在所述切断工序中，使用具有宽度W2的刀片(blade)12来切断引线框架1及树脂材9的整个厚度部分。宽度W2是比槽部5的槽宽W1(图1、图2)小的值。
在此切断工序中，也可使用激光来切断引线框架1。作为激光的振荡装置，既可利用与用于激光标记(图3)的振荡装置为相同者，也可利用与在激光照射工序中用于去除树脂材9(9b)的振荡装置为相同者。作为激光的振荡装置，也能够将用于激光标记(图3)的振荡装置、在激光照射工序中用于去除树脂材9(9b)的振荡装置、以及在此切断工序中使用的振荡装置共用化，从而利用一台装置来进行所述的各工序。但是，优选的是，根据引线框架1的材料来使用引线框架1容易吸收的波长的激光。
通过切断工序的实施，得到多个半导体装置11。如图8所示，半导体装置11是在俯视时电连接用的引脚不会突出到制品外部的QFN型的无引脚型制品。
如图9所示，在半导体装置11中，在各引脚3的侧部(单侧部)形成有阶差，在引脚3的侧面3a，未形成有镀敷层10而原本的金属露出。半导体装置11例如是将树脂材9侧朝上、将引脚3侧朝下而安装于印刷基板。在印刷基板，在与引脚3对应的位置形成有焊盘13，引脚3与焊盘13经由焊料14而连接。
(作用及效果)
如在开头所述的，在日本专利特开2011-77278号公报所公开的半导体装置的制造方法中，在通过镀敷膜来包覆引脚的表面后，进行树脂密封。对用于密封的树脂材中的、与镀敷膜接触的部分照射激光，以局部去除树脂材，由此，使包覆着引脚表面的镀敷膜露出至外部。所述制造方法中，在通过激光照射来去除与镀敷膜接触的树脂材时，镀敷膜容易产生损伤等，作为镀敷膜的功能，甚而作为半导体装置的品质有可能下降。另外，日本专利特开2011-77278号公报所记载的发明中，根据权利要求7及权利要求8等的记载可明确的是，在对引线框架进行激光照射之前，必须通过镀敷膜来包覆引线框架的表面，而从日本专利特开2011-77278号公报得不到在未包覆镀敷膜的状态下进行激光照射这一改变。
与此相对，实施方式的制造方法中，对槽部5内的树脂材9照射激光L2以去除槽部5内的树脂材9，在去除了槽部5内的树脂材9后对引线框架1进行镀敷处理。镀敷层10不会受到因激光L2的照射引起的损伤。因此，实施方式的制造方法中，与所述以往方法相比，能够获得作为镀敷层10、甚而作为半导体装置11的高品质。
作为激光L2的振荡装置，也可利用与用于激光标记(图3)的振荡装置为相同者。为了去除槽部5内的树脂材9，通过使用既存或现有的激光标记装置，从而也可无须新引入设备等，能够实现设备投资所需的成本的降低。对于根据实施方式的制造方法而获得的其他的作用及效果，以下一边与比较例1、比较例2进行对比，一边作进一步说明。
(比较例1)
图10表示了比较例1的半导体装置的制造方法。图10的(A)～图10的(C)分别对应于实施方式中的图2～图4。
如图10的(A)所示，在引线框架21的连接条24预先形成有槽部23。槽部23的槽宽被设定为比实施方式中的槽宽W1窄。在引线框架21的表面，贴附有保护膜22。在此状态下进行树脂密封，如图10的(B)所示那样形成树脂材25。随后，如图10的(C)所示，从引线框架21剥离保护膜22。
如图10的(D)所示，形成镀敷层26。随后，如图10的(E)所示，使用刀片27来切断引线框架21及树脂材25的整个厚度部分。刀片27的宽度是比槽部23的槽宽大的值。通过以上的工序，得到图11所示的半导体装置28。图11对应于实施方式中的图9。
在半导体装置28中，在镀敷层26的形成后，实施所谓的全切(full cut)，即通过刀片27来切断引线框架21(连接条24)的整个厚度部分，因此切剖面的整体会在连接条24(引脚)的侧面23a露出。在安装至印刷基板等后，露出的金属仍会就这样露出。
在比较例1的情况下，与图9所示的实施方式的情况相比，引脚中的与焊料14接触的面积小。因此，比较例1(图11)的情况下的安装强度容易变得比实施方式的情况小。这也成为外观检查时的检测力下降的原因，有可能造成外观检查的困难性。
(比较例2)
图12表示了比较例2中的半导体装置的制造方法。图12的(A)～图12的(C)与比较例1的图10的(A)～图10的(C)分别相同。
如图12的(D)所示，在比较例2中，实施使用刀片29a的所谓的半切(half cut)。通过刀片29a，在存在槽部23的位置，形成比槽部23大的槽部23b(参照图12的(E))。所述槽部23b的宽度比槽部23宽，且具有连接条24的约一半厚度的深度。
随后，如图12的(E)所示，形成镀敷层26。如图12的(F)所示，使用刀片29b来切断引线框架21及树脂材25的整个厚度部分。刀片27的宽度是比槽部23b的槽宽小的值。根据以上的工序，与比较例1的情况不同，能够减小金属在引脚侧面的露出，也能获得安装强度及外观检查的容易性。
但是，在比较例2的情况下，要使用两种刀片29a、29b，因此容易造成制造费用的增加。由于进行使用刀片29a、刀片29b的两阶段的切断，因此有可能造成用于去除切割毛刺的工时、或镀敷工序中的蚀刻处理工时的增加。还有可能造成切割装置的生产能力的减少。
而且，在比较例2的情况下，在实施借助刀片29a的半切时，必须进行切割深度的不均的管理。若切割深度过剩，则引线框架21会断裂而无法进行电镀处理，若切割深度不足，则难以在引脚的侧面26a适当地形成镀敷层26。
在比较例2的情况下，还必须充分考虑刀片29a、刀片29b的相对切割位置的误差等。例如假设：通过刀片29a，在比设定值靠图12的(D)中的纸面左侧的位置进行半切，通过刀片29b，在比设定值靠图12的(F)中的纸面右侧的位置进行半切。此时，形成在引脚侧面26a的镀敷层26有可能在通过刀片29b进行切割时被削除。
根据所述的实施方式的制造方法，不存在这些顾虑。即，取代实施半切，而在连接条4预先形成槽部5。所述槽部5例如具有相当于通过半切而形成的槽部23b的尺寸。形成在槽部5内的树脂材9(9b)通过激光照射而被去除。随后形成镀敷层10，因此也不会产生因激光照射造成的镀敷层10的损伤。镀敷处理后，通过与比较例2同样的方法，使用刀片12(图7)来进行单片化。
由于并未为了在引脚3形成露出面积小的侧面3a而进行使用刀片29a的半切，因此能够确保加工精度高的侧面3a甚而引脚3。由于不进行使用刀片29a的半切，因此不会受到半切所形成的切割深度的影响，因而能够在制品整体上获得具有精度高且均匀的引脚3(侧面3a)的半导体装置11。在通过刀片12来进行的最终的全切时，不受半切所形成的切割位置的影响，因此与比较例2的情况相比，能够改善单片化时的成品率。
对实施方式进行了说明，但应认为，本次公开的实施方式在所有方面仅为例示而非限制者。本发明的范围是由权利要求所示，且意图包含与权利要求均等的含义及范围内的所有变更。

Claims (6)

1.一种半导体装置的制造方法，包括：
树脂密封工序，在形成有槽部的引线框架接合有半导体芯片的状态下，通过树脂材来密封所述引线框架及所述半导体芯片；
激光照射工序，对所述槽部内的所述树脂材照射激光，以去除所述槽部内的所述树脂材；
镀敷工序，在去除了所述槽部内的所述树脂材后，对所述引线框架进行镀敷处理；以及
切断工序，沿着所述槽部来切断进行了所述镀敷处理的所述引线框架。
2.根据权利要求1所述的半导体装置的制造方法，还包括下述工序：
在所述树脂密封工序与所述激光照射工序之间、或者在所述激光照射工序与所述镀敷工序之间，对所述树脂材中与所述引线框架的所述槽部为相反侧的表面进行激光标记。
3.根据权利要求1或2所述的半导体装置的制造方法，其中
在所述镀敷工序中，在对所述引线框架进行清洗处理后进行所述镀敷处理。
4.根据权利要求1或2所述的半导体装置的制造方法，其中
所述槽部是通过对所述引线框架进行蚀刻而形成。
5.根据权利要求1或2所述的半导体装置的制造方法，还包括下述工序：
在所述树脂密封工序之前，在所述引线框架的所述槽部侧贴附保护膜；以及
在所述激光照射工序之前，从所述引线框架剥离所述保护膜。
6.根据权利要求1或2所述的半导体装置的制造方法，其中
在所述切断工序中，使用刀片或激光来切断所述引线框架。
CN202010379970.2A 2019-05-16 2020-05-08 半导体装置的制造方法 Pending CN111952204A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019092689A JP6827495B2 (ja) 2019-05-16 2019-05-16 半導体装置の製造方法
JP2019-092689 2019-05-16

Publications (1)

Publication Number Publication Date
CN111952204A true CN111952204A (zh) 2020-11-17

Family

ID=73222502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010379970.2A Pending CN111952204A (zh) 2019-05-16 2020-05-08 半导体装置的制造方法

Country Status (4)

Country Link
JP (1) JP6827495B2 (zh)
KR (1) KR102397616B1 (zh)
CN (1) CN111952204A (zh)
TW (1) TWI743778B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7614985B2 (ja) 2021-09-08 2025-01-16 Ｔｏｗａ株式会社 半導体装置の製造方法およびリードフレーム
JP2023047750A (ja) * 2021-09-27 2023-04-06 Ｔｏｗａ株式会社 半導体装置およびその製造方法
JP2023144386A (ja) * 2022-03-28 2023-10-11 Ｔｏｗａ株式会社 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638111A (zh) * 2003-12-25 2005-07-13 株式会社瑞萨科技 半导体元件的制造方法
CN102347225A (zh) * 2010-08-03 2012-02-08 凌力尔特有限公司 用于端子的侧镀的激光加工
JP2014187308A (ja) * 2013-03-25 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法
CN106169443A (zh) * 2015-05-18 2016-11-30 东和株式会社 半导体装置及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2962586B2 (ja) * 1991-03-05 1999-10-12 新光電気工業株式会社 半導体装置とその製造方法及びこれに用いる接合体
JP2011077278A (ja) 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2012054293A (ja) * 2010-08-31 2012-03-15 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2014138075A (ja) * 2013-01-16 2014-07-28 Hitachi Metals Ltd リードフレームおよびその製造方法
EP3128539B1 (en) * 2014-03-27 2020-01-08 Renesas Electronics Corporation Semiconductor device manufacturing method and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638111A (zh) * 2003-12-25 2005-07-13 株式会社瑞萨科技 半导体元件的制造方法
CN102347225A (zh) * 2010-08-03 2012-02-08 凌力尔特有限公司 用于端子的侧镀的激光加工
JP2014187308A (ja) * 2013-03-25 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法
CN106169443A (zh) * 2015-05-18 2016-11-30 东和株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP6827495B2 (ja) 2021-02-10
JP2020188186A (ja) 2020-11-19
TW202044420A (zh) 2020-12-01
TWI743778B (zh) 2021-10-21
KR102397616B1 (ko) 2022-05-13
KR20200132698A (ko) 2020-11-25

Similar Documents

Publication Publication Date Title
KR102178587B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR100720607B1 (ko) 반도체장치
US8017447B1 (en) Laser process for side plating of terminals
CN102859687B (zh) 半导体器件及其制造方法
JP5319571B2 (ja) 半導体装置の製造方法
US20100084748A1 (en) Thin foil for use in packaging integrated circuits
CN111952204A (zh) 半导体装置的制造方法
TWI624883B (zh) 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置
US10937744B2 (en) Semiconductor packages including roughening features
US20240371658A1 (en) Semiconductor device manufacturing method and lead frame
US20240379383A1 (en) Semiconductor device and method for manufacturing the same
JP2013143445A (ja) 半導体装置の製造方法および半導体装置
JP7223347B2 (ja) リードフレームおよび半導体装置の製造方法
WO2023188587A1 (ja) 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置
JP2014236039A (ja) 半導体装置の製造方法
JP2003249615A (ja) リードフレーム及びその切断方法
JPH04221845A (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201117

WD01 Invention patent application deemed withdrawn after publication