[go: up one dir, main page]

CN111863605A - 薄膜晶体管及其制备方法和显示器 - Google Patents

薄膜晶体管及其制备方法和显示器 Download PDF

Info

Publication number
CN111863605A
CN111863605A CN202010759282.9A CN202010759282A CN111863605A CN 111863605 A CN111863605 A CN 111863605A CN 202010759282 A CN202010759282 A CN 202010759282A CN 111863605 A CN111863605 A CN 111863605A
Authority
CN
China
Prior art keywords
region
gate
semiconductor layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010759282.9A
Other languages
English (en)
Inventor
刘哲钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Visionox Technology Co Ltd
Original Assignee
Hefei Visionox Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Visionox Technology Co Ltd filed Critical Hefei Visionox Technology Co Ltd
Priority to CN202010759282.9A priority Critical patent/CN111863605A/zh
Publication of CN111863605A publication Critical patent/CN111863605A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/426—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管及其制备方法和显示器。该薄膜晶体管的制备方法包括提供半导体层，半导体层包括第一区域，第一区域与栅极在半导体层上的正投影重合；将第一导电离子注入到第一区域，以形成多个导电区域，通过调节多个导电区域的大小和密度，能够调节半导体层的导电性，等效地调节薄膜晶体管的载流子迁移率。

Description

薄膜晶体管及其制备方法和显示器
技术领域
本发明涉及半导体技术领域，具体涉及一种薄膜晶体管及其制备方法和显示器。
背景技术
随着信息技术的快速发展，有机电致发光二极管的显示器因其具有视角广，清晰度高，厚度薄，可制备柔性器件等优点在显示面板行业有很好的发展。显示器中薄膜晶体管(Thin Film Transistor，TFT)的电学参数会极大地影响面板质量，其中TFT的载流子迁移率是一项十分重要的指标。
传统调节载流子迁移率的方法包括调节离子注入剂量，调节活化退火温度，调节器件尺寸及结构等，然而这些方法较为复杂，因此，亟待提供更多且更简便的方法来调节薄膜晶体管的载流子迁移率。
发明内容
有鉴于此，本发明实施例提供了一种薄膜晶体管及其制备方法和显示器，以解决现有的薄膜晶体管中载流子迁移率调节方法复杂的问题。
本发明第一方面提供了一种薄膜晶体管的制备方法，包括：提供半导体层，半导体层包括第一区域，第一区域与栅极在半导体层上的正投影重合；将第一导电离子注入到第一区域，以形成多个导电区域。
在本发明一实施例中，上述将第一导电离子注入到第一区域，包括：以孔状部件为遮罩，将第一导电离子注入到第一区域。
在本发明一实施例中，孔状部件包括掩膜板、带孔的栅极、带孔的离子阻挡层。
在本发明一实施例中，当孔状部件为带孔的栅极时，上述在以孔状部件为遮罩，将第一导电离子注入到第一区域之前，还包括：在半导体层上制备栅极绝缘层；在栅极绝缘层上制备带孔的栅极，栅极绝缘层在半导体层上的正投影不小于带孔的栅极在半导体层上的正投影。
在本发明一实施例中，上述在栅极绝缘层上制备带孔的栅极，包括：在栅极绝缘层上的第二区域均匀生长纳米颗粒，第二区域与带孔的栅极在栅极绝缘层上的正投影重合；在第二区域上溅射生长栅极；去除纳米颗粒以形成带孔的栅极。
在本发明一实施例中，纳米颗粒的材料包括聚苯乙烯、聚甲基丙烯酸甲酯、聚对苯二甲酸乙二醇酯或二氧化硅。
在本发明一实施例中，半导体层还包括位于第一区域相对两侧的第三区域和第四区域，上述制备方法还包括：将第二导电离子注入到第三区域和第四区域，以在第三区域内形成源极和在第四区域内形成漏极。
在本发明一实施例中，半导体层包括多晶硅层、非晶硅层或氧化物层。
本发明第二方面提供一种薄膜晶体管，包括：栅极；半导体层，位于栅极的一侧，半导体层包括第一区域，第一区域与栅极在半导体层上的正投影重合，第一区域内具有多个导电区域。
在本发明一实施例中，栅极为带孔的栅极，带孔的栅极设置有与多个导电区域对应的多个通孔，多个导电区域是将第一导电离子通过多个通孔注入第一区域内而形成的。
本发明第三方面提供一种显示器，包括本发明第二方面提供的薄膜晶体管。
根据本发明实施例提供的技术方案，通过将第一导电离子注入到半导体层中与栅极对应的第一区域内，在第一区域内形成了多个导电区域，由于多个导电区域的大小和密度影响半导体层的第一区域内的导电性，从而影响第一区域内载流子的迁移率。因此，通过调节多个导电区域的大小和密度，能够调节薄膜晶体管的载流子迁移率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明实施例的示意图，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1A所示为本发明一实施例提供的一种薄膜晶体管的制备方法的流程示意图。
图1B所示为图1A所示实施例中薄膜晶体管的制备方法对应的薄膜晶体管的分解示意图。
图1C所示为图1B所示实施例中薄膜晶体管沿AA’方向的剖视示意图。
图2A所示为本发明另一实施例提供的一种薄膜晶体管的制备方法的流程示意图。
图2B所示为图2A所示实施例中薄膜晶体管的制备方法对应的薄膜晶体管的分解示意图。
图2C所示为图2B所示实施例中薄膜晶体管沿AA’方向的剖视示意图。
图3A所示为本发明又一实施例提供的一种薄膜晶体管的制备方法的流程示意图。
图3B所示为图3A所示实施例中薄膜晶体管的制备方法制得的中间产品的分解示意图。
图3C所示为图3B所示实施例中薄膜晶体管沿AA’方向的剖视示意图。
图4A所示为本发明再一实施例提供的一种薄膜晶体管的制备方法的流程示意图。
图4B所示为图4A所示实施例中薄膜晶体管的制备方法制得的薄膜晶体管的分解示意图。
图4C所示为图4B所示实施例中薄膜晶体管的结构示意图。
图4D所示为图4C所示实施例中薄膜晶体管沿AA’方向的剖视示意图。
图5A所示为本发明再一实施例提供的一种薄膜晶体管的制备方法的流程示意图。
图5B所示为图5A所示实施例中薄膜晶体管的制备方法制得的薄膜晶体管的分解示意图。
图5C所示为图5B所示实施例中薄膜晶体管沿AA’方向的剖视示意图。
图6A所示为图4A所示实施例中步骤S420的一种实现方式的流程示意图。
图6B-6D所示为图6A所示实施例中各步骤对应的中间产品的剖视示意图。
图7所示为本发明一实施例提供的一种显示器的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1A所示为本发明一实施例提供的一种薄膜晶体管的制备方法的流程示意图。该制备方法包括如下步骤。
S110：提供半导体层，半导体层包括第一区域，第一区域与栅极在半导体层上的正投影重合。
S120：将第一导电离子注入到第一区域，以形成多个导电区域。
应当理解，薄膜晶体管TFT可以为有机TFT、非晶硅TFT、多晶硅TFT、氧化物TFT、纳米线TFT或微晶硅TFT等；TFT可以为顶栅结构，也可以为底栅结构，即栅极可以位于半导体层的上方，也可以位于半导体层的下方，本发明实施例对此不做具体限定。半导体层与栅极之间还可以包括栅极绝缘层、栅氧化层等，本发明实施例对此不做具体限定。薄膜晶体管除了包括半导体层和栅极外，还可以包括衬底、缓冲层、离子阻挡层或遮光层等，本发明实施例对薄膜晶体管的组成不做具体限定。半导体层可以为多晶硅层、非晶硅层或氧化物层如氧化铟镓锌IGZO，半导体层还可以为纳米线层或微晶硅层等，本发明实施例对此不做具体限定。
应当理解，第一导电离子可以为磷离子、砷离子、硼离子、铟离子等导电离子，第一导电离子的能量和剂量也可以根据实际的需求进行设计，本发明实施例对第一导电离子的类型、能量和剂量等不做具体限定。多个导电区域的深度(即第一导电离子注入第一区域内的深度)可以通过选择合适能量的第一导电离子或调节第一导电离子注入的时长等来调节，多个导电区域的深度可以贯穿半导体层，也可以不贯穿半导体层，另外，多个导电区域的外形可以为正方体、长方体或圆柱体等，本发明实施例对此不做具体限定。将第一导电离子注入到第一区域的方式可以是单次或多次在第一区域的多个小区域内加入第一导电离子，也可以是利用具有通孔的部件做遮罩向半导体层注入第一导电离子，只要能够在第一区域内形成多个导电区域即可，本发明实施例对此不做具体限定。多个导电区域的大小可以理解为多个导电区域在第一区域靠近栅极的表面上所占的面积，多个导电区域的密度可以理解为多个导电区域在第一区域上排布的密集程度。
根据本发明实施例提供的技术方案，通过提供半导体层，将第一导电离子注入到半导体层的与栅极对应的第一区域，从而实现在半导体层的第一区域内形成多个导电区域。由于多个导电区域能够影响半导体层的第一区域内的导电性，且第一区域内的导电性越高，载流子迁移率越高，进而同样影响载流子迁移率的大小，因而能够通过对多个导电区域的大小和密度以及深度进行调节，实现对薄膜晶体管中载流子迁移率的调节。本发明实施例为调节薄膜晶体管的载流子迁移率提供了一种新的调节方式，且该调节方式易操作。
图1B所示为图1A所示实施例中薄膜晶体管的制备方法对应的薄膜晶体管100的分解示意图。图1C所示为图1B所示实施例的薄膜晶体管100沿AA’方向的剖视示意图。薄膜晶体管100包括：半导体层110和栅极120，其中，半导体层110位于栅极120的一侧，半导体层110包括第一区域10，第一区域10与栅极120在半导体层110上的正投影重合，第一区域10内具有多个导电区域1。
应当理解，多个导电区域1可以是单次或多次在第一区域10的多个小区域内加入第一导电离子2形成的，也可以是利用具有通孔的部件做遮罩向半导体层注入第一导电离子2形成的，还可以是采用其他方式形成的，本发明实施例对多个导电区域1的形成方式不做具体限定。
根据本发明实施例提供的技术方案，通过在半导体层的第一区域内增设多个导电区域，由于多个导电区域能够影响半导体层的第一区域内的导电性，且第一区域内的导电性越高，载流子迁移率越高，进而同样影响载流子的迁移率的大小，因而能够通过对多个导电区域的大小、密度和深度进行调节，实现对薄膜晶体管中载流子迁移率的调节。
图2A所示为本发明另一实施例提供的一种薄膜晶体管的制备方法的流程示意图。图2A所示实施例为图1A所示实施例的一变型例。与图1A所示实施例的不同之处在于，半导体层还包括位于第一区域相对两侧的第三区域和第四区域，上述薄膜晶体管的制备方法还包括步骤S210。
S210：将第二导电离子注入到第三区域和第四区域，以在第三区域内形成源极和在第四区域内形成漏极。
应当理解，第二导电离子的类型可以根据半导体层的类型进行选择，可以为磷离子、砷离子、硼离子或铟离子等，第二导电离子的能量和剂量也可以根据实际的需求进行设计，只要能够用于形成源极和漏极即可，本发明实施例对第二导电离子的类型不做具体限定。第二导电离子与第一导电离子可以相同或不同，本发明实施例对此不做具体限定。第二导电离子与第一导电离子可以同时注入到半导体层，第二导电离子与第一导电离子也可以分开注入到半导体层，本发明实施例对第二导电离子与第一导电离子是否同时注入到半导体层不做具体限定。
根据本发明实施例提供的技术方案，通过将第二导电离子注入到第三区域和第四区域，从而实现在半导体层上制备源极和漏极。由于在源极和漏极之间的区域即沟道区内增加了多个导电区域，使得沟道区内载流子的迁移率发生了变化，因而能够通过调节多个导电区域的大小、密度和深度，调节半导体层第一区域内的导电性，等效地调节薄膜晶体管的载流子迁移率。
图2B所示为图2A所示实施例中薄膜晶体管的制备方法对应的薄膜晶体管200的结构示意图。图2C所示为图2B所示实施例的薄膜晶体管200沿AA’方向的剖视示意图。
图2B和图2C所示实施例中的薄膜晶体管200分别为图1B和图1C所示实施例中薄膜晶体管100的一变型例。参考图2B和图2C，与图1B和图1C所示实施例中薄膜晶体管100的不同之处在于，薄膜晶体管200还包括源极130和漏极140，半导体层110还包括位于第一区域10相对两侧的第三区域20和第四区域30，其中，源极130和漏极140分别是通过将第二导电离子3注入到第三区域20和第四区域30形成的。
根据本发明实施例提供的技术方案，通过在半导体层中位于第一区域相对两侧的第三区域和第四区域分别设置源极和漏极，第一区域内设置多个导电区域，由于在源极和漏极之间的区域即沟道区内增加了多个导电区域，使得沟道区内载流子的迁移率发生了变化，因而能够通过调节多个导电区域的大小、密度和深度，调节薄膜晶体管的载流子迁移率。
图3A所示为本发明又一实施例提供的一种薄膜晶体管的制备方法的流程示意图。图3A所示实施例为图1A所示实施例的一变型例，与图1A所示实施例的不同之处在于，步骤S121对应于图1所示实施例中的步骤S120。
S110：提供半导体层，半导体层包括第一区域，第一区域与栅极在半导体层上的正投影重合。
S121：以孔状部件为遮罩，将第一导电离子注入到第一区域，以形成多个导电区域。应当理解，孔状部件在半导体层上的正投影可以与栅极在半导体层上的正投影相同或不同，只要第一导电离子能够通过孔状部件中的通孔注入到第一区域内即可，本发明实施例对此不做具体限定。孔状部件的中通孔的数量可以为一个，也可以为多个，本发明实施例对此不做具体限定。多个导电区域的大小和密度可以根据实际需要通过调整孔状部件中通孔的大小和密度进行调整，本发明实施例对此不做具体限定。
还应当理解，以孔状部件为遮罩将第一导电离子注入第一区域可以采用现有的薄膜晶体管制备工序中的浅离子注入法或深离子注入法，还可以采用其他方法如手动注入等，本发明实施例对此不做具体限定。
根据本发明实施例提供的技术方案，通过以孔状部件为遮罩，将第一导电离子注入第一区域内以形成多个导电区域，能够实现通过调整孔状部件中的通孔的大小和密度调节多个导电区域的大小和密度，进而调节半导体层的导电性，等效地调节薄膜晶体管的载流子迁移率。另外，由于孔状部件中的通孔的大小和密度调节的精细程度高，使得调节薄膜晶体管中载流子迁移率的工艺变得简单，且使得调节薄膜晶体管中载流子迁移率的精细程度提高。
在本发明一实施例中，孔状部件包括掩膜板、带孔的栅极或带孔的离子阻挡层。
应当理解，孔状部件可以为外设部件如掩膜板等，也可以为薄膜晶体管的内部部件如带孔的栅极或带孔的离子阻挡层等，本发明实施例对此不做具体限定。带孔的栅极或带孔的离子阻挡层可以通过掩膜板制备，也可以通过生长/去除纳米粒子的方法制备，本发明实施例对如何制备带孔的栅极或带孔的离子阻挡层不做具体限定。
本发明实施例中，当使用外设部件如掩膜板等作为孔状部件时，完成第一导电离子注入第一区域形成多个导电区域之后去除外设部件，因而无需改变薄膜晶体管的其他制造工艺即可实现在第一区域内形成多个导电区域。当使用薄膜晶体管的内部部件如带孔的栅极或带孔的离子阻挡层等作为孔状部件时，虽然需要将薄膜晶体管的内部部件如栅极设置为带孔的结构，但是无需增加外设部件且无需额外去除外设部件即可实现在第一区域内形成多个导电区域。
图3B所示为图3A所示实施例中薄膜晶体管的制备方法对应的中间产品300的分解示意图。图3C所示为图3B所示实施例中薄膜晶体管310沿AA’方向的剖视示意图。参考图3B和图3C，中间产品300包括薄膜晶体管310和掩膜板320。掩膜板320为孔状部件的其中一种类型，且为薄膜晶体管310的外设部件，即不属于薄膜晶体管310的一部分。薄膜晶体管310包括半导体层110和栅极120，其中，半导体层110位于栅极120的一侧，半导体层110包括第一区域10，第一区域10与栅极120在半导体层110上的正投影重合，第一区域10内具有多个导电区域1。多个导电区域1是以掩膜板320为遮罩，将第一导电离子2注入第一区域10内形成的。应当理解，图3C所示的薄膜晶体管310沿AA’方向的剖视示意图为图3B所示的中间产品300去除掩膜板320后的示意图，此处不再绘制中间产品300去除掩膜板320后的薄膜晶体管310的结构示意图。
应当理解，当孔状部件为掩膜板320时，掩膜板320在半导体层110上的正投影可以大于栅极120在半导体层110上的正投影，也可以小于栅极120在半导体层110上的正投影，还可以等于栅极120在半导体层上的正投影，只要掩膜板320中的通孔在半导体层110上的正投影位于第一区域10内即可，本发明实施例对此不做具体限定。
根据本发明实施例提供的技术方案，通过在半导体层的第一区域内增设多个导电区域，且设置多个导电区域是以掩膜板为遮罩，将第一导电离子注入第一区域内形成的，由于掩膜板中通孔的大小和密度可以影响形成的多个导电区域的大小和密度，且掩膜板中通孔的大小和密度较易调节，使得能够通过调节掩膜板中通孔的大小和密度精细地调节薄膜晶体管中载流子迁移率，提高调节薄膜晶体管中载流子迁移率的精细程度。
图4A所示为本发明再一实施例提供的一种薄膜晶体管的制备方法的流程示意图。图4A所示实施例为图3A所示实施例的一变型例。与图3A所示实施例的不同之处在于，孔状部件为带孔的栅极，步骤S111对应于图1A所示实施例中的步骤S110，步骤S1211对应于图1A所示实施例中的步骤S121，另外，在步骤S1211之前还包括步骤S410-S420。
S111：提供半导体层，半导体层包括第一区域，第一区域与带孔的栅极在半导体层上的正投影重合。
S410：在半导体层上制备栅极绝缘层。S420：在栅极绝缘层上制备带孔的栅极，栅极绝缘层在半导体层上的正投影不小于带孔的栅极在半导体层上的正投影。
应该理解，栅极绝缘层在半导体层上的正投影可以大于带孔的栅极在半导体层上的正投影，也可以等于带孔的栅极在半导体层上的正投影，本发明实施例对此不做具体限定。在栅极绝缘层上制备带孔的栅极的方式可以是通过自组装或模板法等方法在栅极绝缘层的与第一区域对应的第二区域上均匀生长纳米颗粒，溅射生长栅极，然后去除纳米颗粒，从而形成带孔的栅极；也可以是直接采用掩膜法或其他方法直接生长带孔的栅极，只要能够形成具有多个通孔的带孔的栅极即可，本发明实施例对如何形成带孔的栅极的方式不做具体限定。
S1211：以带孔的栅极为遮罩，将第一导电离子注入到第一区域，以形成多个导电区域。
具体地，第一导电离子先通过带孔的栅极中的通孔注入到栅极绝缘层，再穿过栅极绝缘层注入到半导体层的第一区域内，从而在第一区域内形成多个导电区域。在一些实施例中，第一导电离子能够穿透栅极绝缘层，因而无需在栅极绝缘层上设置与带孔的栅极对应的通孔，形成的相应的多个导电区域除位于半导体层的第一区域外，还位于栅极绝缘层上带孔的栅极在栅极绝缘层上的正投影重合的区域内。在另一些实施例中，可以在栅极绝缘层上设置与带孔的栅极对应的通孔，以便于第一导电离子直接注入第一区域，相应的多个导电区域仅位于第一区域。
应当理解，是否有必要在栅极绝缘层上设置通孔与栅极绝缘层的材料是否能够使第一导电离子穿透相关。若栅极绝缘层的材料能够使第一导电离子穿透，则可以在栅极绝缘层上设置与带孔的栅极对应的通孔，也可以不设置与带孔的栅极对应的通孔，若栅极绝缘层的材料不能够使第一导电离子穿透，则需要在栅极绝缘层上设置与带孔的栅极对应的通孔。
根据本发明实施例提供的技术方案，通过在在半导体层上制备栅极绝缘层，在栅极绝缘层上制备带孔的栅极；以带孔的栅极为遮罩，将第一导电离子注入到第一区域，以形成多个导电区域，从而通过调节带孔的栅极中通孔的大小和密度来调节多个导电区域的大小和密度，也可以通过调节第一导电离子注入的时间和浓度等来调节多个导电区域的深度，从而有效调节半导体层的导电性，进而影响薄膜晶体管的载流子迁移率。另外，带孔的栅极中通孔的大小和密度调节较易调节，从而实现通过调节带孔的栅极中通孔的大小和密度精细地调节第一区域内载流子的迁移率。
图4B所示为图4A所示实施例中薄膜晶体管的制备方法制得的薄膜晶体管400的分解示意图。图4C所示为图4B所示实施例中薄膜晶体管400的结构示意图。图4D所示为图4C所示实施例中薄膜晶体管沿AA’方向的剖视示意图。参考图4B-4D，薄膜晶体管400包括半导体层110、位于半导体层110上的栅极绝缘层150以及位于栅极绝缘层150上的带孔的栅极160，其中，半导体层110位于带孔的栅极160的一侧，半导体层110包括第一区域10，第一区域10与带孔的栅极160在半导体层110上的正投影重合。带孔的栅极160设置有与多个导电区域1对应的多个通孔，应当理解，多个导电区域1是将第一导电离子2通过带孔的栅极160上的多个通孔注入第一区域10内而形成的。其中带孔的栅极160为孔状部件的其中一种类型，且带孔的栅极160为薄膜晶体管400的一部分，第一导电离子2可以穿过栅极绝缘层150注入半导体层110上第一区域10，栅极绝缘层150中可以未设有与带孔的栅极160上的多个通孔对应的通孔。应当理解，栅极绝缘层150和带孔的栅极160可以层叠设置于半导体层110的上方，也可以层叠设置于半导体层110的下方，本发明实施例对此不做具体限定。栅极绝缘层150的材料可以为任何不阻挡第一导电离子穿过的材料，本发明实施例对栅极绝缘层150的材料不做具体限定。栅极绝缘层150在半导体层110上的正投影可以与带孔的栅极160在半导体层110上的正投影重合即相等，栅极绝缘层150在半导体层110上的正投影也可以大于带孔的栅极160在半导体层110上的正投影，本发明实施例对此不做具体限定。
根据本发明实施例提供的技术方案，通过将栅极设置为带孔的结构即带孔的栅极，带孔的栅极设置有与多个导电区域对应的多个通孔，从而通过调节带孔的栅极中通孔的大小和密度来调节多个导电区域的大小和密度，也可以通过调节第一导电离子注入的时间和浓度等来调节多个导电区域的深度，从而有效调节半导体层的导电性，进而影响薄膜晶体管的载流子迁移率。本发明实施例中由于带孔的栅极中通孔的大小和密度较易调节，从而能够实现通过调节带孔的栅极中通孔的大小和密度精细地调节第一区域内载流子的迁移率。
图5A所示为本发明再一实施例提供的一种薄膜晶体管的制备方法的流程示意图。图5A所示实施例为图4A所示实施例的一变型例。与图4A所示实施例的不同之处在于，半导体层还包括位于第一区域相对两侧的第三区域和第四区域，上述薄膜晶体管的制备方法还包括步骤S510：以带孔的栅极为遮罩，将第二导电离子注入到第三区域和第四区域，以在第三区域内形成源极和在第四区域内形成漏极。
应当理解，第二导电离子与第一导电离子的类型可以相同或不同，第二导电离子的类型只要能够用于制备源极和漏极即可，本发明实施例对此不做具体限定。另外，当第一导电离子与第二导电离子的类型相同时，步骤S510与步骤S1211可以同时进行，也可以分别进行，本发明实施例对此不做具体限定。
根据本发明实施例提供的技术方案，通过将第二导电离子注入到第三区域和第四区域，从而实现在半导体层上制备源极和漏极。由于在源极和漏极之间的区域即沟道区内增加了多个导电区域，使得沟道区内载流子的迁移率发生了变化，因而能够通过调整带孔的栅极中的通孔的大小和密度调节多个导电区域的大小和密度，进而调节半导体层的导电性，等效地调节薄膜晶体管的载流子迁移率。另外，若设置第一导电离子与第二导电离子的类型相同，且步骤S510与步骤S1211同时进行，从而能够通过一次导电离子注入工序制备多个导电区域以及源极和漏极，提高了薄膜晶体管的制备效率。
图5B所示为图5A所示实施例中薄膜晶体管的制备方法制得的薄膜晶体管500的分解示意图。图5C所示为图5B所示实施例中薄膜晶体管500沿AA’方向的剖视示意图。图5B和图5C所示实施例中的薄膜晶体管500为图4B和图4C所示实施例中薄膜晶体管300的一变型例。参考图5B和图5C，与图4B和图4C所示实施例中薄膜晶体管400的不同之处在于，薄膜晶体管400还包括源极130和漏极140，半导体层110还包括位于第一区域10相对两侧的第三区域20和第四区域30，源极130和漏极140分别是通过将第二导电离子3注入到第三区域20和第四区域30形成的。另外，栅极绝缘层150设置有与多个导电区域1相对应的多个通孔。根据本发明实施例提供的技术方案，通过将第二导电离子注入到第三区域和第四区域，从而实现在半导体层上制备源极和漏极。由于在源极和漏极之间的区域即沟道区内增加了多个导电区域，使得沟道区内载流子的迁移率发生了变化，因而能够通过调整带孔的栅极中的通孔的大小和密度调节多个导电区域的大小和密度，进而调节薄膜晶体管的沟道区内的导电性，等效地调节薄膜晶体管的载流子迁移率。
图6A所示为图4A所示实施例中步骤S420的一种实现方式的流程示意图。图6B-6D所示为图6A所示实施例中各步骤对应的中间产品的剖视示意图。图6A所示实施例中的步骤S420包括如下步骤。
S421：在栅极绝缘层的第二区域上均匀生长纳米颗粒，第二区域与栅极在栅极绝缘层上的正投影重合(如图6B所示，其中，半导体层110、栅极120、栅极绝缘层150、第一区域10、第二区域40和纳米颗粒4)。应当理解，在栅极绝缘层上均匀生长纳米颗粒的方式可以为模板法，也可以为自组装法，还可以为其他方法，本发明实施例对此不做具体限定。纳米颗粒的形状可以为圆形、椭圆形或三角形等，纳米颗粒的大小和密度可以根据实际需要进行设计，本发明实施例对纳米颗粒的形状、大小和密度不做具体限定。纳米颗粒可以在栅极绝缘层上堆叠一层或多层，本发明实施例对此不做具体限定。
S422：在第二区域上溅射生长栅极(如图6C所示，其中，半导体层110、栅极120、栅极绝缘层150、第一区域10、第二区域40和纳米颗粒4)。
应当理解，溅射生长的栅极远离半导体层的表面与纳米颗粒远离半导体的表面基本持平，以便于当去除纳米颗粒后在栅极上形成多个通孔。S423：去除纳米颗粒4以形成带孔的栅极160(如图6D所示，其中，半导体层110、栅极绝缘层150、带孔的栅极160、第一区域10、第二区域40)。
应当理解，去除纳米颗粒的方法可以是采用能够溶解纳米颗粒且不对薄膜晶体管其他结构造成影响的溶液溶解纳米颗粒以去除纳米颗粒，还可以是其他方法，本发明实施例对去除纳米颗粒的方法不做具体限定。
根据本发明实施例提供的技术方案，通过在栅极绝缘层上均匀生长纳米颗粒，在栅极绝缘层上溅射生长栅极，去除纳米颗粒，以形成带孔的栅极，从而实现通过调节纳米颗粒的大小和密度调节带孔的栅极中通孔的大小和密度，进而调节形成的多个导电区域的大小和密度，有效影响半导体层第一区域内的导电性，进而影响薄膜晶体管的载流子迁移率。本发明实施例中由于多个纳米颗粒的大小和密度较易调节，从而能够通过调节多个纳米颗粒的大小和密度精细地调节第一区域内载流子的迁移率。
在本发明一实施例中，纳米颗粒4的材料包括聚苯乙烯、聚甲基丙烯酸甲酯、聚对苯二甲酸乙二醇酯或二氧化硅。
应当理解，纳米颗粒4包括但不限于聚苯乙烯、聚甲基丙烯酸甲酯、聚对苯二甲酸乙二醇酯或二氧化硅，还可以为其他能够均匀生长并容易去除的纳米颗粒，本发明实施例对此不做具体限定。
图7所示为本发明一实施例提供的一种显示器的结构示意图。显示器700包括上述所有薄膜晶体管的实施例中的任何一种薄膜晶体管710。
应当理解，本发明实施例中的显示器700可以包括上述薄膜晶体管的实施例中所描述的薄膜晶体管710，也可以是基于上述本发明实施例中所描述的薄膜晶体管等同替换或明显变型后的薄膜晶体管，本发明实施例对薄膜晶体管的具体构成不做具体限定。显示器700可以为手机、电脑、智能可穿戴设备、电视机等具有显示功能的显示设备，本发明实施例对显示器的类型不做具体限定。
根据本发明实施例提供的技术方案，通过在半导体层的第一区域内增设多个导电区域，由于第一区域内的导电性越高，载流子在第一区域内的迁移率越快，因而增设的多个导电区域能够有效提高半导体层第一区域内的导电性以及载流子迁移率，同时由于多个导电区域的大小和密度较易调节，使得调节薄膜晶体管中载流子迁移率的工艺变得简单，且调节的精细程度高。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的薄膜晶体管和显示器的具体工作过程，可以参考前述薄膜晶体管的制备方法实施例中的对应结构及逻辑过程，在此不再赘述。
另外，还需要说明的是，本案中各技术特征的组合方式并不限本案权利要求中所记载的组合方式或是具体实施例所记载的组合方式，本案所记载的所有技术特征可以以任何方式进行自由组合或结合，除非相互之间产生矛盾。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种薄膜晶体管的制备方法，其特征在于，包括：
提供半导体层，所述半导体层包括第一区域，所述第一区域与栅极在所述半导体层上的正投影重合；
将第一导电离子注入到所述第一区域，以形成多个导电区域。
2.根据权利要求1所述的制备方法，其特征在于，所述将第一导电离子注入到所述第一区域，包括：
以孔状部件为遮罩，将所述第一导电离子注入到所述第一区域。
3.根据权利要求2所述的制备方法，其特征在于，所述孔状部件包括掩膜板、带孔的栅极或带孔的离子阻挡层。
4.根据权利要求3所述的制备方法，其特征在于，当所述孔状部件为所述带孔的栅极时，所述在以孔状部件为遮罩，将第一导电离子注入到所述第一区域之前，还包括：
在所述半导体层上制备栅极绝缘层；
在所述栅极绝缘层上制备所述带孔的栅极，所述栅极绝缘层在所述半导体层上的正投影不小于所述带孔的栅极在所述半导体层上的正投影。
5.根据权利要求4所述的制备方法，其特征在于，所述在所述栅极绝缘层上制备所述带孔的栅极，包括：
在所述栅极绝缘层的第二区域上均匀生长纳米颗粒，所述第二区域与所述带孔的栅极在所述栅极绝缘层上的正投影重合；
在所述第二区域上溅射生长所述栅极；
去除所述纳米颗粒以形成所述带孔的栅极。
6.根据权利要求5所述的制备方法，其特征在于，所述纳米颗粒的材料包括聚苯乙烯、聚甲基丙烯酸甲酯、聚对苯二甲酸乙二醇酯或二氧化硅。
7.根据权利要求1所述的制备方法，其特征在于，所述半导体层还包括位于所述第一区域相对两侧的第三区域和第四区域，所述制备方法还包括：
将第二导电离子注入到所述第三区域和所述第四区域，以在所述第三区域内形成源极和在所述第四区域内形成漏极。
8.一种薄膜晶体管，其特征在于，包括：
栅极；
半导体层，位于所述栅极的一侧，所述半导体层包括第一区域，所述第一区域与所述栅极在所述半导体层上的正投影重合，所述第一区域内具有多个导电区域。
9.根据权利要求8所述的薄膜晶体管，其特征在于，所述栅极为带孔的栅极，所述带孔的栅极设置有与所述多个导电区域对应的多个通孔，所述多个导电区域是将第一导电离子通过所述多个通孔注入所述第一区域内而形成的。
10.一种显示器，其特征在于，包括：如权利要求8或权利要求9所述的薄膜晶体管。
CN202010759282.9A 2020-07-31 2020-07-31 薄膜晶体管及其制备方法和显示器 Pending CN111863605A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010759282.9A CN111863605A (zh) 2020-07-31 2020-07-31 薄膜晶体管及其制备方法和显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010759282.9A CN111863605A (zh) 2020-07-31 2020-07-31 薄膜晶体管及其制备方法和显示器

Publications (1)

Publication Number Publication Date
CN111863605A true CN111863605A (zh) 2020-10-30

Family

ID=72953930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010759282.9A Pending CN111863605A (zh) 2020-07-31 2020-07-31 薄膜晶体管及其制备方法和显示器

Country Status (1)

Country Link
CN (1) CN111863605A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121057A (ja) * 1995-08-19 1997-05-06 Nec Corp 電界効果型トランジスタおよびその製造方法
JP2002141358A (ja) * 2001-08-09 2002-05-17 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた液晶表示装置
CN1799131A (zh) * 2003-06-20 2006-07-05 国际商业机器公司 具有包括半导体纳米晶体的浮栅的非易失存储器件
CN1979910A (zh) * 2004-12-04 2007-06-13 三星Sdi株式会社 薄膜晶体管、其制造方法以及使用薄膜晶体管的平板显示器
CN101560663A (zh) * 2009-06-03 2009-10-21 长春理工大学 基于纳米掩膜制备技术的电化学制备纳米阵列结构材料方法
CN101871089A (zh) * 2009-04-22 2010-10-27 中国科学院半导体研究所 制备有序Al纳米颗粒的方法
CN103641064A (zh) * 2013-12-30 2014-03-19 中国人民解放军国防科学技术大学 金属-二氧化硅多层薄膜空心纳米结构阵列及其制备方法
CN104022154A (zh) * 2014-06-12 2014-09-03 上海华力微电子有限公司 Soi pmos esd器件及其制备方法
CN104282696A (zh) * 2014-10-22 2015-01-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN204130536U (zh) * 2014-10-22 2015-01-28 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN109904222A (zh) * 2019-03-19 2019-06-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
US20200066862A1 (en) * 2018-08-27 2020-02-27 Toshiba Memory Corporation Semiconductor device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121057A (ja) * 1995-08-19 1997-05-06 Nec Corp 電界効果型トランジスタおよびその製造方法
JP2002141358A (ja) * 2001-08-09 2002-05-17 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた液晶表示装置
CN1799131A (zh) * 2003-06-20 2006-07-05 国际商业机器公司 具有包括半导体纳米晶体的浮栅的非易失存储器件
CN1979910A (zh) * 2004-12-04 2007-06-13 三星Sdi株式会社 薄膜晶体管、其制造方法以及使用薄膜晶体管的平板显示器
CN101871089A (zh) * 2009-04-22 2010-10-27 中国科学院半导体研究所 制备有序Al纳米颗粒的方法
CN101560663A (zh) * 2009-06-03 2009-10-21 长春理工大学 基于纳米掩膜制备技术的电化学制备纳米阵列结构材料方法
CN103641064A (zh) * 2013-12-30 2014-03-19 中国人民解放军国防科学技术大学 金属-二氧化硅多层薄膜空心纳米结构阵列及其制备方法
CN104022154A (zh) * 2014-06-12 2014-09-03 上海华力微电子有限公司 Soi pmos esd器件及其制备方法
CN104282696A (zh) * 2014-10-22 2015-01-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN204130536U (zh) * 2014-10-22 2015-01-28 京东方科技集团股份有限公司 一种阵列基板及显示装置
US20200066862A1 (en) * 2018-08-27 2020-02-27 Toshiba Memory Corporation Semiconductor device
CN109904222A (zh) * 2019-03-19 2019-06-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置

Similar Documents

Publication Publication Date Title
CN104752343B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN106206622A (zh) 一种阵列基板及其制备方法、显示装置
WO2014127645A1 (zh) 薄膜晶体管及其制作方法和显示器件
CN105938800A (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
CN107994066A (zh) Tft、制作方法、阵列基板、显示面板及装置
CN104900654A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN107204309A (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
US12148768B2 (en) Array substrate and display panel
US10042211B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
CN104779167A (zh) 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板
CN107863355B (zh) 一种显示基板、显示装置和显示基板的制造方法
CN105789325A (zh) 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
CN103985716A (zh) 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板
CN105977205A (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
CN105702586A (zh) 一种薄膜晶体管、阵列基板、其制作方法及显示装置
TWI435392B (zh) 具有電晶體的半導體元件及其製法
CN104934444B (zh) 共平面型氧化物半导体tft基板结构及其制作方法
CN111863605A (zh) 薄膜晶体管及其制备方法和显示器
CN104810375A (zh) 一种阵列基板及其制作方法和一种显示装置
CN108183165A (zh) 有机晶体管、阵列基板、显示装置及相关制备方法
CN107170753A (zh) 一种阵列基板及其制备方法、显示装置
TW201505127A (zh) 薄膜電晶體基板及其製作方法
CN107154346A (zh) 一种膜层的掺杂方法、薄膜晶体管及其制作方法
CN107634011A (zh) 一种阵列基板及其制造方法
CN107516663A (zh) 一种阵列基板、显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201030

RJ01 Rejection of invention patent application after publication