[go: up one dir, main page]

CN111512380A - 利用嵌入式刷新进行漂移减轻 - Google Patents

利用嵌入式刷新进行漂移减轻 Download PDF

Info

Publication number
CN111512380A
CN111512380A CN201880083594.3A CN201880083594A CN111512380A CN 111512380 A CN111512380 A CN 111512380A CN 201880083594 A CN201880083594 A CN 201880083594A CN 111512380 A CN111512380 A CN 111512380A
Authority
CN
China
Prior art keywords
memory cell
voltage
read
applying
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880083594.3A
Other languages
English (en)
Other versions
CN111512380B (zh
Inventor
I·托尔托雷利
A·皮罗瓦诺
A·雷达埃利
F·佩里兹
王虹美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111512380A publication Critical patent/CN111512380A/zh
Application granted granted Critical
Publication of CN111512380B publication Critical patent/CN111512380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

描述了用于利用嵌入式刷新进行漂移减轻的方法、系统和装置。可以使用具有不同极性的写入电压和读取电压分别对存储器单元进行写入和读取。例如，可以通过施加第一写入电压对存储器单元进行写入，且可以随后通过施加具有第一极性的第一读取电压对所述存储器单元进行读取。可以利用具有第二极性的至少一个附加(例如，第二)读取电压‑回退电压来将存储器单元返回到其原始状态。因此，回退电压可以减轻由第一读取电压引起的单元的电压分布方面的偏移。

Description

利用嵌入式刷新进行漂移减轻
交叉引用
本专利申请要求由托尔托雷利(Tortorelli)等人于2017年12月28日提交的、标题为“利用嵌入式刷新进行漂移减轻(Drift Mitigation with Embedded Refresh)”的美国专利申请号15/857,125的优先权，本专利转让给其受让人，并且其全部内容明确地通过引用并入本文。
背景技术
下文总体上涉及确定存储器单元的逻辑状态，并且更具体地涉及利用嵌入式刷新进行漂移减轻。
存储器装置广泛用于将信息存储在各种电子装置(诸如计算机、无线通信装置、照相机、数字显示器等)中。通过对存储器装置的不同状态进行编程来存储信息。例如，二进制装置具有两种状态，通常用逻辑1或逻辑0表示。在其他系统中，可以存储两种以上的状态。为了存取所存储的信息，电子装置的组件可以读取或读出存储器装置中的所存储的状态。为了存储信息，电子装置的组件可以在存储器装置中写入或编程状态。
存在各种类型的存储器装置，包括磁硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、闪存存储器、相变存储器(PCM)以及其它存储器装置。存储器装置可以是易失性的或非易失性的。非易失性存储器(诸如PCM)即使在没有外部电源的情况下，也可以维持所存储的逻辑状态持续较长的时间段。诸如DRAM的易失性存储器随着时间的推移可能失去所存储的状态，除非它被外部电源周期性地刷新。
通常，改进存储器装置可以包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保留、降低功率消耗或降低制造成本等其他度量。存取操作可能导致存储器单元的阈值电压的偏移(例如，漂移)。此类偏移可能导致与随后读取存储器单元相关的可靠性降低，并且在某些情形下可能导致数据丢失。
附图说明
图1示出了根据本公开的示例的支持利用嵌入式刷新进行漂移减轻的存储器阵列的示例。
图2示出了根据本公开的示例的支持利用嵌入式刷新进行漂移减轻的示例性存储器阵列。
图3至5示出了根据本公开的示例的支持利用嵌入式刷新进行漂移减轻的示例性定时图。
图6示出了根据本公开的示例的支持利用嵌入式刷新进行漂移减轻的装置的框图。
图7示出了根据本公开的示例的包含支持利用嵌入式刷新进行漂移减轻的存储器阵列的系统的框图。
图8至11示出了根据本公开的示例的用于利用嵌入式刷新进行漂移减轻的方法。
具体实施方式
根据本公开的示例，可以使用第一极性对存储器单元进行写入，并且可以使用不同的(例如，相反)第二极性对存储器单元进行读取。当存储特定逻辑状态时，与存储器单元相关的存取操作(诸如读取操作)可能导致在存储器单元的阈值电压方面的偏移，并且此类偏移可能降低在随后读取操作中读取所存储的逻辑状态的可靠性。在一些示例中，偏移可能导致存储器单元的全部或部分数据丢失。因此，能够通过刷新存储器单元上的初始阈值电压来防止或减轻存储器单元上的阈值电压方面的偏移的过程可以允许在操作(例如，读取操作)期间增加可靠性，并且可以防止存储器单元的数据丢失。
在第一示例中，可以向与第一存取线和第二存取线耦接的存储器单元施加第一写入电压。存储器单元可以包含存储器存储元件和选择器装置，或者在其他示例中，存储器单元可以是自选存储器单元(例如，包含可以被配置为既充当选择器又充当存储器元件的单个自选材料)。在一些示例中，在施加写入电压(例如，向存储器单元写入逻辑状态)之后，可以向存储器单元施加第一读取电压。第一读取电压可以例如以第一极性施加，并且可以在施加写入电压之后施加。在一些示例中，第一极性可以是正极性，并且在其他示例中，第一极性可以是负极性。在向存储器单元施加第一读取电压之后，可以向存储器单元施加第二读取电压-在一些示例中其可能与刷新操作相关联。第二读取电压可以以不同于第一极性的第二极性施加，并且在一些示例中，可以还原到先前状态或有助于存储器单元的组成还原回到先前状态。例如，施加第二读取电压可以将存储器单元的组成还原回到与较早的写入操作相同的状态。
在另一示例中，可以向与第一存取线和第二存取线耦接的存储器单元施加第一写入电压。如上所述，存储器单元可以包含存储器存储元件和选择器装置。在施加写入电压之后，可以向存储器单元施加第一读取电压。第一读取电压可以例如以第一极性施加，并且可以在写入电压之后施加。在一些示例中，第一极性可以是正极性，并且在其他示例中，第一极性可以是负极性。在向存储器单元施加第一读取电压之后，可以向存储器单元施加第二读取电压-在一些示例中其可以开始存储器单元的刷新操作。第二读取电压可以以不同于第一极性的第二极性施加，并且在一些示例中，可能有助于存储器单元的组成还原回到先前状态。在施加第二读取电压之后，可以以第一极性向存储器单元施加第三读取电压。第三读取电压可以还原或有助于存储器单元的组成还原回到先前状态。例如，施加第三读取电压可以将存储器单元的组成还原回到与写后操作相同的状态。
在又一示例中，可以向与第一存取线和第二存取线耦接的存储器单元施加第一写入电压，该存储器单元包含存储器存储元件和选择器装置。在施加写入电压之后，可以以第一极性向存储器单元施加第一读取电压。第一读取电压可以在写入电压之后施加。在一些示例中，第一极性可以是正极性，并且在其他示例中，第一极性可以是负极性。在向存储器单元施加第一读取电压之后，可以向存储器单元施加第二读取电压-其可以开始存储器单元的刷新操作。第二读取电压可以以不同于第一极性的第二极性施加，并且在一些示例中，可能有助于存储器单元的组成还原回到先前状态。在施加第二读取电压之后，可以以第一极性向存储器单元施加第三读取电压。第三读取电压可以进一步有助于存储器单元的组成还原回到先前状态。在施加第三读取电压之后，可以向存储器单元施加第四读取电压，这可以还原或有助于存储器单元的组成还原回到先前状态。例如，施加第三读取电压可以将存储器单元的组成还原回到与写后操作相同的状态。
下面在支持利用嵌入式刷新进行漂移减轻的存储器阵列的背景下描述了上文广泛介绍的本公开的另外的特征。参考与利用嵌入式刷新进行漂移减轻相关的定时图、设备图、系统图和流程图，进一步说明和描述了本公开的这些和其他特征。
图1示出了根据本公开的各种示例的支持利用嵌入式刷新进行漂移减轻的存储器阵列100。存储器阵列100还可以被称为电子存储器设备。存储器阵列100包含可编程以存储不同逻辑状态的存储器单元105。每个存储器单元105可以是可编程的，以存储两个逻辑状态，这两个逻辑状态可以表示为逻辑0和逻辑1。在一些情况下，存储器单元105可以被配置成存储两个以上的逻辑状态。
在一些示例中，存储器单元105可以包含材料部分，该材料部分可以被称为存储器元件或存储器存储元件，该材料部分具有表示不同逻辑状态的可变且可配置的电阻。例如，可以采取结晶原子构型或无定形原子构型形式(例如，能够在操作温度范围内(诸如室温)内维持结晶状态或非晶状态)的材料可以根据原子构型具有不同的电阻。材料的更多结晶的状态(例如，单晶，或者基本上是结晶的相对大的晶粒的集合)可以具有相对低的电阻，并且可以被称为“设置”逻辑状态。材料的更多非晶的状态(例如，完全非晶的状态，或者基本上是非晶的相对小的晶粒的某种分布)可以具有相对高的电阻，并且可以被称为“重置”逻辑状态。因此，根据存储器单元105的材料部分是呈更多结晶的状态还是更多非晶的状态，向这种存储器单元105施加的电压可以导致不同的电流。相应地，由向存储器单元105施加读取电压所产生的电流的幅值可以用于确定由存储器单元105存储的逻辑状态。
在一些示例中，存储器元件可以被配置成具有不同比的结晶和非晶区域(例如，不同程度的原子有序和无序)，这可以导致中间电阻，该中间电阻可以表示不同的逻辑状态(例如，在相应的存储器单元105中支持多于两个的逻辑状态)。进一步，在一些示例中，材料或存储器元件可以具多于两个原子构型，诸如非晶构型和两种不同的结晶构型。虽然本文参考不同原子构型的电阻进行了描述，但是存储器装置可以使用存储器元件的一些其他特性来确定对应于原子构型或原子构型的组合的存储逻辑状态。
在一些情况下，呈更多非晶的状态的存储器元件可以与阈值电压相关联，其中当存储器元件上超过了阈值电压时，电流流过存储器元件。当在处于更多非晶的状态的存储器元件上施加的电压小于阈值电压时，电流可能不会流过存储器元件。在一些情况下，处于更多结晶的状态的存储器元件可以不与阈值电压相关联(例如，可以与零阈值电压相关联)，并且响应于存储器元件上的非零电压，电流可以流过存储器元件。如在下面进一步详细讨论的那样，具有这种存储器元件的存储器单元105的逻辑状态可以通过随时间将存储器元件加热到支持形成特定原子构型或原子构型的组合的温度分布来设置。因此，在一些示例中，存储器单元105可以包含存储器存储元件和选择器装置。在其他示例中，存储器单元105可以是包含单个自选材料的自选存储器单元。
存储器阵列100可以是三维(3D)存储器阵列，其中二维(2D)存储器层(例如，“层级”)形成在另一存储器层的顶部上。与2D阵列相比，这种层布置可以增加可以在单个管芯或衬底上形成的存储器单元105的数量，这反过来可以降低生产成本，或者提高存储器阵列的性能，或者两者都有。根据图1中描绘的示例，存储器阵列100包含两层级存储器单元105，并且因此可以被认为是3D存储器阵列。根据本公开的其他示例或存储器阵列100可以具有单个层或多于两个的层。在一些示例中，每个层级可以被对准或定位成使得存储器单元105可以跨越层级彼此大致对准，从而形成存储器单元堆叠145。
在存储器阵列100的示例中，存储器单元105中的每一行连接到多个第一存取线110中的一个存取线(例如，字线)，并且存储器单元105中的每一列连接到第二多个存取线115中的一个存取线(例如，位线)。存取线110和115可以基本上彼此垂直，以形成存取线阵列。如图1中所示，存储器单元堆叠145中的两个存储器单元105可以通过分离的存取线110进行存取，并且共享公共存取线115。也就是说，存取线115可以与上部存储器单元105-a的底部电极和下部存储器单元105-b的顶部电极耦接(例如，与它们电子通信)。其他构型是可能的。例如，第三层可以与较低层共享存取线110。
一般来说，一个存储器单元105可以位于存取线110和存取线115的交叉点处(例如，耦接在它们之间)。这个交叉点可以被称为存储器单元105的地址。目标存储器单元105可以是位于通电的存取线110和通电的存取线115的交叉点处的存储器单元105。换句话说，存取线110和存取线115可以被通电或以其他方式选择，以便于在它们的交叉点处对存储器单元105进行读取或写入。与相同存取线110或115进行电子通信(例如，与其连接)的其他存储器单元105可以被称为非目标存储器单元105。
在一些示例中，电极可以耦接在存储器单元105和存取线110之间，或者耦接在存储器单元105和存取线115之间。术语电极可以指电导体或组件之间的其他电接口，并且在某些情况下，可以被用作到存储器单元105的电触点。电极可以包含提供存储器阵列100的元件或组件之间的导电路径的迹线、导线、导电线、导电层、导电焊盘等。
通过激活或以其他方式选择存取线110和115，可以对存储器单元105执行诸如读取和写入的操作。在不失理解或操作的情况下，对字线、位线、数字线或其类似物的引用是可互换的。激活或选择存取线110或存取线115可以包含向相应的存取线施加电压。存取线110和存取线115可以由导电材料(诸如金属(例如，铜(Cu)、铝(Al)、金(Au)、钨(W)等))、金属合金、碳、导电掺杂半导体或其他导电材料、合金、化合物等制成。
在一些架构中，单元的逻辑存储部分(例如，电容器或电阻式存储器元件)可以通过选择组件与存取线电气地隔离开。例如，存取线110可以连接到这种选择组件并且可以控制这种选择组件(例如，存储器单元105的选择组件)。在一些示例中，选择组件可以是晶体管，并且存取线110可以被连接到晶体管的栅极。因此，激活存取线110可能引起存储器单元105的逻辑存储部分与其相对应的存取线115之间的电连接或闭合电路。然后可以对存取线115进行存取以对存储器单元105进行读取或写入。在选择存储器单元105之后，所得到的信号可以用于确定由存储器单元105存储的逻辑状态。例如，可以向存储器单元105施加电压，并且所得到的电流可以用于区分存储器单元105的相变材料的原子构型(例如，电阻状态)。在一些情况下，第一逻辑状态可以对应于无电流或可忽略的小电流，而第二逻辑状态可以对应于某个有限电流。
可以通过行解码器120和列解码器130来控制对存储器单元105进行存取。例如，行解码器120可以从存储器控制器140接收行地址，并且基于所接收到的行地址来激活或以其他方式选择适当的存取线110。类似地，列解码器130可以从存储器控制器140接收列地址，并激活或以其他方式选择适当的存取线115。
存储器控制器140可以通过各种组件(例如，行解码器120、列解码器130和读出组件125)来控制存储器单元105的操作(例如，读取操作、写入操作、重写入操作、刷新操作或放电操作)。在一些情况下，行解码器120、列解码器130和读出组件125中的一或多个可以与存储器控制器140一同定位。存储器控制器140可以生成行和列地址信号，以便激活期望的存取线110和存取线115。存储器控制器140还可以生成或控制在存储器阵列100的操作期间使用的各种电压或电流。例如，存储器控制器140可以在存取一或多个存储器单元105之后向存取线110或存取线115施加放电电压。
一般来说，根据本公开的施加电压、电流或电荷的幅值、形状或持续时间可以被调整或改变，并且对于在操作存储器阵列100中讨论的各种操作可以是不同的。此外，可以同时存取存储器阵列100内的一个、多个或所有存储器单元105。例如，在重置操作期间，可以同时存取存储器阵列100的多个或所有存储器单元105，在重置操作中该所有存储器单元105或一组存储器单元105被设置为单个逻辑状态。
当存储器单元105被存取以确定存储器单元105的所存储的状态时，存储器单元105可以被读出组件125读取(例如，读出)。例如，在对存储器单元105进行存取之后，存储器单元105的逻辑存储部分可放电，或以其它方式允许电流经由其相对应的存取线115流动。这种电流可以由从存储器阵列100的一或多个电压源(未示出)向存储器单元105偏置或施加电压而产生，其中这种电压源可以是读出组件125的一部分，或者某个其他组件(例如，偏置组件)。在一些示例中，存储器单元105的放电可以引起存取线115的电压方面的变化，读出组件125可以将该变化与参考电压进行比较，以便确定存储器单元105的所存储的状态。在一些示例中，可以向存储器单元105(例如，使用相对应的存取线110和存取线115)施加电压，并且所得到的电流的存在可以取决于所施加的电压和存储器单元105的存储器元件的电阻状态。
在一些情况下，当读取存储器单元105时，可以施加多于一个的电压(例如，读取操作的多个电压)。例如，如果所施加的读取电压没有导致电流流动，则可以施加其他读取电压，直到由读出组件125检测到电流。通过评估导致电流流动的读取电压，可以确定存储器单元105的所存储的逻辑状态。在一些情况下，读取电压可以在幅值方面被倾斜得更高，直到由读出组件125检测到电流。在其他情况下，可以顺序地施加预定的读取电压，直到检测到电流。类似地，可以向存储器单元105施加读取电流，并且用于形成读取电流的电压的幅值可以取决于存储器单元105的电阻或总阈值电压。
读出组件125可包含各种晶体管或放大器，以便检测并放大读取信号(例如，读取电压、读取电流或存储器阵列100的组件之间共享的读取电荷)方面的差异，在一些示例中，这可被称为锁存。读出组件125可以被配置成响应于读取操作来读出通过存储器单元105的电流或电荷，且提供指示由存储器单元105存储的逻辑状态的输出信号。读出组件125可以被包含在包含存储器阵列100的存储器装置中。例如，可以与可以耦接到存储器阵列100的存储器的其它读取和写入电路、解码电路或寄存器电路一起包含读出组件125。在一些示例中，检测到的存储器单元105的逻辑状态可以通过列解码器130被输出为输出135。在一些示例中，读出组件125可以是列解码器130或行解码器120的一部分。在一些示例中，读出组件125可以连接到列解码器130或行解码器120，或者以其他方式与其电子通信。
在一些示例中，当向具有存储第一逻辑状态(例如，与更多结晶的原子构型相关联的设置状态)的存储器元件的存储器单元105施加读取脉冲(例如，读取电压)时，由于读取脉冲超过存储器单元105的阈值电压，存储器单元传导电流。因此，作为确定所存储的逻辑状态的一部分，读出组件125可以检测通过存储器单元105的电流。当在存储器元件存储第二逻辑状态(例如，与更多非晶的原子构型相关联的重置状态)的情况下向存储器单元105施加读取脉冲时，由于读取脉冲不超过存储器单元的阈值电压，存储器单元可能不传导电流。因此，作为确定所存储的逻辑状态的一部分，读出组件125可以检测很少或没有电流通过存储器单元105。
在一些示例中，可以定义用于读出由存储器单元105存储的逻辑状态的阈值电流。当存储器单元105没有响应于读取脉冲而达到阈值时，阈值电流可以被设置为高于可以通过存储器单元105的电流，但是当存储器单元105响应于读取脉冲达到阈值时，被设置为等于或低于通过存储器单元105的预期电流。例如，阈值电流可以高于相关存取线110或115的漏电流。在一些示例中，由存储器单元105存储的逻辑状态可以基于由读取脉冲驱动的电流产生的电压(例如，分流电阻上的电压)来确定。例如，所得到的电压可以相对于参考电压进行比较，其中所得到的电压小于对应于第一逻辑状态的参考电压，并且所得到的电压大于对应于第二逻辑状态的参考电压。
在一些存储器架构中，对存储器单元105进行存取可能劣化或破坏所存储的逻辑状态，并且可以执行重写入或刷新操作以将初始逻辑状态返回给存储器单元105。例如，在DRAM或FeRAM中，存储器单元105的电容器可能在读出操作期间部分或完全放电，从而破坏所存储的逻辑状态。例如，在PCM中，读出操作可以导致存储器单元105的原子构型方面的改变，从而改变存储器单元105的电阻状态。因此，在一些示例中，存储在存储器单元105中的逻辑状态可以在存取操作之后被重写入。进一步，激活单个存取线110或115可能导致与存取线110或115耦接的所有存储器单元105放电。因此，与存取操作的存取线110或115耦接的若干或所有存储器单元105(例如，被存取的行的所有单元或被存取的列的所有单元)可在存取操作之后被重写入。
在一些示例中，读取存储器单元105可以是非破坏性的。也就是说，在读取存储器单元105之后，可能不需要重写入存储器单元105的逻辑状态。例如，在诸如PCM的非易失性存储器中，存取存储器单元105可能不会破坏逻辑状态，并且因此，存储器单元105在存取之后可能不需要重写入。然而，在各种示例中，在没有存取操作的情况下，可能需要或可能不需要刷新存储器单元105的逻辑状态。例如，由存储器单元105存储的逻辑状态可以通过施加适当的写入或刷新脉冲以周期性间隔刷新，以便保持所存储的逻辑状态。刷新存储器单元105可以减少或消除由电荷泄漏或存储器元件的原子构型方面随时间的变化引起的读取干扰错误或逻辑状态破坏。
通过激活或以其他方式选择相关的存取线(例如，存取线110和存取线115)，可以将存储器单元105写入有逻辑状态。换句话说，逻辑值可以经由对应于存储器单元105的存取线110和存取线115通过写入操作被存储在存储器单元105中。列解码器130或行解码器120可以接受(例如，经由输入/输出135)要写入到存储器单元105的数据。在PCM的情况下，可以通过使电流通过存储器单元105的存储器元件来加热该存储器单元的存储器元件，来对存储器单元105进行写入。用于向存储器单元105施加电流的电压可以取决于存储器元件的各种阈值电压，并且在一些情况下，取决于与选择组件相关联的阈值电压。
在一些示例中，存储器单元可以包含自选存储器材料。也就是说，存储器单元可以包含单个自选材料，该单个自选材料可以被配置为充当选择器和存储器元件两者。作为一个示例，在一些情况下，自选存储器可以是或包含不经历相变的硫族化物材料。在存储器单元包含自选存储器的情况下，可以通过向存储器单元105施加具有不同极性的编程脉冲来对存储器单元105进行编程。例如，为了编程逻辑“1”状态，可以施加第一极性，并且为了编程逻辑“0”状态，可以施加第二极性。第一极性和第二极性可以是相反的极性。
为了读取具有自选存储器存储元件的存储器单元105，可以在存储器单元105上施加电压，并且电流开始流动的所得到的电流或阈值电压可以表示逻辑“1”或逻辑“0”状态。在一些示例中，单元的阈值电压可以取决于用于对单元进行编程的极性。例如，用一种极性编程的自选存储器单元可以具有某些电阻特性，并且因此具有一个阈值电压。并且自选存储器单元可以用不同的极性来编程，且不同的极性可以导致单元的不同电阻特性，并且因此导致不同的阈值电压。因此，当自选存储器单元被编程时，单元内的元件可能分离，导致离子迁移。根据给定单元的极性，离子可能朝向特定电极迁移。例如，在自选存储器单元中，一些离子可能朝向负电极迁移。然后可以通过在存储器单元上施加电压来读出存储器单元，以读出离子已经迁移朝向哪个电极。
在一些情况下，当对存储器单元105进行写入时，可以施加多于一个的电压。例如，当写入具有与不同逻辑状态相关联的不同原子构型的存储器元件时，可以施加写入电压，使得由流过存储器单元的相关电流引起的加热导致从一个原子构型到另一原子构型的转变。在一个示例中，为了写入与更多结晶的原子构型相关联的逻辑状态，写入操作的第一写入电压可以与初始形成无序的原子构型相关联(例如，支持相对较高的温度以通常将材料“熔化”成相对随机的、且有时不稳定的原子分布)，并且写入操作的第二写入电压可以与形成更多结晶的原子构型相关联(例如，支持相对适中的温度，该温度支持相对有序的原子构型的稳定形式的成核和生长)。
通过向相关联的存取线110或存取线115中的一个或两个施加写入电压，可以将逻辑状态写入到存储器单元105。例如，可以通过在存储器单元105上施加具有第一极性(例如，正极性)的写入电压，将逻辑状态写入到存储器单元105。为了施加具有第一极性的写入电压，可以向相关联的存取线115施加第一电压(例如，正电压)，并且相关联的存取线110可以接地或者具有其他的更低的电压或负电压。在其他示例中，可以通过在存储器单元105上施加具有不同极性(例如负极性)的写入电压来将逻辑状态写入到存储器单元105。为了施加具有这个不同极性的写入电压，可以向存取线110施加第二电压(例如，正电压)，并且存取线115可以接地或者具有其他的更低的电压或负电压。在对存储器单元105进行写入之后，可以施加随后的读取电压来读取存储器单元105的所存储的状态。
根据本公开的示例，写入操作可以被划分成在存储器单元105上具有不同电压极性的不同部分。在一些示例中，可以通过执行写入操作将逻辑状态写入到存储器单元105，该写入操作包含在存储器单元105上施加具有第一极性的第一写入电压，并且在存储器单元105上施加具有不同于第一极性(例如，相反极性)的第二极性的第二写入电压。在一些示例中，这种写入操作可以包含通过在写入操作期间切换存取线110和存取线115之间的电压施加的极性，经由相对应的存取线110和相对应的存取线115向存储器单元105施加多个写入电压。在一个示例中，根据本公开的写入操作可以包含施加第一写入电压，其中存取线110处的电压高于存取线115处的电压，随后施加第二写入电压，其中存取线110处的电压低于存取线115处的电压。在另一示例中，根据本公开的写入操作可以包含施加第一写入电压，其中存取线110处的电压低于存取线115处的电压，随后施加第二写入电压，其中存取线110处的电压高于存取线115处的电压。执行包含施加具有相反极性或其他的不同极性的至少两个写入电压的写入操作，可以支持比仅包含具有相同极性的写入电压的写入操作更快的写入操作。
在对存储器单元105执行写入操作之后(例如，在存储器单元105上以单个极性施加一或多个电压的写入操作，或者在存储器单元105上以多于一个极性施加一或多个电压的写入操作)，可以执行读取操作来读取存储器单元105的所存储的状态。在一些示例中，读取操作可以包含在存储器单元105上施加具有不同极性的不同读取电压。在一些示例中，可以通过在存储器单元105上施加具有第一极性的第一读取电压来读取存储器单元105，该第一读取电压可以是正极性或负极性。在一些示例中，第一读取电压可以具有小于先前写入操作的写入电压的幅值。在施加第一读取电压之后，读取操作可以进一步包含在存储器单元105上施加具有不同于第一极性的第二极性的第二读取电压。第二极性可以是相反的极性，或者其他与第一极性不同的极性。因此，在一些示例中，在存储器单元105上的第一极性可以是正极性，并且第二极性可以是负极性。在其他示例中，存储器单元105上的第一极性可以是负极性，并且第二极性可以是正极性。与仅包含相同极性的读取电压的读取操作相比，执行包含施加具有相反极性或其他的不同极性的至少两个读取电压的读取操作可以支持存储器单元105上的电压分布的减小的偏移。
在一些示例中，存储器控制器140可操作来施加如上所述的读取和写入电压(例如，通过启用存取线110或115，或者以其他方式将一或多个电压源与存储器单元105耦接)。例如，存储器控制器140可操作来执行包含具有不同极性的写入电压的写入操作。换句话说，存储器控制器140可操作来首先向存储器单元105施加具有第一极性的第一写入电压，并且随后在施加第一写入电压之后向存储器单元105施加具有第二极性(例如，与第一极性相反)的第二写入电压。在一些示例中，存储器控制器140可操作以执行包含具有不同极性的读取电压的读取操作。换句话说，存储器控制器140可操作来首先向存储器单元105施加具有第一极性的第一读取电压，并且随后在施加第一读取电压之后向存储器单元105施加具有第二极性(例如，与第一极性相反)的第二读取电压。由存储器控制器140施加具有不同极性的读取电压可以有助于读出组件125至少部分地基于施加具有不同极性的电压来确定存储器单元105的逻辑状态。在一些示例中，存储器控制器140可以激活读出组件125或向该读出组件发送指示，以确定存储器单元105的逻辑状态。
在根据本公开的各种示例中，不同的存取线或不同的电压源可以用于支持具有不同电压极性的读取或写入操作。例如，第三存取线(未示出)可以耦接到存储器单元105，使得读取或写入操作的第一电压在通过存储器单元的第一方向上施加，并且读取或写入操作的第二电压在不同的第二方向(例如，正交方向)上施加。因此，根据本公开施加具有不同极性的电压无需限于相反的极性。而是，在一些示例中，施加这样的电压可以更广泛地指在2D或3D坐标系的不同方向上施加到存储器单元105的电场。
图2示出了根据本公开的各种示例的示例性存储器阵列200。参考图1，存储器阵列200可以是存储器阵列100的示例。存储器阵列200包含多个存储器单元(例如，存储器单元105-a)、多个存取线110(例如，存取线110-a)和多个存取线110(例如，存取线115-a)，它们可以是参考图1描述的存储器单元105、存取线110和存取线115的示例。在一些情况下，3D存储器阵列可以通过将多个存储器阵列200堆叠在另一存储器阵列上而形成。在一些示例中，两个堆叠的阵列可以具有公共导电线，使得每个层级可以共享参考图1描述的存取线110或存取线115。
在存储器阵列200的示例中，存储器单元105-a包含存储器元件220，该存储器元件可以是如本文所述的相变存储器元件的示例。存储器单元105-a还包含可以被称为顶部电极的第一电极205-a(例如，耦接在存储器元件220和存取线115-a之间)，以及可以被称为底部电极的第二电极210(例如，耦接在存储器元件220和存取线110-a之间)。在一些示例中，存储器单元105-a还可以包含选择器装置215。在这样的示例中，存储器单元105-a可以包含可以被称为中间电极的电极205-c(例如，耦接在存储器元件220和选择器装置215之间)。在其他示例中(未示出)，存储器单元105-a可以分别包含底部电极和顶部电极之间的自选存储器。存储器单元105-a可以耦接在自选存储器和存取线110-a或115-a中的一个之间。
根据本公开的示例，逻辑状态可以由存储器单元105-a通过配置存储器元件220的原子构型(例如，电阻)来存储。在一些情况下，这种配置可以包含使与写入操作相关联的电流通过存储器单元105-a以加热存储器单元105-a(例如，加热存储器元件220)，这可以在存储器元件220中全部或部分地形成不同的原子构型(例如，形成非晶相，或者形成晶相，或者形成非晶相和晶相的组合)。
存储器阵列200可以被称为交叉点架构。它也可以被称为柱结构，其中柱可以与第一导电线(例如，存取线110-a)和第二导电线(例如，存取线115-a)接触。例如，如图2所示，柱可以包含第二电极210(例如，底部电极)、选择器装置215、第三电极205-a(例如，中间电极)、存储器元件220和第一电极205(例如，顶部电极)。与其他存储器架构相比，这种柱架构可以以更低的生产成本提供相对高密度的数据存储。
在一些示例中，在对存储器单元105-a进行存取之前，存取线110-a和存取线115-a可以被保持处于禁止电压(例如，防止或以其他方式限制存储器单元放电的电压)。例如，存取线110-a和存取线115-a两者可以保持处于等同于接地或虚拟接地的禁止电压(例如，存取线110-a和存取线115-a可以与接地电压源或虚拟接地电压源耦接)。为了存取存储器单元105-a，可以通过向存取线110-a或存取线115-a中的一个或两个施加电压来使它们通电，并且向目标存储器单元105-a施加的所得到的电压可以被称为单元存取电压。在一些示例中，向存取线110-a和存取线115-a施加的存取电压与接地或虚拟接地相比可以具有相反的极性，使得向存取线110-a和存取线115-a施加的电压的幅值在存储器单元105-a上是加成的。
在一些示例中，可以通过向存取线110-a或存取线115-a中的一个或两个施加电压来向存储器单元105-a施加写入电压。可以在存储器单元105-a上以正极性或负极性施加写入电压。例如，当施加具有正极性的写入电压时，可以向存取线115-a施加正电压，并且存取线110-a可以接地或者以其他方式低于向存取线115-a施加的正电压。当施加具有负极性的写入电压时，可以向存取线110-a施加正电压，并且存取线115-a可以接地或者以其他方式低于向存取线110-a施加的正电压。
在一些示例中，禁止电压可以是中间电压(例如，中间偏置电压)。在一些示例中，不是相对于虚拟接地施加正的存取线存取电压和负的存取线存取电压，而是可以相对于这样的中间电压向存取线110或115施加电压。例如，存储器阵列200可以仅使用正电压源(例如，参考接地或虚拟接地)来操作，并且中间电压可以在正电压源和接地或虚拟接地之间。
在一些示例中，在存储器单元105-a的存取操作之前，向存取线110或115施加的电压可以被保持处于中间电压。在示例存取操作期间，向存取线115-a施加的电压可以增加(例如，到正电源轨)，而向存取线110-a施加的电压可以被降低(例如，到虚拟接地)，从而在存储器单元105-a上生成电压(例如，具有正极性)。
在一些情况下，选择器装置215可以串联连接在存储器元件220和导电线(例如，存取线110-a或存取线115-a中的至少一个)之间。例如，如存储器阵列200中所描述的那样，选择器装置215位于第二电极210(例如，底部电极)和第三电极205-a(例如，中间电极)之间。因此，选择器装置215串联位于存储器元件220和存取线110-a之间(例如，耦接在其间)。其他配置是可能的。例如，选择器装置215可以串联位于存储器元件220和存取线115-a之间。在其他示例中，选择器装置215可以不是存储器单元105的一部分，但是可以以其他方式耦接在存储器单元105和存取线(例如，存取线110或115)之间。
选择器装置215可以有助于选择特定的存储器单元105，或者可以帮助防止杂散电流流过与所选择的存储器单元105相邻的未选择的存储器单元105。选择器装置215还可以降低非目标存储器单元105上的偏置(例如，电压)。例如，选择器装置215可以具有阈值电压，使得当满足或超过阈值电压时，电流流过选择器装置215。
选择器装置215可以是电非线性组件(例如，非欧姆组件)，诸如金属-绝缘体-金属(MIM)结、双向阈值开关(OTS)或金属-半导体-金属(MSM)开关，以及其他类型的双端选择组件，诸如二极管。在一些情况下，选择器装置215包含硫族化物膜，例如硒(Se)、砷(As)和锗(Ge)的合金。选择器装置215可以通过诸如第三电极205-a的电极与存储器元件220物理分离。由此，第三电极205-a可以电浮置-也就是说，电荷可以积聚在第三电极205-a处，因为它可以不直接连接到电接地或虚拟接地，或者能够电接地的其他组件。
存储器阵列200可以通过材料形成和移除的各种组合(例如，加成操作和削减操作)来形成。例如，可沉积对应于存取线110或115、电极205、选择器装置215或存储器元件220的材料层。可以选择性地移除材料，从而然后形成期望的特征，诸如存储器阵列200中描绘的柱结构。例如，可以使用光刻来图案化光致抗蚀剂来限定特征，并且然后可以通过诸如蚀刻的技术来移除材料。然后，例如，可以通过沉积材料层并选择性蚀刻以形成存储器阵列200中描绘的线结构来形成存取线115。在一些情况下，可以形成或沉积电绝缘区域或层。电绝缘区域可以包含氧化物或氮化物材料(诸如氧化硅、氮化硅)或其他电绝缘材料。
各种技术可以用于形成存储器阵列200的材料或组件。这些技术可以包含例如化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、物理气相沉积(PVD)、溅射沉积、原子层沉积(ALD)或分子束外延(MBE)，以及其他薄膜生长技术。可以使用多种技术移除材料，这些技术可以包含例如化学蚀刻(也称为“湿蚀刻”)、等离子蚀刻(也称为“干蚀刻”)或化学机械平坦化。
如上所讨论的那样，存储器阵列200的存储器单元105可以包含与可配置原子构型(例如，可配置电阻)相关联的存储器元件220。支持可配置电阻的材料可以包含，例如，金属氧化物、硫族化物等。硫族化物材料是包含硫(S)、碲(Te)或硒(Se)中的至少一种元素的材料或合金。许多硫族化物合金可以用于支持存储器元件220的可配置电阻。例如，存储器元件220可以包含锗-锑-碲合金(Ge-Sb-Te)。在此未明确列举的其它硫族化物合金也可以用于存储器元件220中。
PCM系统可以利用某些相变材料中原子构型之间(例如，更多结晶的状态和更多非晶的状态之间)电阻方面的相对较大的差异。例如，处于结晶状态的这种材料可以具有以相对有序的周期性结构排列的原子，这可能与相对低的电阻相关联(例如，处于设置状态)。相比之下，处于非晶状态的这种材料可能没有或具有相对较少的周期性原子结构(例如，相对随机的原子结构)，这可能与相对较高的电阻相关联(例如，处于重置状态)。
材料的更多结晶的状态和更多非晶的状态之间的电阻方面的差异可能很大。例如，处于非晶状态的材料的电阻可能比处于结晶状态的材料的电阻大一或多个数量级。在一些情况下，非晶状态可以与阈值电压相关联，使得在超过阈值电压之前电流不会流过材料。在一些情况下，材料可以具有非晶状态部分和结晶状态部分的分布，并且材料的电阻可以在与完全晶态相关的电阻和与完全非晶状态相关的电阻之间。在一些示例中，材料可以用于除二进制存储应用之外的存储应用(例如，存储在材料中的可能逻辑状态的数量可以多于两个)。
为了将特定逻辑状态写入到存储器单元105-a，可以以优先形成与特定逻辑状态相关联的特定原子构型或原子构型组合的方式加热存储器元件220。在一些示例中，这种加热可以通过使电流通过存储器单元105-a来提供。由流过有限电阻的电流引起的加热可以被称为焦耳或欧姆加热。因此，存储器单元105-a中的焦耳加热可能与电极205、存储器元件220、选择器装置215或其各种组合的电阻相关。在其他示例中，存储器元件220可以通过焦耳加热以外的方式加热(例如，通过使用激光或其他辐射、摩擦或声学振动)。
通过写入操作，在存储器元件220的材料中形成的原子构型可以与材料随时间的温度相关。例如，为了设置与更多非晶的状态的原子构型相关联的高电阻状态(例如，重置状态)，可以首先将材料加热到高于与形成材料的非晶状态相关联的温度的温度，该温度可以被称为熔化温度或临界温度。当材料高于熔化温度或临界温度时，材料可能处于相对无序的原子构型。为了在写入操作完成后保持无序的原子构型，可以相对快速地移除向存储器元件220施加的加热，使得材料的温度相对快速地下降。因此，材料的元素可能没有足够的时间变得基本有序(例如，缺少时间来基本上进行结晶)，并且材料可能以与更多非晶的状态相关联的无序构型相对地被“锁定”或“冻结”。如本文所用，“更多非晶的”状态或原子构型可以指完全非晶的状态，或具有相对小的结晶度的基本非晶的状态(例如，材料元素的具有原子周期性的相对少和/或相对小的部分)。
在一些示例中，在重置操作中向存储器元件220施加的电流可以与“重置脉冲”相关联，或者另外地被称为“重置脉冲”，并且移除重置脉冲可以引起存储器元件220中足够快速的冷却，以在220中形成更多非晶的状态。因此，在一些示例中，用于重置状态的写入操作可以包含单个重置脉冲(例如，单个写入电流或电压施加)，而没有写入操作的随后写入脉冲。
在另一示例中，为了设置与更多结晶的原子构型相关联的低电阻状态(例如，设置状态)，还可以首先将材料加热到高于与形成材料的非晶状态相关联的温度(例如，熔化温度或临界温度)的温度。为了形成更有序的原子构型(例如，更多结晶的状态)，向存储器元件220施加的加热可以相对缓慢地移除，使得材料的温度相对缓慢地下降。相对缓慢的冷却可以支持材料元素的相对有序状态的形成，这可以被称为晶相的“成核”和“生长”，或者简称为“结晶”。换句话说，随着从与形成无序状态相关联的高温相对缓慢地冷却，可以在存储器元件220中形成更多结晶的状态以写入低电阻状态。如本文所用，“更多结晶的”状态或原子构型可以指完全结晶状态(例如，单晶)，或具有相对大的结晶度的基本结晶状态(例如，材料元素的具有原子周期性的相对较大的部分)。
取决于冷却速率，晶体原子结构的成核可以在相对更多或更少的存储器元件220部分处发生，这可能导致存储器元件形成可以被称为“晶粒”的晶体材料的离散部分。在一些示例中，这种晶粒的相对大小和/或整个存储器元件220中的晶粒的相对数量可以对存储器元件220中不同水平的电阻有贡献。在一些示例中，晶体原子构型的这种粒度可以被具体配置为支持存储器元件中的多于两个的逻辑状态。
在一些示例中，在设置操作中向存储器元件220施加的初始电流也可以与“重置脉冲”(例如，在重置写入操作中施加的相同脉冲)相关联，或者另外地被称为“重置脉冲”。然而，在设置操作中，重置脉冲之后可以是随后在存储器元件220上施加电流或电压，该电流或电压可以与“设置脉冲”相关联或者另外地被称为“设置脉冲”，其中设置脉冲可以支持存储器元件220的冷却，该冷却足够慢以在存储器元件220中形成更多结晶的状态。因此，在一些示例中，用于设置状态的写入操作可以包含重置脉冲(例如，单个写入电流或电压施加)，并且还包含随后设置脉冲。
流过存储器元件220以支持这种加热和冷却分布的电流可以由向存储器单元105-a施加电压(例如，经由存取线110和存取线115)产生。在一些示例中，所施加的电压可以基于存储器元件220的阈值电压、选择器装置215的阈值电压或它们的组合。例如，如果存储器元件220处于重置状态，则电流可能不会流过存储器单元105-a，除非所施加的电压大于选择器装置215和存储器元件220的阈值电压之和。
在施加写入电压(例如，重置脉冲或重置脉冲和设置脉冲)之后，可以通过向存储器单元105-a施加读取电压来对存储器单元105-a进行读取。像施加写入电压一样，施加读取电压可能引起在存储器单元105-a上流动的电流。电流的幅值可以取决于存储器元件220的电阻(例如，写入更多非晶的状态或写入更多结晶状态)，并且因此电流的幅值可以用于确定由存储器单元105-a存储的逻辑状态。
图3示出了根据本公开的各种示例的支持利用嵌入式刷新进行漂移减轻的定时图300的示例。定时图300可以包含表示时间的水平轴和表示存储器单元(例如，参考图2描述的存储器单元105-a)上的电流的竖直轴。定时图300还可以包含与写入操作相关联的持续时间301、与读出操作相关联的持续时间310以及与回退操作相关联的持续时间315，其中持续时间310和持续时间315可以共同地与读取操作相关联。在一些示例中，与持续时间301相关联的写入电压或电流可以被称为写入脉冲，与持续时间310相关联的读出电压或电流可以被称为读出脉冲，并且与持续时间315相关联的回退电压或电流可以被称为回退脉冲。在其他示例中，读出电压或电流可以被称为读取操作的第一读取电压、第一读取电流或第一读取脉冲，并且回退电压可以被称为读取操作的第二读取电压、第二读取电流或第二读取脉冲。
在一些示例中，存储器单元可以包含存储器元件(例如，参考图2描述的存储器元件220)，并且可以与第一存取线(例如，参考图1和2描述的存取线110)和第二存取线(例如，参考图1和2描述的存取线115)耦接。在一些示例中，存储器单元可以进一步包含选择器装置(例如，参考图2描述的选择器装置215)。在其他示例中，存储器单元可以包含自选存储器，如以上参考图1和2所述。
可以通过在持续时间301期间在存储器单元上施加写入电压来将逻辑状态写入到存储器单元，该写入电压可以经由第一存取线和第二存取线施加。持续时间301期间的写入电压可以驱动电流通过存储器单元，这可以导致将存储器单元的存储器元件配置具有更多结晶的状态、更多非晶的状态或它们的某种组合。存储器元件的组成(例如，非晶度和/或结晶度或晶粒的粒度)可以对应于不同的逻辑状态(例如，逻辑1或逻辑0)。
流过存储器单元的电流方向可以取决于在持续时间301期间施加的写入电压的极性。例如，为了用正电流写入到存储器单元(例如，如定时图300所描绘)，可以通过在持续时间301期间向第二存取线施加最大写入电压(例如，VMAX)，并且向第一存取线施加接地或虚拟接地电压，或者向第一存取线施加一些其他相对较低的电压，来在存储器单元上施加具有正极性的电压。因此，存储器单元上具有正极性的写入电压可能引起存储器单元上流过的正电流。在一些示例中，在持续时间301期间施加写入电压之后，可以在持续时间305期间移除写入电压。换句话说，在持续时间305期间，没有净电压可以被施加在存储器单元上。在其他示例中，读取操作可以直接从持续时间305进行到持续时间310(例如，没有施加在存储器单元上的零电压的持续时间)。
随后可以通过在持续时间310期间施加第一读取电压(例如，读出电压)来对存储器单元进行读取(例如，读出)。第一读取电压可以在存储器单元上具有第一极性，并且在一些情况下，与持续时间310期间的写入电压的极性相比，第一极性可以在存储器单元上具有相反或另外不同的极性。例如，如图3所示，第一读取电压可以在存储器单元上以负极性施加，在持续时间301期间该负极性可以与正极性相反。为了在存储器单元上施加具有负极性的第一读取电压，可以向第一存取线施加最大读取电压(例如，VMAX)，并且第二存取线可以接地。在其他示例中(未示出)，第一读取电压可以不具有与前一写入电压不同的极性。例如，在另一实施例中，可以通过向第二存取线施加VMAX并将第一存取线接地来以正极性施加第一读取电压。在任一示例中，施加在存储器单元上的电压可能引起存储器单元上的电流。如图3所示，在持续时间310期间由第一读取电压产生的存储器单元上的电流可以指示由存储器单元存储的特定逻辑状态。
在持续时间310期间施加第一读取电压期间，可以激活读出放大器或读出组件(例如，参考图1描述的读出组件125)。在激活时段期间，读出放大器可以检测并放大施加在存储器单元上的读取电压方面的差异，这可以被称为锁存。因此，由存储器单元存储的逻辑状态可以至少部分地基于在存储器单元105上施加第一读取电压来确定(例如，在持续时间310期间)。
在一些示例中，在持续时间315期间(例如，在确定存储器单元105的逻辑状态之后)，可以在存储器单元105上施加第二读取电压。第二读取电压可以以不同于第一极性的第二极性施加在存储器单元上。例如，如图3所示，第二读取电压可以以与持续时间310期间施加的第一读取电压的极性相反的正极性施加。在各种示例中，在持续时间315期间施加的第二读取电压可以具有与在持续时间301期间施加的写入电压相同的极性，或者具有与在持续时间301期间施加的写入电压不同的极性。第二读取电压的幅值可以不同于写入电压的幅值。例如，在持续时间315期间施加在存储器单元上的第二读取电压的幅值可以小于在持续时间301期间施加在存储器单元上的写入电压的幅值。
持续时间315可以与存储器单元105的刷新操作相关联。在一些示例中，第二读取电压可以被称为回退电压，并且可能导致存储器单元上的电流。在一些示例中，电流可以重新引入或以其他方式刷新存储器单元的初始状态。例如，在持续时间315期间施加回退电压可以将存储器单元还原回到与在持续时间310期间施加第一读取电压之前相同的更多非晶的状态或更多结晶的状态。例如，存储器单元可以还原回到与在持续时间301期间通过施加写入电压所形成的相同的更多结晶的状态或更多非晶的状态。通过在施加第一读取电压之前将存储器单元还原到其先前写入的状态(例如，更多非晶的状态或更多结晶的状态)，可以减轻由施加第一读取电压导致的存储器单元的原子构型(例如，非晶或结晶区域的组成或结晶粒度)方面的任何偏移(例如，漂移)。换句话说，通过以与写入电压相反的极性施加第一读取电压，存储器单元的电压分布可能由于读取电压的极性反转效应而偏移。因此，第二电压的施加可以将存储器单元的分布刷新(例如，“回跳”)到类似的写入后操作状态。在一些示例中，第二读取电压可以以与在持续时间310期间施加的第一读取电压相反的正极性施加。如上所述，存储器单元可以包含自选存储器，因此持续时间315可以与刷新操作相关联。
通过将单元还原回到其在施加第一读取电压之后的初始非晶状态或结晶状态，可以减轻由施加第一读取电压导致的存储器单元的电压分布方面的任何偏移(例如，漂移)。换句话说，通过以与写入电压相反的极性施加第一读取电压，存储器单元的电压分布可能由于读取电压的极性反转效应而偏移。因此，第二电压的施加可以将存储器单元的分布刷新(例如，“回跳”)到类似的写入后操作状态。
在另一示例中(未示出)，如本领域普通技术人员所理解的那样，存储器单元上的写入电压和读取电压的极性可以颠倒。例如，可以在存储器单元上以负极性施加写入电压，这可以伴随着以正极性施加第一读取电压并且以负极性施加第二读取电压。在这个示例中，可实现与上文参考替代性示例所描述的相同的益处(例如，减轻存储器单元的电压分布的偏移)。
尽管在持续时间301期间施加的写入电压被示为电压方面的阶跃变化，但是写入操作(例如，极性调节的存储器单元写入操作)的各种示例可以包含随时间施加具有不同分布的一或多个电压。例如，写入电压可以被施加为电压方面的阶跃变化、电压方面的矩形或正方形变化、电压方面的倾斜变化、电压方面的三角形变化、电压方面的线性或非线性变化、电压方面的指数变化、电压方面的对数变化、电压方面的不同变化的某种组合或任何其他分布。
进一步，由定时图300示出的电压可以指包含存储器单元(例如，参考图1描述的存储器单元105)的电路的各个部分。例如，所示出的电压可以是指存储器单元的端子上、存储器单元的存储器元件(例如，参考图2描述的存储器元件220)上、存储器单元的电极(例如，参考图2描述的电极205)之间、第一存取线(例如，参考图1描述的存取线115)的位置和第二存取线(例如，参考图1描述的存取线110)的位置之间的电压或者与存储器单元耦接的源电压(例如，与存储器单元电子通信的两个电压源之间的差异)。
图4示出了根据本公开的各种示例的支持利用嵌入式刷新进行漂移减轻的定时图400的示例。定时图400可以包含表示时间的水平(例如，“X”)轴和表示存储器单元(例如，参考图2描述的存储器单元105-a)上的所得到的电流的竖直(例如，“Y”)轴。定时图400还可以包含：持续时间401期间的写入电压，该写入电压可以是参考图3描述的持续时间301期间的写入电压的示例；持续时间410期间的读出电压，该读取电压可以是参考图3描述的持续时间310期间的读出电压的示例；持续时间415期间的生长电压；持续时间420期间的回退电压，该回退电压可以是参考图3描述的持续时间315期间的回退电压的示例；以及持续时间425期间的位线电压。
在一些示例中，持续时间401期间的写入电压可以被称为写入脉冲，持续时间410期间的读出电压可以被称为读出脉冲，持续时间415期间的生长电压可以被称为生长脉冲，并且持续时间420期间的回退电压可以被称为回退脉冲。在其他示例中，读出电压可以被称为第一读取电压或第一读取脉冲，生长电压可以被称为第二读取电压或第二读取脉冲，并且回退电压可以被称为第三读取电压或第三读取脉冲。
可以通过在持续时间401期间施加写入电压来对存储器单元(例如，参考图2描述的存储器单元105-a)进行写入。在一些示例中，存储器单元可以包含存储器元件(例如，参考图2描述的存储器元件220)和选择器装置(例如，参考图2描述的选择器装置215)，并且可以与第一存取线(例如，参考图2描述的字线110-a)和第二存取线(例如，参考图2描述的数字线115-a)耦接。
在持续时间401期间，可以向第一存取线或第二存取线之一-取决于写入电压的极性施加写入电压，这可以导致存储器单元具有结晶和/或非晶区域的组合。存储器单元的组成-单元的非晶性和/或结晶性的组成，可以对应于不同的逻辑状态(例如，逻辑“1”或逻辑“0”)。为了以正极性写入到存储器单元，如图4所示，最大写入电压(例如，VMAX)可以在持续时间401期间施加在第二存取线上，并且第一存取线可以接地。向第二存取线施加的电压可能引起存储器单元上的电流，这可改变存储器单元的组成(例如，非晶性或结晶性)。在一些示例中，在持续时间401期间施加写入电压之后，可以在持续时间405期间移除写入电压。换句话说，在持续时间405期间，没有电压可以施加到存储器单元。
在一些示例中，可以通过在持续时间410期间施加第一读取电压来随后对存储器单元进行读取(例如，读出)。第一读取电压可以具有第一极性，并且在一些情况下，第一极性可以是与写入电压的极性相同的极性。例如，如图4所示，写入电压可以以正极性施加，并且第一读取电压也可以以正极性施加。在其他示例中(未示出)，第一写入电压和第一读取电压可以以相反的极性施加。为了施加具有负极性的第一读取电压，可以向第一存取线施加最大读取电压(例如，VMAX)，并且第二存取线可以接地。在其他示例中(未示出)，可以通过向第二存取线施加VMAX并将第一存取线接地来以正极性施加第一读取电压。在任一示例中，所施加的电压可能引起存储器单元上的电流。因此，如图4所示，存储器单元上的电流方面的增加可以指示存储器单元的特定逻辑状态。
在持续时间410期间施加第一读取电压期间，可以激活读出放大器或读出组件(例如，参考图1描述的读出组件125)。在激活时段期间，读出放大器可以检测并放大施加在存储器单元上的读取电压方面的差异，这可以被称为锁存。随后，例如，可以至少部分地基于施加第一读取电压来确定存储器单元的逻辑状态。在确定存储器单元的逻辑状态之后，可以在持续时间415期间施加第二读取电压。
在一些示例中，可以在持续时间415期间施加第二读取电压。可以例如以不同于第一极性的第二极性向存储器单元施加第二读取电压。例如，如图4所示，写入电压可以以正极性施加，第一读取电压可以以正极性施加，并且第二读取电压可以以负极性施加。在一些示例中，第一读取电压和第二读取电压的幅值可以各自不同于写入电压的幅值-或者在图4的示例中，小于写入电压的幅值。
在持续时间415期间，存储器单元的刷新操作可以开始。在一些示例中，第二读取电压可以被称为生长电压，该电压可以引起存储器单元上的电流。在一些示例中，电流可以开始将存储器单元的状态从更多非晶的状态转变为更多结晶的状态。例如，在施加第一读取脉冲期间，存储器单元的组成可能变成更多非晶的。因此，通过施加第二读取电压，存储器单元的组成可以从更多非晶的转变回更多结晶的。通过以与第一读取电压相反的极性施加第二读取电压，存储器单元可以更有效地从非晶相转变为晶相。在一些示例中，第二读取电压以可以以与在持续时间410期间施加的第一读取电压相反的正极性施加。如上所述，存储器单元可以包含自选存储器，因此持续时间415可以与刷新操作相关联。
在持续时间420期间，存储器单元的刷新操作可以继续。例如，在持续时间420期间，可以向存储器单元施加具有第一极性的第三读取电压。换句话说，在持续时间420期间，在施加第二读取电压之后，可以向存储器单元施加具有第一极性的第三读取电压，并且施加第三读取电压可以与存储器单元的刷新操作相关联。在一些示例中，第三读取电压可以被称为回退电压，该电压可以重新引入存储器单元的初始状态。例如，回退电压可以将存储器单元还原回到与施加第一读取电压之后相同的非晶状态或结晶状态。该回退电压还可以改善存储器单元的结晶状态，并重新引入存储器单元的选择器装置的初始状态。
通过将单元还原回到其在施加第一读取电压之后的初始非晶状态或结晶状态，可以减轻由施加第一读取电压导致的存储器单元的电压分布方面的任何偏移(例如，漂移)。换句话说，通过以与写入电压相反的极性施加第一读取电压，存储器单元的电压分布可能由于读取电压的极性反转效应而偏移。因此，第二电压的施加可以将存储器单元的分布刷新(例如，“回跳”)到类似的写入后操作状态。在一些示例中，在持续时间425期间，第二存取线可以接地，导致移除存储器单元上的任何电流(例如，电流返回0A)。
在另一示例中(未示出)，如本领域普通技术人员所理解的那样，写入电压和读取电压的极性可以颠倒。例如，写入电压可以以负极性施加，导致第一读取电压以负极性施加，第二读取电压以正极性施加，并且第三读取电压以负极性施加。在这个示例中，可实现与上文参考替代性示例所描述的相同的益处(例如，减轻存储器单元的电压分布的偏移)。
尽管在持续时间401期间施加的写入电压被示为电压方面的阶跃变化，但是写入操作(例如，极性调节的存储器单元写入操作)的各种示例可以包含随时间施加具有不同分布的一或多个电压。例如，写入电压可以被施加为电压方面的阶跃变化、电压方面的矩形或正方形变化、电压方面的倾斜变化、电压方面的三角形变化、电压方面的线性或非线性变化、电压方面的指数变化、电压方面的对数变化、电压方面的不同变化的某种组合或任何其他分布。
进一步，由定时图400示出的电压可以指包含存储器单元(例如，参考图1描述的存储器单元105)的电路的各个部分。例如，所示出的电压可以是指存储器单元的端子上、存储器单元的存储器元件(例如，参考图2描述的存储器元件220)上、存储器单元的电极(例如，参考图2描述的电极205)之间、第一存取线(例如，参考图1描述的存取线115)的位置和第二存取线(例如，参考图1描述的存取线110)的位置之间的电压或者与存储器单元耦接的源电压(例如，与存储器单元电子通信的两个电压源之间的差异)。
图5示出了根据本公开的各种示例的支持利用嵌入式刷新进行漂移减轻的定时图500的示例。定时图500可以包含表示时间的水平(例如，“X”)轴和表示存储器单元(例如，参考图2描述的存储器单元105-a)上的所得到的电流的竖直(例如，“Y”)轴。定时图500还可以包含：持续时间501期间的写入电压，该写入电压可以是参考图4描述的持续时间401期间的写入电压的示例；持续时间510期间的读出电压，该读出电压可以是参考图4描述的持续时间410期间的读出电压的示例；持续时间515期间的中间电压；持续时间520期间的生长电压，该生长电压可以是参考图4描述的持续时间415期间的生长电压的示例；持续时间525期间的回退电压，该回退电压可以是参照图4描述的持续时间420期间的回退电压的示例；以及持续时间530期间的位线电压，该位线电压可以是参考图4描述的持续时间425期间的位线电压的示例。
在一些示例中，持续时间501期间的写入电压可以被称为写入脉冲，持续时间510期间的读出电压可以被称为读出脉冲，持续时间515期间的中间电压可以被称为中间脉冲，持续时间520期间的生长电压可以被称为生长脉冲，以及持续时间525期间的回退电压可以被称为回退脉冲。在其他示例中，持续时间510期间的读出电压可以被称为第一读取电压或第一读取脉冲，持续时间515期间的中间电压可以被称为第二读取电压或第二读取脉冲，持续时间520期间的生长电压可以被称为第三读取电压或第三读取脉冲，以及持续时间525期间的回退电压可以被称为第四读取电压或第四读取脉冲。
可以通过在持续时间501期间施加写入电压来对存储器单元(例如，参考图2描述的存储器单元105-a)进行写入。在一些示例中，存储器单元可以包含存储器元件(例如，参考图2描述的存储器元件220)和选择器装置(例如，参考图2描述的选择器装置215)，并且可以与第一存取线(例如，参考图2描述的字线110-a)和第二存取线(例如，参考图2描述的数字线115-a)耦接。
在持续时间501期间，可以向第一存取线或第二存取线之一-取决于写入电压的极性，施加写入电压，这可以导致存储器单元具有结晶和/或非晶区域的组合。存储器单元的组成-单元的非晶性和/或结晶性的组成，可以对应于不同的逻辑状态(例如，逻辑“1”或逻辑“0”)。为了以正极性写入到存储器单元，如图5所示，最大写入电压(例如，VMAX)可以在持续时间501期间施加在第二存取线上，并且第一存取线可以接地。向第二存取线施加的电压可能引起存储器单元上的电流，这可改变存储器单元的组成(例如，非晶性或结晶性)。在一些示例中，在持续时间501期间施加写入电压之后，可以在持续时间505期间移除写入电压。换句话说，在持续时间505期间，没有电压可以施加到存储器单元。
在一些示例中，可以通过在持续时间510期间施加第一读取电压来随后对存储器单元进行读取(例如，读出)。第一读取电压可以具有第一极性，并且在一些情况下，第一极性可以是与写入电压的极性相反或不同的极性。例如，如图5所示，写入电压可以以正极性施加，并且第一读取电压可以以负极性施加。为了施加具有负极性的第一读取电压，可以向第一存取线施加最大读取电压(例如，VMAX)，并且第二存取线可以接地。在其他示例中(未示出)，可以通过向第二存取线施加VMAX并将第一存取线接地来以正极性施加第一读取电压。在任一示例中，所施加的电压可能引起存储器单元上的电流。因此，如图5所示，存储器单元上的电流方面的增加可以指示存储器单元的特定逻辑状态。
在持续时间510期间施加第一读取电压期间，可以激活读出放大器或读出组件(例如，参考图1描述的读出组件125)。在激活时段期间，读出放大器可以检测并放大施加在存储器单元上的读取电压方面的差异，这可以被称为锁存。随后，例如，可以至少部分地基于施加第一读取电压来确定存储器单元的逻辑状态。在确定存储器单元的逻辑状态之后，可以在持续时间515期间施加第二读取电压。
在一些示例中，可以在持续时间515期间施加第二读取电压。可以例如以不同于第一极性的第二极性向存储器单元施加第二读取电压。例如，如图5所示，写入电压可以以正极性施加，第一读取电压可以以正极性施加，并且第二读取电压可以以负极性施加。在一些示例中，第一读取电压和第二读取电压的幅值可以不同于写入电压的幅值-或者在图5的示例中，小于写入电压的幅值。
在持续时间515期间，存储器单元的刷新操作可以开始。在一些示例中，第二读取电压可以被称为中间电压或相反的尖峰电压，其可以基于由第一读取电压导致的任何组成变化来使存储器单元重新分布。换句话说，在持续时间515期间，中间电压可以重新分布由第一读取电压导致的非晶相分离，这可以导致存储器单元在稍后阶段的改善的结晶。
在持续时间520期间，存储器单元的刷新操作可以继续，并且可以向存储器单元施加第三读取电压。在一些示例中，第三读取电压可以具有第一极性，并且可以在施加第二读取电压之后施加。第三读取电压可以被称为生长电压，并且可以引起存储器单元上的电流。在一些示例中，电流可以开始将存储器单元的状态从更多非晶的转变为更多结晶的。例如，在施加第一读取脉冲期间，存储器单元的组成可能变成更多非晶的。施加第二读取电压可以有助于存储器单元的组成转变回结晶状态。并且，通过施加第三读取电压，存储器单元的组成可以从更多非晶的转变回更多结晶的。通过以与第二读取电压相反的极性-或者以与第一读取电压相同的极性施加第三读取电压，存储器单元可以更有效地从非晶相转变为晶相。
在持续时间525期间，存储器单元的刷新操作可以继续。例如，在持续时间525期间，可以向存储器单元施加具有第一极性的第四读取电压。换句话说，在持续时间525期间，在施加第三读取电压之后，可以向存储器单元施加具有第一极性的第四读取电压。在一些示例中，第四读取电压可以被称为回退电压，该电压可以重新引入存储器单元的初始状态。例如，回退电压可以进一步改善来自生长脉冲的存储器单元的结晶。
通过将单元还原回到其在施加第一读取电压之后的初始非晶状态或结晶状态，可以减轻由施加第一读取电压导致的存储器单元的电压分布方面的任何偏移(例如，漂移)。换句话说，通过以与写入电压相反的极性施加第一读取电压，存储器单元的电压分布可能由于读取电压的极性反转效应而偏移。因此，第二电压的施加可以将存储器单元的分布刷新(例如，“回跳”)到类似的写入后操作状态。在一些示例中，在持续时间530期间，第二存取线可以接地，导致移除存储器单元上的任何电流(例如，电流返回0A)。在一些示例中，在持续时间530期间，第二存取线的接地可以被称为将第四读取电压降低到第五电压。因此，在确定存储器单元的逻辑状态之后，第四读取电压可以被降低到第五电压。
在另一示例中(未示出)，如本领域普通技术人员所理解的那样，写入电压和读取电压的极性可以颠倒。例如，写入电压可以以负极性施加，导致第一读取电压以负极性施加，第二读取电压以正极性施加，第三读取电压以负极性施加，并且第四读取电压以负极性施加。在这个示例中，可实现与上文参考替代性示例所描述的相同的益处(例如，减轻存储器单元的电压分布的偏移)。
尽管在持续时间501期间施加的写入电压被示为电压方面的阶跃变化，但是写入操作(例如，极性调节的存储器单元写入操作)的各种示例可以包含随时间施加具有不同分布的一或多个电压。例如，写入电压可以被施加为电压方面的阶跃变化、电压方面的矩形或正方形变化、电压方面的倾斜变化、电压方面的三角形变化、电压方面的线性或非线性变化、电压方面的指数变化、电压方面的对数变化、电压方面的不同变化的某种组合或任何其他分布。
进一步，由定时图500示出的电压可以指包含存储器单元(例如，参考图1描述的存储器单元105)的电路的各个部分。例如，所示出的电压可以是指存储器单元的端子上、存储器单元的存储器元件(例如，参考图2描述的存储器元件220)上、存储器单元的电极(例如，参考图2描述的电极205)之间、第一存取线(例如，参考图1描述的存取线115)的位置和第二存取线(例如，参考图1描述的存取线110)的位置之间的电压或者与存储器单元耦接的源电压(例如，与存储器单元电子通信的两个电压源之间的差异)。
图6示出了根据本公开的示例的支持利用嵌入式刷新进行漂移减轻的存储器控制器605的框图600。存储器控制器605可以是参考图1描述的存储器控制器140的各方面的示例。存储器控制器605可以包含偏置组件610、定时组件615、应用组件620、确定组件625、降低组件630和接地组件635。这些模块中的每一个可以直接或间接地彼此通信(例如，经由一或多条总线)。
应用组件620可以向与第一存取线和第二存取线耦接的存储器单元施加写入电压。在一些示例中，存储器单元可以包含存储器存储元件和选择器装置。在其他示例中，应用组件620可以在施加写入电压之后向存储器单元施加具有第一极性的第一读取电压。附加地或替代性地，例如，在施加第一读取电压之后，应用组件620可以向存储器单元施加具有不同于第一极性的第二极性的第二读取电压。在一些示例中，在施加第二读取电压之后，应用组件620可以向存储器单元施加具有第一极性的第三读取电压。第三读取电压的施加可以与存储器单元的刷新操作相关联。在其他示例中，在施加第三读取电压之后，应用组件620可以向存储器单元施加具有第一极性的第四读取电压。第四读取电压的施加可以与存储器单元的刷新操作相关联。在一些示例中，应用组件620可以并行地施加读取电压中的任何一个。在其他示例中，应用组件620可以顺序施加读取电压中的任何一个。在又一示例中，应用组件620可以施加具有正极性或负极性的读取电压中的任何一个。附加地或替代性地，例如，读取电压中的任何一个可以与存储器单元的刷新操作相关联。
在其他示例中，应用组件620可以在施加第二读取电压之后向存储器单元施加具有第一极性的第三读取电压。在一些示例中，第二读取电压可以大于第三读取电压。在另一示例中，第三读取电压可以与存储器单元的刷新操作相关联。在其他示例中，在施加第三读取电压之后，应用组件620可以向存储器单元施加具有第一极性的第四读取电压。在一些示例中，第三读取电压可以大于第四读取电压。在其他示例中，第四读取电压可以与存储器单元的刷新操作相关联。
在另一示例中，应用组件620可以向与第一存取线和第二存取线耦接的存储器单元施加写入脉冲。在一些示例中，存储器单元可以包含存储器存储元件和选择器装置。在另一示例中，应用组件620可以至少部分地基于施加写入脉冲，向存储器单元施加具有与写入脉冲相反极性的第一读取脉冲。在一些示例中，第一读取脉冲可以与读出操作相关联。附加地或替代性地，例如，应用组件620可以至少部分地基于施加第一读取脉冲，向存储器单元施加具有与写入脉冲相同极性的第二读取脉冲。在其他示例中，应用组件620可以至少部分地基于施加第二读取脉冲，向存储器单元施加具有与写入脉冲相同极性的第三读取脉冲。在一些示例中，在施加第三读取脉冲之后，应用组件620可以向存储器单元施加具有与写入脉冲相同极性的第四读取脉冲。第三读取脉冲和第四读取脉冲可以各自与存储器单元的刷新操作相关联。
确定组件625可至少部分地基于施加第一读取电压来确定存储器单元的逻辑状态。在其他示例中，确定组件625可以至少部分地基于施加第一读取脉冲来确定存储器单元的逻辑状态。
降低组件630可以在确定存储器单元的逻辑状态之后将第四读取电压降低到第五电压。
接地组件635可以在施加第四读取脉冲之后将第一存取线或第二存取线中的至少一个接地。
图7示出了根据本公开的示例的包含支持利用嵌入式刷新进行漂移减轻的装置705的系统700的图。装置705可以是如上例如参考图1和2所述的存储器阵列100或200的组件的示例或包含这些组件。装置705可以包含用于双向语音和数据通信的组件，该组件包含用于发送和接收通信的组件，包含存储器控制器715、存储器单元720、基本输入/输出系统(BIOS)组件725、处理器730、I/O控制器735和外围组件740。这些组件可以经由一或多条总线(例如，总线710)处于电子通信。
存储器控制器715可以如本文所述操作一或多个存储器单元。具体地，存储器控制器715可以被配置为支持利用嵌入式刷新进行漂移减轻。在一些情况下，存储器控制器715可以包含行解码器、列解码器或两者，如本文所述(未示出)。
如本文所述，存储器单元720可以存储信息(即，呈由存储器单元720中的各个存储器单元存储的逻辑状态的形式)。
BIOS组件725是包含作为固件操作的BIOS的软件组件，其可以初始化和运行各种硬件组件。BIOS组件725还可以管理处理器和各种其他组件(例如，外围组件、输入/输出控制组件等)之间的数据流。BIOS组件725可以包含存储在只读存储器(ROM)、闪存存储器或任何其他非易失性存储器中的程序或软件。
处理器730可以包含智能硬件装置(例如，通用处理器、DSP、中央处理单元(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件或它们的任意组合)。在一些情况下，处理器730可以被配置为使用存储器控制器来操作存储器阵列。在其他情况下，存储器控制器可以被集成到处理器730中。处理器730可以被配置为执行存储在存储器中的计算机可读指令，以执行各种功能(例如，支持利用嵌入式刷新进行漂移减轻的功能或任务)。
I/O控制器735可以管理装置705的输入和输出信号。I/O控制器735还可以管理没有集成到装置705中的外围装置。在一些情况下，I/O控制器735可以表示到外部外围装置的物理连接或端口。在一些情况下，I/O控制器735可以利用操作系统，诸如
Figure BDA0002553664770000261
Figure BDA0002553664770000262
或其他已知的操作系统。在其他情况下，I/O控制器735可以表示调制解调器、键盘、鼠标、触摸屏或类似装置或与之交互。在一些情况下，I/O控制器735可以被实施为处理器的一部分。在一些情况下，用户可以经由I/O控制器735或经由由I/O控制器735控制的硬件组件与装置705交互。
外围组件740可以包含任何输入或输出装置，或者用于这些装置的接口。示例可以包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡插槽，诸如外围组件互连(PCI)或加速图形端口(AGP)插槽。
输入745可以表示向装置705或其组件提供输入的装置705外部的装置或信号。这可以包含用户界面或与其他装置或在其他装置之间的接口。在一些情况下，输入745可以由I/O控制器735管理，并且可以经由外围组件740与装置705交互。
输出750还可以表示装置705外部的装置或信号，其被配置为从装置705或其组件中的任何一个接收输出。输出750的示例可以包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在一些情况下，输出750可以是经由外围组件740与装置705连接的外围元件。在一些情况下，输出750可以由I/O控制器735管理。
装置705的组件可以包含被设计成执行其功能的电路系统。这可以包含被配置为执行本文描述的功能的各种电路元件，例如，导电线、晶体管、电容器、电感器、电阻器、放大器或其他有源或无源元件。装置705可以是计算机、服务器、膝上型计算机、笔记本计算机、平板计算机、移动电话、可穿戴电子装置、个人电子装置等。或者装置705可以是这种装置的一部分或一方面。
图8示出了示出根据本公开的示例的用于利用嵌入式刷新来减轻漂移的方法800的流程图。方法800的操作可以由本文描述的存储器控制器或其组件来实施或促进。例如，方法800的操作可以由参考图1至7描述的存储器控制器来执行。在一些示例中，存储器控制器可执行一组指令来控制装置的功能元件以执行本文所述的功能(例如，激活与目标存储器单元通信的存取线、启用或控制电压源、将电压源耦接到与目标存储器单元105通信的存取线、与读出组件通信等)。附加地或替代性地，存储器控制器可以使用专用硬件来执行下面描述的功能的各方面。
在805，可以向与第一存取线和第二存取线耦接的存储器单元施加写入电压。805的操作可以根据本文描述的方法来执行(例如，根据参考图3-5描述的定时图300、400和500的各方面)。在某些示例中，805的操作的各方面可以由参考图6描述的应用组件来执行。
在810，在施加写入电压之后，可以向存储器单元施加具有第一极性的第一读取电压。810的操作可以根据本文描述的方法来执行(例如，根据参考图3-5描述的定时图300、400和500)。在某些示例中，805的操作的各方面可以由参考图6描述的应用组件来执行。
在815，在施加第一读取电压之后，可以向存储器单元施加具有不同于第一极性的第二极性的第二读取电压。815的操作可以根据本文描述的方法来执行(例如，根据参考图3-5描述的定时图300、400和500)。在某些示例中，810的操作的各方面可以由参考图6描述的应用组件来执行。
在820，存储器控制器可以至少部分地基于施加第一读取电压来确定存储器单元的逻辑状态。820的操作可以根据本文描述的方法来执行(例如，根据参考图3-5描述的定时图300、400和500)。在某些示例中，820的操作的各方面可以由参考图1描述的读出组件125或参考图6描述的确定组件来执行。
在一些示例中，第二读取电压可以与存储器单元的刷新操作相关联。在其他示例中，该方法可以包含在施加第一读取电压之后，向存储器单元施加具有不同于第一极性的第二极性的第二读取电压。附加地或替代性地，该方法可以包含至少部分地基于施加第一读取电压来确定存储器单元的逻辑状态。
在一些情况下，该方法可以包含在施加第二读取电压之后向存储器单元施加具有第一极性的第三读取电压。在一些示例中，第三读取电压可以与存储器单元的刷新操作相关联。在其他情况下，该方法可以包含在施加第三读取电压之后向存储器单元施加具有第一极性的第四读取电压。在一些示例中，第四读取电压可以与存储器单元的刷新操作相关联。在一些情况下，该方法还可以包含在确定存储器单元的逻辑状态之后将第四读取电压降低到第五电压。
在其他示例中，该方法可以包含在施加写入电压之后向存储器单元施加具有第一极性的第一读取电压。在一些情况下，第三读取电压可以大于第四读取电压。在一些示例中，第一极性可以是正极性，并且第二极性可以是负极性。在其他情况下，第一极性可以是负极性，并且第二极性可以是正极性。在某些情况下，写入电压可以具有第二极性。附加地或替代性地，例如，存储器单元可以是包含硫族化物的多层级单元(MLC)。在其他情况下，写入电压可以大于第一读取电压、第二读取电压、第三读取电压和第四读取电压。
描述了一种设备。该设备可以包含用于向与第一存取线和第二存取线耦接的存储器单元施加写入电压的工具；用于在施加写入电压之后向存储器单元施加具有第一极性的第一读取电压的工具；用于在施加第一读取电压之后向存储器单元施加具有不同于第一极性的第二极性的第二读取电压的工具；以及用于基于施加第一读取电压来确定存储器单元的逻辑状态的工具。
本文描述的设备的一些示例可以进一步包含用于在施加第二读取电压之后向存储器单元施加具有第一极性的第三读取电压的工具，其中施加第三读取电压可以与存储器单元的刷新操作相关联。本文描述的设备的一些示例可以进一步包含用于在施加第三读取电压之后向存储器单元施加具有第一极性的第四读取电压的工具，其中施加第四读取电压可以与存储器单元的刷新操作相关联。
本文描述的设备的一些示例可以进一步包含用于在确定存储器单元的逻辑状态之后将第四读取电压降低到第五电压的工具。在本文描述的设备的一些示例中，写入电压可以大于第一读取电压、第二读取电压、第三读取电压和第四读取电压。在本文描述的设备的一些示例中，第三读取电压可以大于第四读取电压。
在本文描述的设备的一些示例中，第一极性包含正极性，并且第二极性包含负极性。在本文描述的设备的一些示例中，第一极性包含负极性，并且第二极性包含正极性。在本文描述的设备的一些示例中，写入电压可以具有第一极性。在本文描述的设备的一些示例中，写入电压可以具有第二极性。在本文描述的设备的一些示例中，存储器单元包含包含有硫族化物的多层级单元(MLC)。在本文描述的设备的一些示例中，施加第二读取电压可以与存储器单元的刷新操作相关联。在本文描述的设备的一些示例中，存储器单元包含存储器存储元件和选择器装置。
图9示出了示出根据本公开的示例的用于利用嵌入式刷新来减轻漂移的方法900的流程图。方法900的操作可以由本文描述的存储器控制器或其组件来实施。例如，方法900的操作可以由参考图1至7描述的存储器控制器来执行。在一些示例中，存储器控制器可以执行一组代码来控制装置的功能元件以执行下面描述的功能。附加地或替代性地，存储器控制器可以使用专用硬件来执行下面描述的功能的各方面。
在905，可以向与第一存取线和第二存取线耦接的存储器单元施加写入脉冲。905的操作可以根据本文描述的方法来执行。在某些示例中，905的操作的各方面可以由参考图6描述的应用组件来执行。
在910，可以至少部分地基于施加写入脉冲，向存储器单元施加具有与写入脉冲相同极性的第一读取脉冲。在一些示例中，第一读取脉冲可以与读出操作相关联。910的操作可以根据本文描述的方法来执行。在某些示例中，910的操作的各方面可以由参考图6描述的应用组件来执行。
在915，可以至少部分地基于施加第一读取脉冲，向存储器单元施加具有与写入脉冲相反极性的第二读取脉冲。915的操作可以根据本文描述的方法来执行。在某些示例中，915的操作的各方面可以由参考图6描述的应用组件来执行。
在920，可以至少部分地基于施加第一读取脉冲来确定存储器单元的逻辑状态。920的操作可以根据本文描述的方法来执行。在某些示例中，920的操作的各方面可以由参考图6描述的确定组件来执行。
描述了一种设备。该设备可以包含用于向与第一存取线和第二存取线耦接的存储器单元施加写入脉冲的工具；用于基于施加写入脉冲向存储器单元施加具有与写入脉冲相同极性的第一读取脉冲的工具，第一读取脉冲与读出操作相关联；用于基于施加第一读取脉冲向存储器单元施加具有与写入脉冲相反极性的第二读取脉冲的工具；以及用于基于施加第一读取脉冲确定存储器单元的逻辑状态的工具。
本文描述的设备的一些示例可以进一步包含用于基于施加第二读取脉冲向存储器单元施加具有与写入脉冲相同极性的第三读取脉冲；以及在施加第三读取脉冲之后向存储器单元施加具有与写入脉冲相同极性的第四读取脉冲的工具，其中施加第三读取脉冲和第四读取脉冲可以与存储器单元的刷新操作相关联。
本文描述的设备的一些示例可以进一步包含用于在施加第四读取脉冲之后将第一存取线或第二存取线中的至少一个接地的工具。
在一些情况下，该方法可以包含至少部分地基于施加写入脉冲，向存储器单元施加具有与写入脉冲相同极性的第一读取脉冲。在一些示例中，第一读取脉冲可以与读出操作相关联。在其他情况下，该方法可以包含至少部分地基于施加第一读取脉冲，向存储器单元施加具有与写入脉冲相反极性的第二读取脉冲。在一些示例中，该方法可以包含至少部分地基于施加第一读取脉冲来确定存储器单元的逻辑状态。附加地或替代性地，例如，该方法可以包含至少部分地基于施加第二读取脉冲，向存储器单元施加具有与写入脉冲相同极性的第三读取脉冲。在一些示例中，该方法可以包含在施加第三读取脉冲之后，向存储器单元施加具有与写入脉冲相同极性的第四读取脉冲。第三读取脉冲和第四读取脉冲可以与存储器单元的刷新操作相关联。在一些示例中，该方法可以包含在施加第四读取脉冲之后将第一存取线或第二存取线中的至少一个接地。
图10示出了示出根据本公开的示例的用于利用嵌入式刷新来减轻漂移的方法1000的流程图。方法1000的操作可以由本文描述的存储器控制器或其组件来实施。例如，方法1000的操作可以由参考图1描述的存储器控制器来执行。在一些示例中，控制器可以执行一组代码来控制装置的功能元件以执行下面描述的功能。附加地或替代性地，c可以使用专用硬件来执行下面描述的功能的各方面。
在1005，可以向与第一存取线和第二存取线耦接的存储器单元施加写入电压。1005的操作可以根据本文描述的方法来执行。在某些示例中，1005的操作的各方面可以由参考图1描述的控制器来执行。
在1010，在施加写入电压之后，可以向存储器单元施加具有第一极性的第一读取电压。1010的操作可以根据本文描述的方法来执行。在某些示例中，1010的操作的各方面可以由参考图6描述的应用组件来执行。
在1015，在施加第一读取电压之后，可以向存储器单元施加具有不同于第一极性的第二极性的第二读取电压。1015的操作可以根据本文描述的方法来执行。在某些示例中，1015的操作的各方面可以由参考图6描述的应用组件来执行。
在1020，在施加第二读取电压之后，可以向存储器单元施加具有第一极性的第三读取电压，其中施加第三读取电压与存储器单元的刷新操作相关联。1020的操作可以根据本文描述的方法来执行。在某些示例中，1020的操作的各方面可以由参考图6描述的应用组件来执行。
在1025，在施加第三读取电压之后，可以向存储器单元施加具有第一极性的第四读取电压，其中施加第四读取电压与存储器单元的刷新操作相关联。1025的操作可以根据本文描述的方法来执行。在某些示例中，1025的操作的各方面可以由参考图6描述的应用组件来执行。
在1030，可以至少部分地基于施加第一读取电压来确定存储器单元的逻辑状态。1030的操作可以根据本文描述的方法来执行。在某些示例中，1030的操作的各方面可以由参考图6描述的确定组件来执行。
图11示出了示出根据本公开的示例的用于利用嵌入式刷新来减轻漂移的方法1100的流程图。方法1100的操作可以由本文描述的存储器控制器或其组件来实施。例如，方法1100的操作可以由参考图1描述的存储器控制器来执行。在一些示例中，存储器控制器可以执行一组代码来控制装置的功能元件以执行下面描述的功能。附加地或替代性地，存储器控制器可以使用专用硬件来执行下面描述的功能的各方面。
在1105，可以向与第一存取线和第二存取线耦接的存储器单元施加写入脉冲。1105的操作可以根据本文描述的方法来执行。在某些示例中，1105的操作的各方面可以由参考图6描述的应用组件来执行。
在1110，可以至少部分地基于施加写入脉冲，向存储器单元施加具有与写入脉冲相同极性的第一读取脉冲，第一读取脉冲与读出操作相关联。1110的操作可以根据本文描述的方法来执行。在某些示例中，1110的操作的各方面可以由参考图6描述的应用组件来执行。
在1115，可以至少部分地基于施加第一读取脉冲，向存储器单元施加具有与写入脉冲相反极性的第二读取脉冲。1115的操作可以根据本文描述的方法来执行。在某些示例中，1115的操作的各方面可以由参考图6描述的应用组件来执行。
在1120，可以至少部分地基于施加第二读取脉冲，向存储器单元施加具有与写入脉冲相同极性的第三读取脉冲。1120的操作可以根据本文描述的方法来执行。在某些示例中，1120的操作的各方面可以由参考图6描述的应用组件来执行。
在1125，在施加第三读取脉冲之后，可以向存储器单元施加具有与写入脉冲相同极性的第四读取脉冲，其中施加第三读取脉冲和第四读取脉冲与存储器单元的刷新操作相关联。1125的操作可以根据本文描述的方法来执行。在某些示例中，1125的操作的各方面可以由参考图6描述的应用组件来执行。
在1130，在施加第四读取脉冲之后，可以将第一存取线或第二存取线中的至少一个接地。1130的操作可以根据本文描述的方法来执行。在某些示例中，1130的操作的各方面可以由参考图6描述的接地组件来执行。
在1135，可以至少部分地基于施加第一读取脉冲来确定存储器单元的逻辑状态。1135的操作可以根据本文描述的方法来执行。在某些示例中，1135的操作的各方面可以由参考图6描述的确定组件来执行。
描述了一种设备。在一些示例中，该设备可以包含存储器单元；与存储器单元耦接的第一存取线；与存储器单元耦接的第二存取线；用于向存储器单元施加写入电压的工具；用于在施加写入电压之后向存储器单元施加具有第一极性的第一读取电压的工具；用于在施加第一读取电压之后向存储器单元施加具有第二极性的第二读取电压的工具；以及用于至少部分地基于第一读取电压的施加来确定存储器单元的逻辑状态的工具。
在一些示例中，写入电压包括第一极性或第二极性。在一些示例中，该设备可以包含用于在施加第二读取电压之后向存储器单元施加具有第一极性的第三读取电压的工具，其中第二读取电压大于第三读取电压，并且其中施加第三读取电压与存储器单元的刷新操作相关联。
在一些示例中，该设备可以包含用于在施加第三读取电压之后向存储器单元施加具有第一极性的第四读取电压的工具，其中第三读取电压大于第四读取电压，并且其中施加第四读取电压与存储器单元的刷新操作相关联。在一些示例中，存储器单元包含硫族化物。在一些示例中，存储器单元包括多层级单元(MLC)。
应当注意的是，上述方法描述了可能的实施方式，并且操作和步骤可以被重新安排或以其他方式修改，并且其他实施方式是可能的。此外，可以组合来自这些方法中的两种或更多种的示例。
本文的描述提供了示例，并且不限制权利要求中阐述的范围、适用性或示例。在不脱离本公开的范围的情况下，可以在所讨论的元件的功能和布置方面进行改变。各种示例可以适当地省略、替代或添加各种程序或组件。而且，关于一些示例描述的特征可以在其他示例中组合。
本文描述的信息和信号可以使用各种不同的技术和工艺中的任何一个来表示。例如，在整个以上描述中可能提及的数据、指令、命令、信息、信号、位、符号和芯片可以由电压、电流、电磁波、磁场或粒子、光场或粒子或它们的任意组合来表示。一些附图可以将信号示出为单个信号；然而，本领域普通技术人员将理解，信号可以表示信号总线，其中总线可以具有多种位宽。
如本文所用，术语“虚拟接地”指的是保持在大约零伏(0V)电压的电路的节点，或者更一般地表示电路或包含电路的装置的参考电压，该电路或装置可以或可以不与接地直接耦接。相应地，虚拟接地的电压在稳定状态下可能暂时波动并返回到大约0V或虚拟0V。虚拟接地可以使用各种电子电路元件来实施，诸如由运算放大器和电阻器组成的分压器。其他实施方式也是可能的。“虚拟接地”或“被虚拟接地”是指连接到大约0V或装置的某个其他参考电压。
术语“电子通信”和“耦接”指的是支持组件之间的电子流动的组件之间的关系。这可以包含组件之间的直接连接或耦接，或者可以包含中间组件。换句话说，相互“连接”或“耦接”的组件是处于彼此电子通信。处于电子通信的组件可以主动地交换电子或信号(例如，在通电电路中)，或者可以不主动地交换电子或信号(例如，在断电电路中)，但是可以被配置和操作为在电路通电时交换电子或信号。作为示例，通过开关(例如，晶体管)物理连接或耦接的两个组件处于电子通信中，而不管开关的状态(即，断开或闭合)如何。
术语“隔离”是指电子目前不能在它们之间流动的组件之间的关系；如果组件之间存在开路，则它们相互隔离。例如，当开关断开时，由开关物理耦接的两个组件可以彼此隔离。
如本文所用，术语“短路”是指组件之间的关系，其中通过激活所讨论的两个组件之间的单个中间组件，在组件之间建立导电路径。例如，当两个组件之间的开关闭合时，短路到第二组件的第一组件可以与第二组件交换电子。因此，短路可以是能够在处于电子通信的组件(或线)之间施加电压和/或电荷流的动态操作。
如本文所用，术语“电极”可以指电导体，并且在一些情况下，可以用作到存储器单元或存储器阵列的其他组件的电触点。电极可以包含提供存储器阵列100的元件或组件之间的导电路径的迹线、导线、导电线、导电层等。
如本文所用，术语“端子”不需要暗示电路元件的物理边界或连接点。相反，“端子”可以指与电路元件相关的电路的参考点，其也可以指“节点”或“参考点”。
本文使用的术语“层”是指几何结构的层或片。每层可以具有三个维度(例如，高度、宽度和深度)，并且可以覆盖表面中的部分或全部。例如，层可以是其中二个维度大于第三个维度的三维结构，例如薄膜。层可以包含不同的元素、组成物和/或材料。在某些情况下，一个层可以由两个或更多个子层组成。在一些附图中，出于说明的目的，描绘了三维层的二个维度。然而，本领域技术人员将认识到这些层本质上是三维的。
硫族化物材料可以是包含元素S、Se和Te中的至少一种的材料或合金。本文讨论的相变材料可以是硫族化物材料。硫族化物材料可以包含S、Se、Te、Ge、As、Al、Sb、Au、铟(In)、镓(Ga)、锡(Sn)、铋(Bi)、钯(Pd)、钴(Co)、氧(O)、银(Ag)、镍(Ni)、铂(Pt)的合金。示例性硫族化物材料和合金可以包含但不限于：Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd或Ge-Te-Sn-Pt。如本文所用，连字符的化学组成符号指示特定化合物或合金中包含的元素，并且旨在表示涉及所指示的元素的所有化学计量。例如，Ge-Te可以包含GexTey，其中x和y可以是任何正整数。可变电阻材料的其他示例可以包含二元金属氧化物材料或混合价氧化物，包含两种或更多种金属，例如过渡金属、碱土金属和/或稀土金属。示例不限于特定的可变电阻材料或与存储器单元的存储器元件相关联的材料。例如，可变电阻材料的其他示例可以用于形成存储器元件，并且可以包含硫族化物材料、巨磁阻材料或基于聚合物的材料等。
本文讨论的装置，包含参考图1和2描述的存储器阵列100和200，可以形成在半导体衬底上，诸如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下，衬底是半导体晶片。在其他情况下，衬底可以是绝缘体上硅(SOI)衬底，诸如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或者另一衬底上的半导体材料的外延层。衬底或衬底的子区域的导电性可以通过使用各种化学物质(包含但不限于磷、硼或砷)的掺杂进行控制。掺杂可以在衬底的初始形成或生长期间通过离子注入或通过任何其他掺杂手段来执行。
本文讨论的一或多个晶体管可以表示场效应晶体管(FET)，并且包括包含源极、漏极和栅极的三端装置。端子可以通过导电材料例如金属连接到其他电子元件。源极和漏极可以是导电的，并且可以包括重掺杂的，例如简并的半导体区域。源极和漏极可以由轻掺杂半导体区域或沟道分离。如果沟道是n型的(即大多数载流子是电子)，那么FET可以被称为n型FET。如果沟道是p型的(即大多数载流子是空穴)，那么FET可以被称为p型FET。沟道可以被绝缘栅氧化物覆盖。可以通过向栅极施加电压来控制沟道导电性。例如，分别向n型FET或p型FET施加正电压或负电压，可以导致沟道变成导电的。当向晶体管栅极施加大于或等于晶体管阈值电压的电压时，晶体管可以是“导通”或“激活”的。当向晶体管栅极施加小于晶体管阈值电压的电压时，晶体管可以是“不导通”或“去激活”的。
本文结合附图阐述的描述描述了示例性配置，并且不表示可以实施的或者在权利要求范围内的所有示例。本文使用的术语“示例性”意味着“用作示例、实例或说明”，而不是“优选的”或“优于其他示例”。出于提供对所描述的技术的理解的目的，详细描述包含具体细节。然而，这些技术可以在没有这些具体细节的情况下实践。在一些情况下，公知的结构和装置以框图形式示出，以避免模糊所描述的示例的概念。
在附图中，相似的组件或特征可以具有相同的参考标记。进一步，相同类型的各种组件可以通过在参考标签之后跟随破折号和在相似组件之间进行区分的第二标签来进行区分。如果在说明书中仅使用第一参考标签，则该描述适用于具有相同第一参考标签的类似组件中的任何一个，而不管第二参考标签如何。
结合本文公开内容描述的各种说明性方框和模块可以用通用处理器、DSP、ASIC、FPGA、或其他可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或它们的被设计成执行本文描述的功能的任意组合来实施或执行。通用处理器可以是微处理器，但是在替代性方案中，该处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器也可以被实施为计算装置的组合(例如，数字信号处理器(DSP)和微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心或者任何其他这样的配置)。
本文描述的功能可以在硬件、由处理器执行的软件、固件或它们的任意组合中实施。如果在由处理器执行的软件中实施，功能可以存储在计算机可读介质上的一或多个指令或代码上或作为计算机可读介质上的一或多个指令或代码传输。其他示例和实施方式在本公开和所附权利要求的范围内。例如，由于软件的性质，上述功能可以使用由处理器执行的软件、硬件、固件、硬件布线或这些中的任意组合来实施。实施功能的特征也可以物理上位于不同的位置处，包含被分布成使得功能的各部分在不同的物理位置处实施。而且，如本文所用(包含在权利要求中)，在项目列表中使用的“或”(例如，以短语诸如“……中的至少一个”或“……中的一或多个”开头的项目列表)指示包含性列表，使得例如，A、B或C中的至少一个的列表意味着A或B或C或AB或AC或BC或ABC(即，A和B和C)。
如本文所用，术语“基本上”意味着所修饰的特性(例如，由术语“基本上”修饰的动词或形容词)不需要是绝对的，而是足够接近以便实现该特性的优点。
如本文所用，短语“基于”不应被解释为对一组封闭条件的引用。例如，被描述为“基于条件A”的示例性步骤可以基于条件A和条件B两者，而不脱离本公开的范围。换句话说，如本文所用，短语“基于”应以与短语“至少部分地基于”相同的方式来解释。
本文提供的描述是为了使得本领域技术人员能够编制或使用本公开。对本公开的各种修改对于本领域技术人员来说将是显而易见的，并且在不脱离本公开的范围的情况下，本文限定的一般性原理可以应用于其他变型。因此，本公开不限于本文描述的示例和设计，而是符合与本文公开的原理和新颖特征一致的最宽范围。

Claims (24)

1.一种方法，包括：
向与第一存取线和第二存取线耦接的存储器单元施加写入电压；
在施加所述写入电压之后，向所述存储器单元施加具有第一极性的第一读取电压；
在施加所述第一读取电压之后，向所述存储器单元施加具有不同于所述第一极性的第二极性的第二读取电压；以及
至少部分地基于施加所述第一读取电压来确定所述存储器单元的逻辑状态。
2.根据权利要求1所述的方法，进一步包括：
在施加所述第二读取电压之后，向所述存储器单元施加具有所述第一极性的第三读取电压，其中施加所述第三读取电压与所述存储器单元的刷新操作相关联。
3.根据权利要求2所述的方法，进一步包括：
在施加所述第三读取电压之后，向所述存储器单元施加具有所述第一极性的第四读取电压，其中施加所述第四读取电压与所述存储器单元的刷新操作相关联。
4.根据权利要求3所述的方法，进一步包括：
在确定所述存储器单元的所述逻辑状态之后，将所述第四读取电压降低到第五电压。
5.根据权利要求3所述的方法，其中所述写入电压大于所述第一读取电压、所述第二读取电压、所述第三读取电压和所述第四读取电压。
6.根据权利要求3所述的方法，其中所述第三读取电压大于所述第四读取电压。
7.根据权利要求1所述的方法，其中所述第一极性包括正极性，并且所述第二极性包括负极性。
8.根据权利要求1所述的方法，其中所述第一极性包括负极性，并且所述第二极性包括正极性。
9.根据权利要求1所述的方法，其中所述写入电压具有所述第一极性。
10.根据权利要求1所述的方法，其中所述写入电压具有所述第二极性。
11.根据权利要求1所述的方法，其中所述存储器单元包括包括有硫族化物的多层级单元MLC。
12.根据权利要求1所述的方法，其中施加所述第二读取电压与所述存储器单元的刷新操作相关联。
13.根据权利要求1所述的方法，其中所述存储器单元包括存储器存储元件和选择器装置。
14.一种存储器装置，包括：
存储器单元；
第一存取线，与所述存储器单元耦接；
第二存取线，与所述存储器单元耦接；以及
存储器控制器，与所述第一存取线和所述第二存取线耦接，所述存储器控制器能够操作以：
向所述存储器单元施加写入电压；
在施加所述写入电压之后，向所述存储器单元施加具有第一极性的第一读取电压；
在施加所述第一读取电压之后，向所述存储器单元施加具有第二极性的第二读取电压；以及
至少部分地基于施加所述第一读取电压来确定所述存储器单元的逻辑状态。
15.根据权利要求14所述的存储器装置，其中所述写入电压包括所述第一极性或所述第二极性。
16.根据权利要求15所述的存储器装置，其中所述存储器控制器进一步能够操作以：
在施加所述第二读取电压之后，向所述存储器单元施加具有所述第一极性的第三读取电压，其中所述第二读取电压大于所述第三读取电压，并且其中施加所述第三读取电压与所述存储器单元的刷新操作相关联。
17.根据权利要求16所述的存储器装置，其中所述存储器控制器进一步能够操作以：
在施加所述第三读取电压之后，向所述存储器单元施加具有所述第一极性的第四读取电压，其中所述第三读取电压大于所述第四读取电压，并且其中施加所述第四读取电压与所述存储器单元的刷新操作相关联。
18.根据权利要求14所述的存储器装置，其中所述存储器单元包括硫族化物。
19.根据权利要求14所述的存储器装置，其中所述存储器单元包括多层级单元MLC。
20.根据权利要求14所述的存储器装置，其中所述存储器单元包括存储器元件和选择器装置。
21.一种方法，包括：
向与第一存取线和第二存取线耦接的存储器单元施加写入脉冲；
至少部分地基于施加所述写入脉冲，向所述存储器单元施加具有与所述写入脉冲相同极性的第一读取脉冲，所述第一读取脉冲与读出操作相关联；
至少部分地基于施加所述第一读取脉冲，向所述存储器单元施加具有与所述写入脉冲相反极性的第二读取脉冲；以及
至少部分地基于施加所述第一读取脉冲来确定所述存储器单元的逻辑状态。
22.根据权利要求21所述的方法，进一步包括：
至少部分地基于施加所述第二读取脉冲，向所述存储器单元施加具有与所述写入脉冲相同极性的第三读取脉冲；以及
在施加所述第三读取脉冲之后，向所述存储器单元施加具有与所述写入脉冲相同极性的第四读取脉冲，其中施加所述第三读取脉冲和所述第四读取脉冲与所述存储器单元的刷新操作相关联。
23.根据权利要求22所述的方法，进一步包括：
在施加所述第四读取脉冲之后，将所述第一存取线或所述第二存取线中的至少一个接地。
24.根据权利要求21所述的方法，其中所述存储器单元包括存储器存储元件和选择器装置。
CN201880083594.3A 2017-12-28 2018-12-11 利用嵌入式刷新进行漂移减轻 Active CN111512380B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/857,125 US10269442B1 (en) 2017-12-28 2017-12-28 Drift mitigation with embedded refresh
US15/857,125 2017-12-28
PCT/US2018/064928 WO2019133243A1 (en) 2017-12-28 2018-12-11 Drift mitigation with embedded refresh

Publications (2)

Publication Number Publication Date
CN111512380A true CN111512380A (zh) 2020-08-07
CN111512380B CN111512380B (zh) 2021-08-06

Family

ID=66174981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880083594.3A Active CN111512380B (zh) 2017-12-28 2018-12-11 利用嵌入式刷新进行漂移减轻

Country Status (6)

Country Link
US (3) US10269442B1 (zh)
EP (1) EP3732686B1 (zh)
JP (1) JP6865506B2 (zh)
KR (1) KR102219285B1 (zh)
CN (1) CN111512380B (zh)
WO (1) WO2019133243A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121070A (zh) * 2020-08-27 2022-03-01 美光科技公司 存储器单元感测应力缓解
CN114284312A (zh) * 2021-12-24 2022-04-05 华中科技大学 一种ots选通管的操作方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662826B (zh) * 2018-03-23 2019-06-11 華邦電子股份有限公司 金鑰產生裝置及方法
EP3621122B1 (en) * 2018-09-04 2021-11-17 IMEC vzw Memory selector, memory cell and random access memory
US11335402B2 (en) * 2018-12-19 2022-05-17 Micron Technology, Inc. Systems and techniques for accessing multiple memory cells concurrently
TWI684980B (zh) * 2019-05-03 2020-02-11 華邦電子股份有限公司 電阻式記憶體裝置及其操作方法
KR102757283B1 (ko) * 2019-06-17 2025-01-20 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
US10867671B1 (en) * 2019-07-02 2020-12-15 Micron Technology, Inc. Techniques for applying multiple voltage pulses to select a memory cell
US10964385B1 (en) * 2019-11-14 2021-03-30 Micron Technology, Inc. Restoring memory cell threshold voltages
US11302391B2 (en) * 2019-12-03 2022-04-12 Micron Technology, Inc. System and method for reading memory cells
KR20210103701A (ko) 2020-02-14 2021-08-24 삼성전자주식회사 메모리 장치 및 그 동작 방법
US11430509B2 (en) * 2020-02-21 2022-08-30 Micron Technology, Inc. Varying-polarity read operations for polarity-written memory cells
US11139016B1 (en) 2020-04-07 2021-10-05 Micron Technology, Inc. Read refresh operation
US11404120B2 (en) 2020-05-13 2022-08-02 Micron Technology, Inc. Refresh operation of a memory cell
US12153823B2 (en) * 2020-10-12 2024-11-26 Intel Corporation Multi-level memory programming and readout
US11430518B1 (en) 2021-03-30 2022-08-30 Micron Technology, Inc. Conditional drift cancellation operations in programming memory cells to store data
US11456036B1 (en) 2021-04-02 2022-09-27 Micron Technology, Inc. Predicting and compensating for degradation of memory cells
US11482284B1 (en) 2021-04-22 2022-10-25 Micron Technology, Inc. Parallel drift cancellation
US11805713B2 (en) 2021-12-02 2023-10-31 International Business Machines Corporation Drift mitigation for resistive memory devices
US11823761B2 (en) * 2021-12-23 2023-11-21 Micron Technology, Inc. Pre-read in opposite polarity to evaluate read margin
US12014774B2 (en) * 2022-02-07 2024-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Memory selector threshold voltage recovery
US11972787B2 (en) 2022-05-25 2024-04-30 Sandisk Technologies Llc Cross-point array refresh scheme
KR20240045572A (ko) 2022-09-30 2024-04-08 삼성전자주식회사 자가 선택형 메모리의 데이터 독출 방법 및 이를 수행하는 자가 선택형 메모리

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004013862A2 (en) * 2002-08-05 2004-02-12 Intel Corporation Refreshing memory cells of a phase change material memory device
CN101026003A (zh) * 2006-02-23 2007-08-29 海力士半导体有限公司 具有改善刷新机制的动态半导体存储器
CN102246241A (zh) * 2008-12-18 2011-11-16 桑迪士克股份有限公司 非易失性存储器的数据刷新
US9613676B1 (en) * 2016-06-29 2017-04-04 Micron Technology, Inc. Writing to cross-point non-volatile memory
US20170125097A1 (en) * 2015-11-04 2017-05-04 Micron Technology, Inc. Apparatuses and methods including memory and operation of same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856534B2 (en) * 2002-09-30 2005-02-15 Texas Instruments Incorporated Ferroelectric memory with wide operating voltage and multi-bit storage per cell
JP2006179560A (ja) 2004-12-21 2006-07-06 Matsushita Electric Ind Co Ltd 記憶素子の再生方法およびメモリ回路
JP4143094B2 (ja) * 2006-03-07 2008-09-03 株式会社東芝 強誘電体記憶装置
JP5159224B2 (ja) * 2007-09-21 2013-03-06 株式会社東芝 抵抗変化メモリ装置
DE102008003637B4 (de) * 2008-01-09 2010-05-12 Qimonda Ag Integrierter Schaltkreis, Verfahren zum Programmieren einer Speicherzellen-Anordnung eines Integrierten Schaltkreises, und Speichermodul
US8027209B2 (en) * 2008-10-06 2011-09-27 Sandisk 3D, Llc Continuous programming of non-volatile memory
US8675391B2 (en) * 2010-04-19 2014-03-18 Hewlett-Packard Development Company, L.P. Refreshing memristive systems
US8958233B2 (en) * 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
JP5602175B2 (ja) 2012-03-26 2014-10-08 株式会社東芝 不揮発性半導体記憶装置及びそのデータ書き込み方法
US8867256B2 (en) * 2012-09-25 2014-10-21 Palo Alto Research Center Incorporated Systems and methods for writing and non-destructively reading ferroelectric memories
US9484089B2 (en) * 2014-10-20 2016-11-01 Sandisk Technologies Llc Dual polarity read operation
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US9799381B1 (en) * 2016-09-28 2017-10-24 Intel Corporation Double-polarity memory read
US10157670B2 (en) 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004013862A2 (en) * 2002-08-05 2004-02-12 Intel Corporation Refreshing memory cells of a phase change material memory device
CN101026003A (zh) * 2006-02-23 2007-08-29 海力士半导体有限公司 具有改善刷新机制的动态半导体存储器
CN102246241A (zh) * 2008-12-18 2011-11-16 桑迪士克股份有限公司 非易失性存储器的数据刷新
US20170125097A1 (en) * 2015-11-04 2017-05-04 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9613676B1 (en) * 2016-06-29 2017-04-04 Micron Technology, Inc. Writing to cross-point non-volatile memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121070A (zh) * 2020-08-27 2022-03-01 美光科技公司 存储器单元感测应力缓解
CN114284312A (zh) * 2021-12-24 2022-04-05 华中科技大学 一种ots选通管的操作方法

Also Published As

Publication number Publication date
EP3732686A1 (en) 2020-11-04
EP3732686A4 (en) 2021-09-08
JP2021508908A (ja) 2021-03-11
US11217322B2 (en) 2022-01-04
US10777291B2 (en) 2020-09-15
WO2019133243A1 (en) 2019-07-04
JP6865506B2 (ja) 2021-04-28
CN111512380B (zh) 2021-08-06
US20190206506A1 (en) 2019-07-04
KR20200090269A (ko) 2020-07-28
US10269442B1 (en) 2019-04-23
EP3732686B1 (en) 2024-04-17
KR102219285B1 (ko) 2021-02-24
US20200372966A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
CN111512380B (zh) 利用嵌入式刷新进行漂移减轻
US10748615B2 (en) Polarity-conditioned memory cell write operations
US10714177B2 (en) Memory cell architecture for multilevel cell programming
CN110291641B (zh) 存储器裸片区域的高效利用
US11586367B2 (en) Memory access techniques in memory devices with multiple partitions
JP7527326B2 (ja) 遷移金属ドープのゲルマニウム－アンチモン－テルル（ｇｓｔ）メモリデバイスコンポーネント及び相変化メモリ組成物
US20190156884A1 (en) Mixed cross point memory
US11869585B2 (en) Segregation-based memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant